JPH069220B2 - 多層配線 - Google Patents
多層配線Info
- Publication number
- JPH069220B2 JPH069220B2 JP60199711A JP19971185A JPH069220B2 JP H069220 B2 JPH069220 B2 JP H069220B2 JP 60199711 A JP60199711 A JP 60199711A JP 19971185 A JP19971185 A JP 19971185A JP H069220 B2 JPH069220 B2 JP H069220B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- multilayer wiring
- metal
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路の高密度化，高速化を図る上で重要な
多層配線に関するものである。
多層配線に関するものである。
従来の技術 近年、多層配線は集積回路の高密度化，高速化を図る上
で重要な技術になっており、歩留りを決める上でも重要
な技術となっている。液晶ディスプレイに用いられる薄
膜トランジスタアレイの場合にも、層間絶縁膜をはさん
でなる第１の配線電極と第２の配線電極をスルーホール
を介してコンタクトさせ配線抵抗の低減、断線箇所の修
復などを行うという多層配線技術が利用されている。
で重要な技術になっており、歩留りを決める上でも重要
な技術となっている。液晶ディスプレイに用いられる薄
膜トランジスタアレイの場合にも、層間絶縁膜をはさん
でなる第１の配線電極と第２の配線電極をスルーホール
を介してコンタクトさせ配線抵抗の低減、断線箇所の修
復などを行うという多層配線技術が利用されている。
以下図面を参照しながら、上述した従来の多層配線の一
例について説明する。
例について説明する。
第２図は従来の多層配線の断面図を示すものである。第
２図において、１は絶縁性基板（または、基板上の絶縁
性膜）、２は第１の金属膜、３は絶縁性膜、５は第２の
金属膜である。絶縁性基板１の上に第１の金属膜を形成
およびパターニングし、絶縁性膜３を形成した後、パタ
ーニングしてスルーホールを形成し、その上に第２の金
属膜５を形成しパターニングを行う。一例として、液晶
ディスプレイ用の薄膜トランジスタアレイの場合、１は
ガラスまたはSiO2被膜付きガラス、２はＣｒ膜、３はプ
ラズマＣＶＤなどによって作られるSiNx膜、５はAl膜な
どである。Ｃｒ膜を薄膜トランジスタアレイのゲート電
極として用いる場合、信号の遅延時間を少くするには配
線抵抗が低いほうが好ましいので、第２図のような多層
配線により、抵抗の高いＣｒ膜２を抵抗の低いＡｌ膜５
で補強することが行われる。また、Ｃｒ膜がスルーホー
ル間で断線している場合、Ａｌ膜の補強による断線修復
作用もある。（例えば、「最新ＬＳＩプロセス技術」工
場調査会発行３６３ページ〜３７２ページ、あるいは、
「日経エレクトロニクス」１９８２年１２月２０日号，
１０５〜１７９ページ。） 発明が解決しようとする問題点 しかしながら上記のような構成では、第１の金属膜と第
２の金属膜のコンタクトが十分低い値のコンタクト抵抗
を持ち、安定なものとなるとは限らない。絶縁膜にスル
ーホールを開口するときに絶縁膜と第１の金属膜との中
間生成物がエッチングされずにスルーホール下部に残存
したり、第１の金属膜の表面が酸化等により絶縁性にな
ったりする場合があるからである。
２図において、１は絶縁性基板（または、基板上の絶縁
性膜）、２は第１の金属膜、３は絶縁性膜、５は第２の
金属膜である。絶縁性基板１の上に第１の金属膜を形成
およびパターニングし、絶縁性膜３を形成した後、パタ
ーニングしてスルーホールを形成し、その上に第２の金
属膜５を形成しパターニングを行う。一例として、液晶
ディスプレイ用の薄膜トランジスタアレイの場合、１は
ガラスまたはSiO2被膜付きガラス、２はＣｒ膜、３はプ
ラズマＣＶＤなどによって作られるSiNx膜、５はAl膜な
どである。Ｃｒ膜を薄膜トランジスタアレイのゲート電
極として用いる場合、信号の遅延時間を少くするには配
線抵抗が低いほうが好ましいので、第２図のような多層
配線により、抵抗の高いＣｒ膜２を抵抗の低いＡｌ膜５
で補強することが行われる。また、Ｃｒ膜がスルーホー
ル間で断線している場合、Ａｌ膜の補強による断線修復
作用もある。（例えば、「最新ＬＳＩプロセス技術」工
場調査会発行３６３ページ〜３７２ページ、あるいは、
「日経エレクトロニクス」１９８２年１２月２０日号，
１０５〜１７９ページ。） 発明が解決しようとする問題点 しかしながら上記のような構成では、第１の金属膜と第
２の金属膜のコンタクトが十分低い値のコンタクト抵抗
を持ち、安定なものとなるとは限らない。絶縁膜にスル
ーホールを開口するときに絶縁膜と第１の金属膜との中
間生成物がエッチングされずにスルーホール下部に残存
したり、第１の金属膜の表面が酸化等により絶縁性にな
ったりする場合があるからである。
本発明は上記問題点に鑑み、安定で信頼性が高く、コン
タクト抵抗の低い多層配線を提供するものである。
タクト抵抗の低い多層配線を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明の多層配線は、第２
の金属膜がＴｉあるいはＺｒよりなる膜を第１の金属膜
への接触膜とするという構成を備えたものである。
の金属膜がＴｉあるいはＺｒよりなる膜を第１の金属膜
への接触膜とするという構成を備えたものである。
作用 本発明は上記した構成によって、活性の強いＴｉあるい
はＺｒが金属膜の間に介在しているため、金属膜間のオ
ーム性コンタクトを阻害するスルーホール下部の残存膜
や下層の金属膜表面に存在する酸化膜などが少々残って
いても、ＴｉやＺｒが化合物として取り込んでしまうた
め、安定で信頼性の高い、低いコンタクト抵抗の多層配
線を実現できる。
はＺｒが金属膜の間に介在しているため、金属膜間のオ
ーム性コンタクトを阻害するスルーホール下部の残存膜
や下層の金属膜表面に存在する酸化膜などが少々残って
いても、ＴｉやＺｒが化合物として取り込んでしまうた
め、安定で信頼性の高い、低いコンタクト抵抗の多層配
線を実現できる。
実施例 以下本発明の一実施例の多層配線について、図面を参照
しながら説明する。
しながら説明する。
第１図は本発明の一実施例における多層配線の断面図を
示すものである。第１図において１,２,３および５は第
２図の従来例の場合と同様のものである。４はＴｉ，あ
るいはＺｒよりなる金属膜である。ＴｉあるいはＺｒよ
りなる膜は通常のスパッタ蒸着，電子ビーム加熱蒸着な
どによって容易に得られる。実施例では、絶縁性基板と
してガラス，第１の金属膜としてＣｒ膜，層間絶縁膜と
して、プラズマＣＶＤ法で作成したSiNx膜，第２の金属
膜としてＴｉ，Ａｌの２層膜を用いている。
示すものである。第１図において１,２,３および５は第
２図の従来例の場合と同様のものである。４はＴｉ，あ
るいはＺｒよりなる金属膜である。ＴｉあるいはＺｒよ
りなる膜は通常のスパッタ蒸着，電子ビーム加熱蒸着な
どによって容易に得られる。実施例では、絶縁性基板と
してガラス，第１の金属膜としてＣｒ膜，層間絶縁膜と
して、プラズマＣＶＤ法で作成したSiNx膜，第２の金属
膜としてＴｉ，Ａｌの２層膜を用いている。
第３図は本発明の多層配線の一実施例と、従来例の場合
のスルーホール部でのコンタクト抵抗値の熱処理温度依
存性を示すものである。第３図において、６は従来例の
構造のＣｒ−Ａｌコンタクトの場合、７は構造は前記１
と同様のＣｒ−Ａｌコンタクトであるが、Ａｌ蒸着前に
Ｏ２プラズマによるスパッタクリーニングを施した場
合、８は本実施例の場合であり、Ｃｒ−Ｔｉ−Ａｌコン
タクト構造の特性を示している。スルーホールの大きさ
は上記３つの場合、全て同一形状であり、３０μｍ×６
０μｍである。
のスルーホール部でのコンタクト抵抗値の熱処理温度依
存性を示すものである。第３図において、６は従来例の
構造のＣｒ−Ａｌコンタクトの場合、７は構造は前記１
と同様のＣｒ−Ａｌコンタクトであるが、Ａｌ蒸着前に
Ｏ２プラズマによるスパッタクリーニングを施した場
合、８は本実施例の場合であり、Ｃｒ−Ｔｉ−Ａｌコン
タクト構造の特性を示している。スルーホールの大きさ
は上記３つの場合、全て同一形状であり、３０μｍ×６
０μｍである。
第３図より明らかなように本実施例によれば、ＣｒとＡ
ｌの間にＴｉを介在させることにより、Ｔｉのない場合
に比べて低いコンタクト抵抗と、コンタクト特性の優れ
た耐熱安定性を得ることができる。
ｌの間にＴｉを介在させることにより、Ｔｉのない場合
に比べて低いコンタクト抵抗と、コンタクト特性の優れ
た耐熱安定性を得ることができる。
次に本発明の第２の実施例では第１の実施例で用いたＴ
ｉのかわりに、Ｚｒを用いる。この場合も第１の実施例
と同様の効果が得られる。
ｉのかわりに、Ｚｒを用いる。この場合も第１の実施例
と同様の効果が得られる。
発明の効果 以上のように本発明は、第１の金属膜への接触膜として
ＴｉあるいはＺｒよりなる膜を用いることにより、低い
コンタクト抵抗とコンタクト特性の耐熱安定性を得るこ
とができる。さらに、Ａｌ膜を作成する場合、下地膜と
してＴｉ膜があると、下地膜がSiN膜やSiO2膜の場合に
比べてＡｌ膜表面のヒロック形成が抑制さえ表面平坦性
が良くなるという効果もある。
ＴｉあるいはＺｒよりなる膜を用いることにより、低い
コンタクト抵抗とコンタクト特性の耐熱安定性を得るこ
とができる。さらに、Ａｌ膜を作成する場合、下地膜と
してＴｉ膜があると、下地膜がSiN膜やSiO2膜の場合に
比べてＡｌ膜表面のヒロック形成が抑制さえ表面平坦性
が良くなるという効果もある。
第１図は本発明の実施例における多層配線の断面図、第
２図は従来例の場合の多層配線の断面図、第３図は本発
明の実施例と従来例の場合でのスルーホール部でのコン
タクト抵抗の熱処理温度依存性を示す特性図である。 １……絶縁性基板、２……第１の金属膜、３……絶縁性
膜、４……ＴｉあるいはＺｒよりなる金属膜、５……金
属膜。
２図は従来例の場合の多層配線の断面図、第３図は本発
明の実施例と従来例の場合でのスルーホール部でのコン
タクト抵抗の熱処理温度依存性を示す特性図である。 １……絶縁性基板、２……第１の金属膜、３……絶縁性
膜、４……ＴｉあるいはＺｒよりなる金属膜、５……金
属膜。
Claims (3)
- 【請求項１】絶縁性基板上に形成された第１の金属膜で
あるＣｒ膜と上記絶縁性基板上に形成された絶縁性膜と
を備え、前記絶縁性膜に開口したスルーホールを介して
上記第１の金属膜上に第２の金属膜を備え、上記第２の
金属膜がＴｉあるいはＺｒよりなる膜を上記第１の金属
膜への接触膜とする多層金属膜である多層配線。 - 【請求項２】絶縁性膜がＳｉＮｘ、第２の金属膜がＴ
ｉ，Ａｌの２層膜あるいはＺｒ，Ａｌの２層膜である特
許請求の範囲第１項記載の多層配線。 - 【請求項３】薄膜トランジスタアレイのゲート電極にＣ
ｒを用いることを特徴とする特許請求の範囲第１項また
は第２項記載の多層配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199711A JPH069220B2 (ja) | 1985-09-10 | 1985-09-10 | 多層配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60199711A JPH069220B2 (ja) | 1985-09-10 | 1985-09-10 | 多層配線 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6260240A JPS6260240A (ja) | 1987-03-16 |
| JPH069220B2 true JPH069220B2 (ja) | 1994-02-02 |
Family
ID=16412336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60199711A Expired - Lifetime JPH069220B2 (ja) | 1985-09-10 | 1985-09-10 | 多層配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069220B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482547A (en) * | 1987-09-24 | 1989-03-28 | Tadahiro Omi | Semiconductor device |
| US4828356A (en) * | 1987-12-22 | 1989-05-09 | Hughes Aircraft Company | Method for fabrication of low efficiency diffraction gratings and product obtained thereby |
| JPH01287625A (ja) * | 1988-05-16 | 1989-11-20 | Seikosha Co Ltd | トップスタガー型非晶質シリコン薄膜トランジスタアレイ |
| US5316974A (en) * | 1988-12-19 | 1994-05-31 | Texas Instruments Incorporated | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT979264B (it) * | 1973-02-20 | 1974-09-30 | Nuovo Pignone Spa | Procedimento e dispositivo per la manipolazione di pezzi di tes suto durante lavorazioni automa tiche |
| JPS5365088A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | Semiconductor device |
| JPS58204558A (ja) * | 1982-05-25 | 1983-11-29 | Nec Corp | 配線方法 |
-
1985
- 1985-09-10 JP JP60199711A patent/JPH069220B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6260240A (ja) | 1987-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US5320973A (en) | Method of fabricating a thin-film transistor and wiring matrix device | |
| JPH055898A (ja) | 薄膜素子形成パネル | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH069220B2 (ja) | 多層配線 | |
| JPH04188770A (ja) | 薄膜トランジスタ | |
| JPH06148658A (ja) | 配線構造 | |
| JPH0352228B2 (ja) | ||
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JP2533137B2 (ja) | 薄膜トランジスタマトリクス | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH07120790A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH06132536A (ja) | 薄膜トランジスタ | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JPH07176525A (ja) | 低抵抗配線の形成方法 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JP3200638B2 (ja) | 配線形成方法 | |
| JPH06281954A (ja) | 液晶表示装置 | |
| JP2594114B2 (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| JPH0685255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH01160056A (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |