JPH069299B2 - プリント配線板の加工方法 - Google Patents
プリント配線板の加工方法Info
- Publication number
- JPH069299B2 JPH069299B2 JP1246630A JP24663089A JPH069299B2 JP H069299 B2 JPH069299 B2 JP H069299B2 JP 1246630 A JP1246630 A JP 1246630A JP 24663089 A JP24663089 A JP 24663089A JP H069299 B2 JPH069299 B2 JP H069299B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- solder
- printed wiring
- solder layer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプリント配線板の加工方法に関する。
［従来の技術］ 一般的な配線板製造においては、基板上に無電解メッキ
によって薄い銅層を形成し、続いて、ホトレジストを用
いて所望の導体パターンで選択的に電気メッキを行うこ
とによって厚い銅層を形成することにより、基板上に銅
導体を形成している。通常は、電気メッキによる銅層の
上に半田層を均一に形成し、エッチングレジストとして
機能させる。無電解メッキによる銅層の所定の部分と、
電気メッキによる銅層によって被覆されていない全ての
下部層を除去した後、得られた構造体上に半田マスク乾
燥フィルムを被覆することにより、基板上に半導体部品
を実装可能な状態となる。この場合、半田マスク乾燥フ
ィルムは、その後の製造工程において、銅導体の保護領
域への半田の付着を防止するように機能する。特定の領
域に半田層を設ける場合には、スクリーン印刷によって
半田層を形成している。
によって薄い銅層を形成し、続いて、ホトレジストを用
いて所望の導体パターンで選択的に電気メッキを行うこ
とによって厚い銅層を形成することにより、基板上に銅
導体を形成している。通常は、電気メッキによる銅層の
上に半田層を均一に形成し、エッチングレジストとして
機能させる。無電解メッキによる銅層の所定の部分と、
電気メッキによる銅層によって被覆されていない全ての
下部層を除去した後、得られた構造体上に半田マスク乾
燥フィルムを被覆することにより、基板上に半導体部品
を実装可能な状態となる。この場合、半田マスク乾燥フ
ィルムは、その後の製造工程において、銅導体の保護領
域への半田の付着を防止するように機能する。特定の領
域に半田層を設ける場合には、スクリーン印刷によって
半田層を形成している。
［発明が解決しようとする課題］ 基板上の銅導体の特定の領域に半田層を設ける場合に、
既存のスクリーン印刷法は、一般的には好適である。し
かしながら、極めて高密度（例えば、６２５μｍピッチ
未満）の導体配列上の特定の領域に、このようなスクリ
ーン印刷法によって半田層を正確に形成することは難し
い。
既存のスクリーン印刷法は、一般的には好適である。し
かしながら、極めて高密度（例えば、６２５μｍピッチ
未満）の導体配列上の特定の領域に、このようなスクリ
ーン印刷法によって半田層を正確に形成することは難し
い。
また、得られた構造体上に半田マスク乾燥フィルムを被
覆する際には、この半田マスク乾燥フィルムを構造体と
十分に密着させる必要がある。しかしながら、銅導体の
表面は平滑であるため、銅導体と半田マスク乾燥フィル
ムとの間に隙間を生じ、銅導体の保護領域に半田が付着
してしまう可能性がある。
覆する際には、この半田マスク乾燥フィルムを構造体と
十分に密着させる必要がある。しかしながら、銅導体の
表面は平滑であるため、銅導体と半田マスク乾燥フィル
ムとの間に隙間を生じ、銅導体の保護領域に半田が付着
してしまう可能性がある。
従って、本発明の目的は、極めて高密度の導体配列上の
特定の領域に対して半田層を正確に形成可能であり、し
かも、銅導体と半田マスク乾燥フィルムとを十分に密着
させることが可能な、プリント配線板の加工方法を提供
することである。
特定の領域に対して半田層を正確に形成可能であり、し
かも、銅導体と半田マスク乾燥フィルムとを十分に密着
させることが可能な、プリント配線板の加工方法を提供
することである。
［課題を解決するための手段］ 前記課題を解決するために、本発明によるプリント配線
板の加工方法は、絶縁基板（１０）の上に導電性材料の
パターン（１６、１１、１３）を形成する工程と、導電
性材料のパターン上に半田層（１４）を形成する工程と
を有するプリント配線板の加工方法において、次のよう
な工程を有することを特徴とする。
板の加工方法は、絶縁基板（１０）の上に導電性材料の
パターン（１６、１１、１３）を形成する工程と、導電
性材料のパターン上に半田層（１４）を形成する工程と
を有するプリント配線板の加工方法において、次のよう
な工程を有することを特徴とする。
すなわち、本発明においてはまず、前記の２つの工程に
よって得られた構造物の上に真空積層によってホトレジ
ストマスク（１５）を形成して、半田層の除去すべき部
分を露出させるようにホトレジストマスクを現像する。
次に、導電性材料部分を露出させるようにして半田層の
露出部分を選択的に除去する。続いて、ホトレジストマ
スクによって残りの半田層部分を保護しながら、半田層
の選択的な除去によって露出した導電性材料の露出部分
をスクラビングする。
よって得られた構造物の上に真空積層によってホトレジ
ストマスク（１５）を形成して、半田層の除去すべき部
分を露出させるようにホトレジストマスクを現像する。
次に、導電性材料部分を露出させるようにして半田層の
露出部分を選択的に除去する。続いて、ホトレジストマ
スクによって残りの半田層部分を保護しながら、半田層
の選択的な除去によって露出した導電性材料の露出部分
をスクラビングする。
［実施例］ 以下には、本発明の一実施例について、図面を参照しな
がら具体的に説明する。なお、便宜上、添付図面中にお
ける各部の寸法の比率は、正確ではない。また、全ての
図面においては、便宜上、配線板の一部のみを示してい
る。
がら具体的に説明する。なお、便宜上、添付図面中にお
ける各部の寸法の比率は、正確ではない。また、全ての
図面においては、便宜上、配線板の一部のみを示してい
る。
第１図は、半導体部品（図示されていない）をボンディ
ングするのに好適な配線板の一部を示す。この図に示す
ように、配線板１０は一連の導体（例えば、２１）を有
する。この導体は互いに極めて接近して配置されてい
る。この例では、中心対中心の間隔（ピッチ）は４００
μｍであり、本発明は、このようにピッチが６２５μｍ
の場合に特に有効である。導体は、テープ自動ボンディ
ング（ＴＡＢ）のような標準的な方法により、配線板上
に実装された半導体部品と電気的に接続される。この相
互接続を有効に行うために、ボンディング領域２２を導
体２１の端部付近に形成して、半導体部品からのテープ
部材を導体に接合する。ボンディング領域２２は、導体
上に形成された半田層を有するが、この半田層について
は後で詳述する。
ングするのに好適な配線板の一部を示す。この図に示す
ように、配線板１０は一連の導体（例えば、２１）を有
する。この導体は互いに極めて接近して配置されてい
る。この例では、中心対中心の間隔（ピッチ）は４００
μｍであり、本発明は、このようにピッチが６２５μｍ
の場合に特に有効である。導体は、テープ自動ボンディ
ング（ＴＡＢ）のような標準的な方法により、配線板上
に実装された半導体部品と電気的に接続される。この相
互接続を有効に行うために、ボンディング領域２２を導
体２１の端部付近に形成して、半導体部品からのテープ
部材を導体に接合する。ボンディング領域２２は、導体
上に形成された半田層を有するが、この半田層について
は後で詳述する。
第２図〜第１０図を参照して、本発明による具体的なプ
リント配線板の加工方法を説明する。この場合、第２図
〜第１０図は第１図の２−２’線に沿った断面図であ
り、加工における各種の工程を示している。まず、第２
図に示されているように、配線板１０の上に、電気メッ
キにより薄い銅層１６を形成し、続いて、標準的な無電
解メッキにより薄い銅層１１を形成して、配線板１０を
全体的に被覆した。この例では、下の銅層１６の厚さは
約１８μｍであり、上の銅層１１の厚さは約２．５μｍ
であった。
リント配線板の加工方法を説明する。この場合、第２図
〜第１０図は第１図の２−２’線に沿った断面図であ
り、加工における各種の工程を示している。まず、第２
図に示されているように、配線板１０の上に、電気メッ
キにより薄い銅層１６を形成し、続いて、標準的な無電
解メッキにより薄い銅層１１を形成して、配線板１０を
全体的に被覆した。この例では、下の銅層１６の厚さは
約１８μｍであり、上の銅層１１の厚さは約２．５μｍ
であった。
次に、第３図に示されているように、第１のホトレジス
トマスク１２を無電解メッキによる銅層１１のほぼ全面
上に形成し、その後、標準的な光リソグラフィー法によ
り現像し、適当なパターンを露出させた。ホトレジスト
としては、一般的な、ダイナケムＨＧ（登録商標）など
の水性レジストを使用した。この例では、無電解メッキ
による銅層１１の上に、約５０μｍの厚さのホトレジス
トマスク１２を形成した。このようにして得られた構造
物に、続いて、銅電気メッキを施し、無電解メッキによ
る銅層１１の露出部分の上に、符号１３で示されるよう
な銅層を形成した。この電気メッキによる銅層１３は、
最終的な配線板上における導体パターンの輪郭を形成す
る機能を果たすものである。この銅層１３の厚さは、こ
の例では、約２５〜３５μｍであったが、一般的に、２
５〜５０μｍの範囲内とすることが可能である。また、
この銅層１３の形成にあたっては、一般的な電気メッキ
技術を使用した。
トマスク１２を無電解メッキによる銅層１１のほぼ全面
上に形成し、その後、標準的な光リソグラフィー法によ
り現像し、適当なパターンを露出させた。ホトレジスト
としては、一般的な、ダイナケムＨＧ（登録商標）など
の水性レジストを使用した。この例では、無電解メッキ
による銅層１１の上に、約５０μｍの厚さのホトレジス
トマスク１２を形成した。このようにして得られた構造
物に、続いて、銅電気メッキを施し、無電解メッキによ
る銅層１１の露出部分の上に、符号１３で示されるよう
な銅層を形成した。この電気メッキによる銅層１３は、
最終的な配線板上における導体パターンの輪郭を形成す
る機能を果たすものである。この銅層１３の厚さは、こ
の例では、約２５〜３５μｍであったが、一般的に、２
５〜５０μｍの範囲内とすることが可能である。また、
この銅層１３の形成にあたっては、一般的な電気メッキ
技術を使用した。
第４図に示されるように、次の工程では、電気メッキに
よる銅層１３の上に電気メッキにより半田層１４を形成
した。半田層１４の厚さおよび組成は、半導体部品に使
用されるボンディングの種類に応じて決められる。ＴＡ
Ｂボンディングの場合、半田層１４の適正な最終リフロ
ー厚さを得るためには、少なくとも７．５μｍの厚さが
必要であることが確認されている。また、この例で、半
田層１４に使用した半田は、スズ成分が５５〜８０ｗｔ
％で残りが鉛からなるスズ−鉛半田であった。その後、
エタノールアミン溶液、特に、インランドケミカル社に
よって６０５５のコード番号で市販されている溶液のよ
うな、半田を損傷しない溶液を用いてホトレジストマス
ク１２を剥離した。続いて、電気メッキによる銅層１３
および半田層１４によって被覆されていない部分の無電
解メッキによる銅層１１および銅層１６をエッチング
し、配線板１０の導体パターンの輪郭を形成した。この
結果、第５図に示されるような構造物が得られた。な
お、エッチング剤としては、例えば、マクダーミッド社
によってウルトラエッチ−ファィン系として市販されて
いるような、ほぼ中性ｐＨのアルカリ性エッチング剤を
使用した。
よる銅層１３の上に電気メッキにより半田層１４を形成
した。半田層１４の厚さおよび組成は、半導体部品に使
用されるボンディングの種類に応じて決められる。ＴＡ
Ｂボンディングの場合、半田層１４の適正な最終リフロ
ー厚さを得るためには、少なくとも７．５μｍの厚さが
必要であることが確認されている。また、この例で、半
田層１４に使用した半田は、スズ成分が５５〜８０ｗｔ
％で残りが鉛からなるスズ−鉛半田であった。その後、
エタノールアミン溶液、特に、インランドケミカル社に
よって６０５５のコード番号で市販されている溶液のよ
うな、半田を損傷しない溶液を用いてホトレジストマス
ク１２を剥離した。続いて、電気メッキによる銅層１３
および半田層１４によって被覆されていない部分の無電
解メッキによる銅層１１および銅層１６をエッチング
し、配線板１０の導体パターンの輪郭を形成した。この
結果、第５図に示されるような構造物が得られた。な
お、エッチング剤としては、例えば、マクダーミッド社
によってウルトラエッチ−ファィン系として市販されて
いるような、ほぼ中性ｐＨのアルカリ性エッチング剤を
使用した。
第６図に示されるように、その後、電気メッキによる半
田層１４を含む導体パターン上およびその他の配線板１
０上に、第２のホトレジストマスク１５を形成した。こ
のホトレジストマスク１５の形成に先立って、配線板１
０を紫外線加熱し、配線板１０の表面温度を３８〜４８
℃の範囲内まで上昇させた。配線板１０の表面形状に対
するホトレジストマスク１５の適合性および半田層１４
と配線板１０の表面に対する優れた接着性は、次の工程
で半田層１４の除去部分を良好に除去し、半田層１４の
残存部分の輪郭を明確に形成するために極めて重要であ
る。このような要件を満たすために、この例では、ホト
レジストマスク１５を、真空積層により７５〜１００μ
ｍの範囲内の厚さとなるように形成した。これにより、
ホトレジストマスク１５の優れた適合性および接着性が
実現された。この例では、ホトレジストとして、ダイナ
ケムＴＡを使用した。また、ホトレジストの積層中の温
度は９０〜１００℃の範囲内であり、圧力は６０〜７０
秒の期間で０．５〜０．８ミリバールであった。
田層１４を含む導体パターン上およびその他の配線板１
０上に、第２のホトレジストマスク１５を形成した。こ
のホトレジストマスク１５の形成に先立って、配線板１
０を紫外線加熱し、配線板１０の表面温度を３８〜４８
℃の範囲内まで上昇させた。配線板１０の表面形状に対
するホトレジストマスク１５の適合性および半田層１４
と配線板１０の表面に対する優れた接着性は、次の工程
で半田層１４の除去部分を良好に除去し、半田層１４の
残存部分の輪郭を明確に形成するために極めて重要であ
る。このような要件を満たすために、この例では、ホト
レジストマスク１５を、真空積層により７５〜１００μ
ｍの範囲内の厚さとなるように形成した。これにより、
ホトレジストマスク１５の優れた適合性および接着性が
実現された。この例では、ホトレジストとして、ダイナ
ケムＴＡを使用した。また、ホトレジストの積層中の温
度は９０〜１００℃の範囲内であり、圧力は６０〜７０
秒の期間で０．５〜０．８ミリバールであった。
次に、第７図に示されるように、ホトレジストマスク１
５を現像し、下層の電気メッキによる半田層１４を露出
させた。この場合、一般的な光リソグラフィー法を使用
した。なお、この現像にあたっては、次の工程における
半田層１４の除去を妨害するようなホトレジストの残留
物が、半田層１４の露出部分の上に残らないように注意
しなければならない。
５を現像し、下層の電気メッキによる半田層１４を露出
させた。この場合、一般的な光リソグラフィー法を使用
した。なお、この現像にあたっては、次の工程における
半田層１４の除去を妨害するようなホトレジストの残留
物が、半田層１４の露出部分の上に残らないように注意
しなければならない。
ホトレジストマスク１５を完全に現像した後、第８図に
示されるように、半田層１４の露出部分を選択的にエッ
チングし、ホトレジストマスク１５によって保護された
半田部分２２を銅層１３上に残した。この場合、エンソ
ンＴＬ−１４３のような過酸化水素からなるエッチング
剤を使用し、このエッチング剤を約１０秒間噴霧塗布す
ることにより半田層１４を選択的にエッチングした。こ
のようなエッチング処理中、ホトレジストマスク１５
は、その保護対象である半田部分２２の表面との優れた
密着性を維持しているため、この半田部分２２をエッチ
ング剤から良好に保護し、半田部分２２の輪郭を明確に
形成する。この例では、この半田部分２２の寸法は、約
２２５×２５００μｍであった。
示されるように、半田層１４の露出部分を選択的にエッ
チングし、ホトレジストマスク１５によって保護された
半田部分２２を銅層１３上に残した。この場合、エンソ
ンＴＬ−１４３のような過酸化水素からなるエッチング
剤を使用し、このエッチング剤を約１０秒間噴霧塗布す
ることにより半田層１４を選択的にエッチングした。こ
のようなエッチング処理中、ホトレジストマスク１５
は、その保護対象である半田部分２２の表面との優れた
密着性を維持しているため、この半田部分２２をエッチ
ング剤から良好に保護し、半田部分２２の輪郭を明確に
形成する。この例では、この半田部分２２の寸法は、約
２２５×２５００μｍであった。
次に、後続の工程で半田マスクとの密着性を高めるため
に、銅層１３の露出部分を軽石でスクラビング処理し
て、銅層１３の表面を微小粗面化した。この処理は、根
本的に、ナイロンブラシでシリカ混合物を構造物全体に
塗布し、銅層１３の表面をクリーニングする工程を含
む。この場合、軽石混合物の比重は、１．０７５〜１．
１２５ｇ／ｃｍ３であった。このようなスクラビング処
理は、通常、約５秒間にわたって行われる。そして、こ
のスクラビング処理の間、ホトレジストマスク１５は、
残りの半田部分２２をシリカとブラシの研磨作用から保
護する。この例において、ホトレジストマスク１５は、
このスクラビング処理に十分耐え、かつ、このスクラビ
ング処理中に半田部分２２との接着性を十分に維持し
た。したがって、銅層１３の表面を良好にスクラビング
処理するとともに、半田部分２２をホトレジストマスク
１５によって良好に保護することができた。
に、銅層１３の露出部分を軽石でスクラビング処理し
て、銅層１３の表面を微小粗面化した。この処理は、根
本的に、ナイロンブラシでシリカ混合物を構造物全体に
塗布し、銅層１３の表面をクリーニングする工程を含
む。この場合、軽石混合物の比重は、１．０７５〜１．
１２５ｇ／ｃｍ３であった。このようなスクラビング処
理は、通常、約５秒間にわたって行われる。そして、こ
のスクラビング処理の間、ホトレジストマスク１５は、
残りの半田部分２２をシリカとブラシの研磨作用から保
護する。この例において、ホトレジストマスク１５は、
このスクラビング処理に十分耐え、かつ、このスクラビ
ング処理中に半田部分２２との接着性を十分に維持し
た。したがって、銅層１３の表面を良好にスクラビング
処理するとともに、半田部分２２をホトレジストマスク
１５によって良好に保護することができた。
スクラビング処理に続いて、ホトレジストマスク１５を
剥離し、第９図に示されるような構造物を得た。この場
合、半田部分２２の厚さを減少させないようにしてホト
レジストマスク１５を剥離しなければならないことは言
うまでもない。さらに、次の工程で半田マクス乾燥フィ
ルムを被覆した場合における接着性低下の問題を避ける
ために、銅層１３の露出部分の酸化を避けることが望ま
しい。この例では、剥離溶液として、抑制剤、酸化防止
剤、およびキレート剤などを含有する、エタノールアミ
ン液、すなわち、前述したような、インランド社によっ
て６０５５のコード番号で市販されているような溶液を
使用した。言うまでもなく、その他のホトレジストおよ
び剥離溶液も本発明で使用できる。
剥離し、第９図に示されるような構造物を得た。この場
合、半田部分２２の厚さを減少させないようにしてホト
レジストマスク１５を剥離しなければならないことは言
うまでもない。さらに、次の工程で半田マクス乾燥フィ
ルムを被覆した場合における接着性低下の問題を避ける
ために、銅層１３の露出部分の酸化を避けることが望ま
しい。この例では、剥離溶液として、抑制剤、酸化防止
剤、およびキレート剤などを含有する、エタノールアミ
ン液、すなわち、前述したような、インランド社によっ
て６０５５のコード番号で市販されているような溶液を
使用した。言うまでもなく、その他のホトレジストおよ
び剥離溶液も本発明で使用できる。
次に、得られた構造物の上に、第１０図に示されるよう
に、一般的な市販の半田マスク乾燥フィルムを真空積層
し、約７５μｍの厚さの半田マスク乾燥フィルム１７を
形成した。その後、この半田マスク乾燥フィルム１７の
うち、半田部分２２を被覆している部分を炭酸ナトリウ
ムのような標準的な水性現像液で除去した。続いて、適
当なベーク処理および紫外線硬化処理を行った後、構造
物に赤外線を照射することにより、半田部分２２をリフ
ローさせた。この赤外線によって半田を加熱し、銅層１
３，１１、および１６の側壁を被覆するのに十分な程度
に半田を溶融した。その結果、配線板１０上に半導体部
品を実装可能な状態となった。この例では、半田マスク
乾燥フィルム１７と構造物との密着性が高いため、その
後の配線板の組立中において、銅の保護部分に半田が付
着することを確実に防止することができる。
に、一般的な市販の半田マスク乾燥フィルムを真空積層
し、約７５μｍの厚さの半田マスク乾燥フィルム１７を
形成した。その後、この半田マスク乾燥フィルム１７の
うち、半田部分２２を被覆している部分を炭酸ナトリウ
ムのような標準的な水性現像液で除去した。続いて、適
当なベーク処理および紫外線硬化処理を行った後、構造
物に赤外線を照射することにより、半田部分２２をリフ
ローさせた。この赤外線によって半田を加熱し、銅層１
３，１１、および１６の側壁を被覆するのに十分な程度
に半田を溶融した。その結果、配線板１０上に半導体部
品を実装可能な状態となった。この例では、半田マスク
乾燥フィルム１７と構造物との密着性が高いため、その
後の配線板の組立中において、銅の保護部分に半田が付
着することを確実に防止することができる。
なお、言うまでもなく、本発明においては、前記実施例
で挙げられた材料以外の材料も使用できる。例えば、本
発明は、あらゆるタイプの導体上に半田を選択的に形成
する場合に同様に使用できる。また、当業者であれば、
本発明による各種の変形例を考え得るが、それらはいず
れも本発明の請求の範囲に包含される。
で挙げられた材料以外の材料も使用できる。例えば、本
発明は、あらゆるタイプの導体上に半田を選択的に形成
する場合に同様に使用できる。また、当業者であれば、
本発明による各種の変形例を考え得るが、それらはいず
れも本発明の請求の範囲に包含される。
［発明の効果］ 以上説明したように、本発明のプリント配線板の加工方
法によれば、ホトレジストマスクを使用することによ
り、極めて高密度の導体配列上の特定の領域に対して半
田層を正確に形成することができる。
法によれば、ホトレジストマスクを使用することによ
り、極めて高密度の導体配列上の特定の領域に対して半
田層を正確に形成することができる。
また、ホトレジストマスクで半田層を保護しながら銅導
体のスクラビング処理を行うことにより、半田層を損な
うことなく銅導体の露出表面を微小粗面化して半田マス
ク乾燥フィルムとの密着性を向上することができる。
体のスクラビング処理を行うことにより、半田層を損な
うことなく銅導体の露出表面を微小粗面化して半田マス
ク乾燥フィルムとの密着性を向上することができる。
第１図は本発明の実施例により２次加工されたプリント
配線板の一部分を示す平面図である。 第２図〜第１０図は本発明の同じ実施例による２次加工
の各工程におけるプリント配線板の一部分を示す断面図
である。
配線板の一部分を示す平面図である。 第２図〜第１０図は本発明の同じ実施例による２次加工
の各工程におけるプリント配線板の一部分を示す断面図
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム レスリー モートン アメリカ合衆国，23227 バージニア，リ ッチモンド，ブルックロード 3609 (56)参考文献 特開 昭51−78986（ＪＰ，Ａ)
Claims (8)
- 【請求項１】絶縁基板（１０）の上に導電性材料のパタ
ーン（１６、１１、１３）を形成する工程と、導電性材
料のパターン上に半田層（１４）を形成する工程とを有
するプリント配線板の加工方法において、 前記の２つの工程によって得られた構造物の上に真空積
層によってホトレジストマスク（１５）を形成して、半
田層の除去すべき部分を露出させるようにホトレジスト
マスクを現像する工程と、 導電性材料部分を露出させるようにして半田層の露出部
分を選択的に除去する工程と、 ホトレジストマスクによって残りの半田層部分を保護し
ながら、半田層の選択的な除去によって露出した導電性
材料の露出部分をスクラビングする工程と、 を有することを特徴とするプリント配線板の加工方法。 - 【請求項２】導電性材料（１３）は電気メッキ銅からな
ることを特徴とする請求項１記載のプリント配線板の加
工方法。 - 【請求項３】銅の厚さは２５〜５０μｍの範囲内である
ことを特徴とする請求項２記載のプリント配線板の加工
方法。 - 【請求項４】半田はスズと鉛からなることを特徴とする
請求項１記載のプリント配線板の加工方法。 - 【請求項５】半田層の厚さは少なくとも７．５μｍであ
ることを特徴とする請求項１記載のプリント配線板の加
工方法。 - 【請求項６】ホトレジストマスクの厚さは７５〜１００
μｍの範囲内であることを特徴とする請求項１記載のプ
リント配線板の加工方法。 - 【請求項７】過酸化水素からなる溶液を塗布することに
よって半田層を除去することを特徴とする請求項１記載
のプリント配線板の加工方法。 - 【請求項８】導電性材料のパターンはピッチが６２５μ
ｍ未満のストリップを含むことを特徴とする請求項１記
載のプリント配線板の加工方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/249,133 US4978423A (en) | 1988-09-26 | 1988-09-26 | Selective solder formation on printed circuit boards |
| US249133 | 1988-09-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122692A JPH02122692A (ja) | 1990-05-10 |
| JPH069299B2 true JPH069299B2 (ja) | 1994-02-02 |
Family
ID=22942182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246630A Expired - Lifetime JPH069299B2 (ja) | 1988-09-26 | 1989-09-25 | プリント配線板の加工方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4978423A (ja) |
| EP (1) | EP0361752B1 (ja) |
| JP (1) | JPH069299B2 (ja) |
| CA (1) | CA1301952C (ja) |
| DE (1) | DE68918210T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137083U (ja) * | 1991-04-05 | 1992-12-21 | 村男 駒井 | 印刷配線基板 |
| US5160579A (en) * | 1991-06-05 | 1992-11-03 | Macdermid, Incorporated | Process for manufacturing printed circuit employing selective provision of solderable coating |
| JPH06511353A (ja) * | 1991-08-05 | 1994-12-15 | モトローラ・インコーポレイテッド | 半田バンプを回路トレース上に形成する半田被膜のリフロー方法 |
| WO1994026081A1 (de) * | 1993-04-26 | 1994-11-10 | P.A.C. Di Bezzetto Sandro & C.S.N.C. | Verfahren zur herstellung einer leiterplatte |
| US5733599A (en) * | 1996-03-22 | 1998-03-31 | Macdermid, Incorporated | Method for enhancing the solderability of a surface |
| US6200451B1 (en) | 1996-03-22 | 2001-03-13 | Macdermid, Incorporated | Method for enhancing the solderability of a surface |
| US6544397B2 (en) | 1996-03-22 | 2003-04-08 | Ronald Redline | Method for enhancing the solderability of a surface |
| US6905587B2 (en) * | 1996-03-22 | 2005-06-14 | Ronald Redline | Method for enhancing the solderability of a surface |
| US7267259B2 (en) * | 1999-02-17 | 2007-09-11 | Ronald Redline | Method for enhancing the solderability of a surface |
| EP1921902B1 (en) * | 1996-12-19 | 2011-03-02 | Ibiden Co., Ltd. | Multilayered printed circuit board |
| USRE45842E1 (en) | 1999-02-17 | 2016-01-12 | Ronald Redline | Method for enhancing the solderability of a surface |
| US6375822B1 (en) * | 2000-10-03 | 2002-04-23 | Lev Taytsas | Method for enhancing the solderability of a surface |
| US20040198044A1 (en) * | 2003-04-04 | 2004-10-07 | Sheng-Chuan Huang | Stacking photoresist image transferring method for fabricating a packaging substrate |
| US6773757B1 (en) | 2003-04-14 | 2004-08-10 | Ronald Redline | Coating for silver plated circuits |
| US8349393B2 (en) * | 2004-07-29 | 2013-01-08 | Enthone Inc. | Silver plating in electronics manufacture |
| US7087441B2 (en) * | 2004-10-21 | 2006-08-08 | Endicott Interconnect Technologies, Inc. | Method of making a circuitized substrate having a plurality of solder connection sites thereon |
| US20070090170A1 (en) * | 2005-10-20 | 2007-04-26 | Endicott Interconnect Technologies, Inc. | Method of making a circuitized substrate having a plurality of solder connection sites thereon |
| US7631798B1 (en) | 2008-10-02 | 2009-12-15 | Ernest Long | Method for enhancing the solderability of a surface |
| US20120061698A1 (en) | 2010-09-10 | 2012-03-15 | Toscano Lenora M | Method for Treating Metal Surfaces |
| US20120061710A1 (en) | 2010-09-10 | 2012-03-15 | Toscano Lenora M | Method for Treating Metal Surfaces |
| FR2972597B1 (fr) * | 2011-03-10 | 2014-08-01 | Thales Sa | Procede de fabrication des zones de cablage d'une carte imprimee |
| CN114143978B (zh) * | 2021-12-27 | 2022-07-05 | 百强电子（深圳）有限公司 | 一种厚铜板选择性表面精细处理的阻焊制备工艺 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3240684A (en) * | 1962-02-21 | 1966-03-15 | Burroughs Corp | Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards |
| US3576630A (en) * | 1966-10-29 | 1971-04-27 | Nippon Electric Co | Photo-etching process |
| US3926699A (en) * | 1974-06-17 | 1975-12-16 | Rbp Chemical Corp | Method of preparing printed circuit boards with terminal tabs |
| US4004956A (en) * | 1974-08-14 | 1977-01-25 | Enthone, Incorporated | Selectively stripping tin or tin-lead alloys from copper substrates |
| JPS5178986A (en) * | 1974-12-30 | 1976-07-09 | Hitachi Ltd | Usumakukinzokujono setsuzokutanshi |
| US4216246A (en) * | 1977-05-14 | 1980-08-05 | Hitachi Chemical Company, Ltd. | Method of improving adhesion between insulating substrates and metal deposits electrolessly plated thereon, and method of making additive printed circuit boards |
| US4306933A (en) * | 1980-02-11 | 1981-12-22 | Chemline Industries | Tin/tin-lead stripping solutions |
| GB2087157B (en) * | 1980-11-05 | 1984-06-06 | Quassia Electronics Ltd | Solder plating printed circuit boards |
| US4319955A (en) * | 1980-11-05 | 1982-03-16 | Philip A. Hunt Chemical Corp. | Ammoniacal alkaline cupric etchant solution for and method of reducing etchant undercut |
| US4487828A (en) * | 1983-06-03 | 1984-12-11 | At&T Technologies, Inc. | Method of manufacturing printed circuit boards |
| DE3623505A1 (de) * | 1986-07-09 | 1988-01-21 | Deutsche Telephonwerk Kabel | Verfahren zum herstellen von leiterplatten mit selektiv auf den loetaugen und lochwandungen aufgebrachten galvanischen blei-zinn-schichten |
-
1988
- 1988-09-26 US US07/249,133 patent/US4978423A/en not_active Expired - Fee Related
-
1989
- 1989-09-14 CA CA000611477A patent/CA1301952C/en not_active Expired - Fee Related
- 1989-09-19 EP EP89309479A patent/EP0361752B1/en not_active Expired - Lifetime
- 1989-09-19 DE DE68918210T patent/DE68918210T2/de not_active Expired - Fee Related
- 1989-09-25 JP JP1246630A patent/JPH069299B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361752B1 (en) | 1994-09-14 |
| US4978423A (en) | 1990-12-18 |
| EP0361752A2 (en) | 1990-04-04 |
| JPH02122692A (ja) | 1990-05-10 |
| DE68918210T2 (de) | 1995-02-02 |
| CA1301952C (en) | 1992-05-26 |
| DE68918210D1 (de) | 1994-10-20 |
| EP0361752A3 (en) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069299B2 (ja) | プリント配線板の加工方法 | |
| KR20010071409A (ko) | 경식/연식 인쇄회로기판 및 그 제조 방법 | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JPH01290289A (ja) | 導体パターン形成方法 | |
| TWM589893U (zh) | 經金屬回蝕處理的電路板 | |
| JP2016039358A (ja) | フォトレジスト剥離方法 | |
| CN112135429A (zh) | 用于电路板的金属回蚀制程及经金属回蚀处理的电路板 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| TWI700022B (zh) | 用於電路板的金屬回蝕製程及經金屬回蝕處理的電路板 | |
| JP3453318B2 (ja) | 半導体装置用基板の製造方法 | |
| TWM590841U (zh) | 具有填縫層的電路結構 | |
| JP3237577B2 (ja) | 独立導体回路へのメッキ法 | |
| JP3885330B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2517277B2 (ja) | プリント配線板の製造方法 | |
| JP2001345538A (ja) | プリント配線板の製造方法 | |
| JPS628945B2 (ja) | ||
| JPS586316B2 (ja) | プリント配線板の製造方法 | |
| JP3439779B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPH02121387A (ja) | 電子回路装置の製造方法 | |
| JP4359991B2 (ja) | フィルムキャリアの製造方法 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 | |
| JPS61212097A (ja) | 内層パタ−ン部が露出するプリント基板の製造法 | |
| JPH0529753A (ja) | プリント基板の製造方法 | |
| JPS6070796A (ja) | プリント回路板の製造法 | |
| JPH1126625A (ja) | 半導体装置用基板及びその製造方法 |