Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0693226B2 - Interrupt reporting device - Google Patents
[go: Go Back, main page]

JPH0693226B2 - Interrupt reporting device - Google Patents

Interrupt reporting device

Info

Publication number
JPH0693226B2
JPH0693226B2 JP62019648A JP1964887A JPH0693226B2 JP H0693226 B2 JPH0693226 B2 JP H0693226B2 JP 62019648 A JP62019648 A JP 62019648A JP 1964887 A JP1964887 A JP 1964887A JP H0693226 B2 JPH0693226 B2 JP H0693226B2
Authority
JP
Japan
Prior art keywords
interrupt
side device
signal
factor
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62019648A
Other languages
Japanese (ja)
Other versions
JPS63188237A (en
Inventor
宏道 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62019648A priority Critical patent/JPH0693226B2/en
Publication of JPS63188237A publication Critical patent/JPS63188237A/en
Publication of JPH0693226B2 publication Critical patent/JPH0693226B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に割込報告側装置に関
する。
The present invention relates to an information processing device, and more particularly to an interrupt report side device.

〔従来の技術〕 従来、割込報告側装置が被割込報告側装置に割込を報告
する方式として2つの方式が知られている。その1つ
は、割込報告側装置が割込発生信号と同時に割込要因を
示すコードを被割込報告側装置に送出する方式である。
他の1つは、被割込報告側装置が割込報告側装置からの
割込発生信号を受け付けた後に割込要因を読み出しにく
い方式である。
[Prior Art] Conventionally, two systems are known as a system in which an interrupt report side device reports an interrupt to an interrupted report side device. One is a method in which the interrupt report side device sends a code indicating an interrupt factor to the interrupted report side device at the same time as the interrupt generation signal.
The other one is a method in which the interrupt report side device is difficult to read the interrupt factor after receiving the interrupt generation signal from the interrupt report side device.

後者の割込報告方式は、割込要因が複数ありかつ割込要
因が同時に発生する可能性のある場合に有効な方式であ
り、この時の割込発生信号は各割込要因の単なる論理和
条件信号か又はそれに付随して微分化された信号であっ
た。
The latter interrupt reporting method is effective when there are multiple interrupt factors and there is a possibility that interrupt factors may occur at the same time.The interrupt generation signal at this time is simply the logical sum of the interrupt factors. It was a conditional signal or a signal that was differentially associated with it.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、上述した従来の割込発生信号は、割込要
因が複数あるときは、割込要因の1つを割込処理完了後
リセットしても、アクティヴになったままであり、被割
込報告側装置の状態にかかわらず割込が報告され続けて
いる状態である。そのため被割込報告側装置がこの割込
を受け付けない状態にあるときなどには、被割込報告側
装置内で割込保留状態をファームウェア又はハードウェ
アで作らなければならないという欠点があった。
However, when there are multiple interrupt factors, the above-described conventional interrupt generation signal remains active even if one of the interrupt factors is reset after the interrupt processing is completed. Interrupts are continuously reported regardless of the status of the device. Therefore, when the interrupt report side device is in a state of not accepting this interrupt, there is a drawback that the interrupt pending state must be created by firmware or hardware in the interrupt report side device.

〔問題点を解決するための手段〕[Means for solving problems]

本発明による割込報告側装置は、2つ以上の割込要因が
同時に発生し得、被割込報告側装置に割込を報告する割
込報告側装置において、前記被割込報告側装置へ割込発
生信号を送出する割込発生手段と、前記被割込報告側装
置から前記割込発生信号をリセットするための割込発生
リセット信号を受け付ける割込発生リセット受付手段
と、前記2つ以上の割込要因を保持することが可能な複
数個の割込要因フリップフロップと、前記被割込報告側
装置からの割込要因リードコマンドに応答して、前記被
割込報告側装置へ前記複数個の割込要因フリップフロッ
プに保持された割込要因を送出する割込要因送出手段
と、前記被割込報告側装置から該割込要因をリセットす
るための割込要因リセット信号を受け付ける割込要因リ
セット受付手段とを有し、前記割込発生手段は1個の割
込発生信号制御用フリップフロップを含み、上記割込発
生信号は前記割込発生信号制御用フリップフロップの出
力によって制御され、該割込発生信号制御用フリップフ
ロップは上記割込発生リセット信号によって第1の状態
にセットされ、上記割込要因リセット信号によって第2
の状態にセットされる。
In the interrupt report side device according to the present invention, two or more interrupt factors may occur at the same time, and in the interrupt report side device that reports an interrupt to the interrupt report side device, the interrupt report side device An interrupt generation means for transmitting an interrupt generation signal, an interrupt generation reset reception means for receiving an interrupt generation reset signal for resetting the interrupt generation signal from the interrupted report side device, and two or more. A plurality of interrupt factor flip-flops capable of holding the interrupt factor, and a plurality of interrupt factor flip-flops to the interrupted report side device in response to an interrupt factor read command from the interrupted report side device. Interrupt factor sending means for sending the interrupt factor held in each of the interrupt factor flip-flops, and an interrupt for receiving an interrupt factor reset signal for resetting the interrupt factor from the interrupt report side device With factor reset acceptance means The interrupt generation means includes one interrupt generation signal control flip-flop, and the interrupt generation signal is controlled by an output of the interrupt generation signal control flip-flop, and the interrupt generation signal control flip-flop is controlled. Is set to the first state by the interrupt generation reset signal, and the second state is set by the interrupt factor reset signal.
Is set to.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明に係る割込報告側装置と被割込報告側装
置とのインターフェイス部の一実施例であり、割込報告
側装置1と、被割込報告側装置2と、割込発生信号を伝
える信号線10と、割込発生リセット信号を伝える信号線
11と、割込要因をリセットするための割込要因リセット
信号を伝える信号線12と、割込報告側装置1と被割込報
告側装置2間のデータバス線23によって構成されてい
る。
FIG. 1 shows an embodiment of an interface section between an interrupt report side device and an interrupt report side device according to the present invention. An interrupt report side device 1, an interrupt report side device 2, and an interrupt. Signal line 10 for transmitting a generated signal and signal line for transmitting an interrupt generation reset signal
11, a signal line 12 for transmitting an interrupt factor reset signal for resetting an interrupt factor, and a data bus line 23 between the interrupt report side device 1 and the interrupt report side device 2.

割込報告側装置1は、信号線12の値をデコードするデコ
ーダ9と、デコーダ9の出力を伝えるための信号線17,1
8,19及び20と、信号線17,18,19及び20によってそれぞれ
独立にリセットされる割込要因フリップフロップ3,4,5
及び6と、これらの出力信号をデータバス線23に伝達す
る信号線13,14,15及び16と、信号線13,14,15及び16を入
力信号線とする論理和ゲート7と、信号線17,18,19及び
20を入力線とする論理和ゲート41と、論理和ゲート41の
出力信号を伝える信号線25と、信号線25に上の出力信号
によってセットされ信号線11上の割込発生リセット信号
によってリセットされるフリップフロップ40と、フリッ
プフロップ40の出力信号を伝える信号線21と、論理和ゲ
ート7の出力を伝える信号線22と、信号線21と信号線22
を入力線とし信号線10を出力線とする論理積ゲート8
と、デコーダ9からの信号線24上の信号によって出力の
開閉を制御されてデータバス線23に信号線13,14,15及び
16の内容を伝えるドライバ30から構成される。
The interrupt reporting side device 1 includes a decoder 9 for decoding the value of the signal line 12 and signal lines 17, 1 for transmitting the output of the decoder 9.
8, 19 and 20 and interrupt factor flip-flops 3, 4, 5 which are independently reset by the signal lines 17, 18, 19 and 20
And 6, signal lines 13, 14, 15 and 16 for transmitting these output signals to the data bus line 23, an OR gate 7 having the signal lines 13, 14, 15 and 16 as input signal lines, and a signal line 17,18,19 and
An OR gate 41 having 20 as an input line, a signal line 25 transmitting an output signal of the OR gate 41, an output signal on the signal line 25, and a reset signal on the signal line 11 reset by the interrupt generation reset signal. Flip-flop 40, a signal line 21 for transmitting the output signal of the flip-flop 40, a signal line 22 for transmitting the output of the OR gate 7, a signal line 21 and a signal line 22.
AND gate 8 with signal line 10 as output line and signal line 10 as output line
And the opening / closing of the output is controlled by the signal on the signal line 24 from the decoder 9 and the signal lines 13, 14, 15 and
It consists of a driver 30 that conveys 16 contents.

論理和ゲート7と、論理積ゲート8と、信号線10と、フ
リップフロップ40と、論理和ゲート41との組み合わせ
は、被割込報告側装置2へ割込発生信号を送出する割込
発生手段として働く。また、信号線11は、被割込報告側
装置2から割込発生信号をリセットするための割込発生
リセット信号を受け付ける割込発生リセット受付手段と
して作用する。複数個の割込要因フリップフロップ3,4,
5,6は、2つ以上の割込要因を保持することが可能であ
る。デコーダ9と、信号線24と、ドライバ30と、データ
バス線23との組み合わせは、被割込報告側装置2からの
割込要因リードコマンド(後述する)に応答して、被割
込報告側装置2へ複数個の割込要因フリップフロップ3,
4,5,6に保持された割込要因を送出する割込要因送出手
段として働く。また、信号線12とデコーダ9との組み合
わせは、被割込報告側装置2から割込要因をリセットす
るための割込要因リセット信号を受け付ける割込要因リ
セット受付手段として作用する。
The combination of the logical sum gate 7, the logical product gate 8, the signal line 10, the flip-flop 40, and the logical sum gate 41 is an interrupt generation means for transmitting an interrupt generation signal to the interrupt reporting device 2. Work as. Further, the signal line 11 functions as an interrupt generation reset reception means for receiving an interrupt generation reset signal for resetting the interrupt generation signal from the interrupt reporting device 2. Multiple interrupt factor flip-flops 3, 4,
5, 6 can hold two or more interrupt factors. The combination of the decoder 9, the signal line 24, the driver 30, and the data bus line 23 responds to an interrupt factor read command (described later) from the interrupt report side device 2 in response to the interrupt report side. Multiple interrupt factor flip-flops 3,
It functions as an interrupt factor sending means for sending the interrupt factors held in 4,5,6. Further, the combination of the signal line 12 and the decoder 9 acts as an interrupt factor reset accepting means for accepting an interrupt factor reset signal for resetting the interrupt factor from the interrupt report side device 2.

上記割込発生信号は割込発生信号制御用フリップフロッ
プ40の出力によって制御される。割込発生信号制御用フ
リップフロップ40は上記割込発生リセット信号によって
第1の状態にセットされ、割込要因リセット信号によっ
て第2の状態にセットされる。
The interrupt generation signal is controlled by the output of the interrupt generation signal control flip-flop 40. The interrupt generation signal control flip-flop 40 is set to the first state by the interrupt generation reset signal and set to the second state by the interrupt factor reset signal.

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.

今、割込要因がフリップフロップ3と5とに同時にセッ
トされた場合を考える(但し、割込報告優先順位は3>
5と仮定する)。その時、信号線13と15がアクティヴに
なり論理和ゲート7の出力は論理ハイレベルになる。フ
リップフロップ40は初期状態で論理ハイレベルにセット
されいるために信号線21と22上の信号はともに論理ハイ
レベルで論理積ゲート8の出力は論理ハイレベルとな
る。この論理積ゲート8の論理ハイレベルの出力は、割
込発生信号として信号線10を介して被割込報告側装置2
に割込発生が伝えられる。
Now, consider the case where the interrupt factors are set in the flip-flops 3 and 5 at the same time (however, the interrupt report priority is 3>
5). At that time, the signal lines 13 and 15 become active, and the output of the OR gate 7 becomes a logic high level. Since the flip-flop 40 is set to the logical high level in the initial state, the signals on the signal lines 21 and 22 are both at the logical high level and the output of the AND gate 8 is at the logical high level. The output of the logical high level of the logical product gate 8 is used as an interrupt generation signal via the signal line 10 and the interrupted report side device 2
The occurrence of an interrupt is notified to.

割込発生報告を受けると、被割込報告側装置2は信号線
11をアクティヴ(論理ハイレベル)にすることによりフ
リップフロップ40をリセットし、信号線10上の割込発生
信号を論理ロウレベルにおとす。
When the interrupt occurrence report is received, the interrupted report side device 2 sends the signal line.
The flip-flop 40 is reset by setting 11 to active (logic high level), and the interrupt generation signal on the signal line 10 is set to logic low level.

この時、被割込報告側装置2は割込報告側装置1から割
込を認識していながら他の別の処理をすることも可能で
ある。
At this time, the interrupt report side device 2 can perform another different process while recognizing the interrupt from the interrupt report side device 1.

その後、被割込報告側装置2は、信号線2上に割込要因
リードコマンドを送出することにより、デコーダ9と信
号線24を介してドライバ30をオープンする。その結果、
フリップフロップ3,4,5及び6の値がデータバス線23上
に送出され、被割込報告側装置2はフリップフロップ3
と5の割込要因があることを認識する。フリップフロッ
プ3による割込要因の方がフリップフロップ5による割
込要因よりも割込優先順位が高いので、被割込報告側装
置2はフリップフロップ3による割込要因の割込処理を
行なう。この時、フリップフロップ5による割込要因は
割込報告側装置1内に保留された状態となっている。よ
って、被割込報告側装置2は、割込報告側装置1の割込
要因があるままで別の処理を行なうことができる。
After that, the interrupt reporting device 2 sends an interrupt factor read command to the signal line 2 to open the driver 30 via the decoder 9 and the signal line 24. as a result,
The values of the flip-flops 3, 4, 5 and 6 are sent out onto the data bus line 23, and the interrupt report side device 2 flips the flip-flop 3
Recognize that there are interrupt factors of 5 and 5. Since the interrupt factor of the flip-flop 3 has a higher priority than the interrupt factor of the flip-flop 5, the interrupt-reported device 2 performs the interrupt process of the interrupt factor of the flip-flop 3. At this time, the cause of interruption by the flip-flop 5 is in a state of being held in the interruption reporting side device 1. Therefore, the interrupt report-side device 2 can perform another process while the interrupt factor of the interrupt report-side device 1 remains.

フリップフロップ5による割込要因を励起しようとすれ
ば、信号線12上にフリップフロップ3をリセットするコ
マンドを送出することによって、デコーダ9と信号線20
を介してフリップフロップ3はリセットされ、同時に論
理和ゲート41の出力は論理ハイレベルとなるために、フ
リップフロップ40は論理ハイレベルにセットされ、信号
線21と論理積ゲート8と信号線10を介して割込発生信号
が割込報告側装置1から送られてくる。
If an attempt is made to excite an interrupt factor by the flip-flop 5, the decoder 9 and the signal line 20 are sent by sending a command for resetting the flip-flop 3 onto the signal line 12.
The flip-flop 3 is reset through the output of the OR gate 41, and at the same time, the output of the OR gate 41 becomes the logic high level. Therefore, the flip-flop 40 is set to the logic high level, and the signal line 21, the AND gate 8 and the signal line 10 are connected. An interrupt generation signal is sent from the interrupt report side device 1 via the.

又、割込報告側装置が複数台ある場合に、そのうちの1
つの装置を割込報告側装置1′とし、割込報告側装置1
のフリップフロップ5の割込要因よりも優先度の高い割
込報告側装置1′からの割込が、フリップフロップ5に
よる割込要因の励起以前に発生したならば、被割込報告
側装置2は割込報告側装置1からの割込要因を連続して
処理することなく、その間に割込報告側装置1′の割込
を処理することもできる。
Also, if there are multiple interrupt reporting devices, one of them
The two devices are designated as the interrupt report side device 1 ', and the interrupt report side device 1
If an interrupt from the interrupt report side device 1'having a higher priority than the interrupt factor of the flip-flop 5 occurs before the activation of the interrupt factor by the flip-flop 5, the interrupted report side device 2 It is also possible to process the interrupt of the interrupt report side device 1'during that the interrupt factor from the interrupt report side device 1 is not continuously processed.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、被割込報告側装置による
割込発生リセット信号によってリセット(セット)され
割込要因リセット信号によってセット(リセット)され
る1つのフリップフロップを割込報告側装置内に有する
ことにより、複数割込要因がある割込報告側装置の割込
報告を被割込報告側装置により制御して割込報告側装置
単位に割込保留状態を作り出すことができるだけでな
く、被割込報告側装置内における他系割込報告側装置間
の割込優先度の判断処理を簡単化して割込優先判断時に
おけるタイムロスの減少に貢献できるという効果があ
る。
As described above, according to the present invention, one flip-flop that is reset (set) by the interrupt generation reset signal from the interrupt report side device and set (reset) by the interrupt factor reset signal is provided in the interrupt report side device. By having the above, it is possible not only to control the interrupt report of the interrupt report side device having multiple interrupt factors by the interrupted report side device and create an interrupt pending state for each interrupt report side device unit, This has the effect of simplifying the interrupt priority determination process between the interrupt report side devices of other systems in the interrupt report side device and contributing to a reduction in time loss during interrupt priority determination.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例による割込報告側装置と被割
込報告側装置とのインターフェイス部の構成を示す回路
図である。 1……割込報告側装置、2……被割込報告側装置、3,4,
5,6……割込要因フリップフロップ、7,41……論理和ゲ
ート、8……論理積ゲート、9……コマンドデコーダ、
10……割込発生信号線、11……割込発生リセット信号
線、12……割込要因リセット信号線、13,14,15,16,17,1
8,19,20,21,22,25……信号線、23……データバス線、24
……ドライバイネーブル信号線、30……ドライバ、40…
…割込発生信号制御用フリップフロップ。
FIG. 1 is a circuit diagram showing a configuration of an interface unit between an interrupt report side device and an interrupted report side device according to an embodiment of the present invention. 1 …… Interrupt report side device, 2 …… Interrupt report side device, 3,4,
5,6 …… Interrupt factor flip-flop, 7,41 …… OR gate, 8 …… AND gate, 9 …… Command decoder,
10 …… Interrupt occurrence signal line, 11 …… Interrupt occurrence reset signal line, 12 …… Interrupt factor reset signal line, 13,14,15,16,17,1
8,19,20,21,22,25 …… Signal line, 23 …… Data bus line, 24
...... Driver enable signal line, 30 …… Driver, 40…
... Flip-flop for controlling interrupt generation signal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】2つ以上の割込要因が同時に発生し得、被
割込報告側装置(2)に割込を報告する割込報告側装置
(1)において、 前記被割込報告側装置へ割込発生信号を送出する割込発
生手段(7,8,10,40,41)と、 前記被割込報告側装置から前記割込発生信号をリセット
するための割込発生リセット信号を受け付ける割込発生
リセット受付手段(11)と、 前記2つ以上の割込要因を保持することが可能な複数個
の割込要因フリップフロップ(3,4,5,6)と、 前記被割込報告側装置からの割込要因リードコマンドに
応答して、前記被割込報告側装置へ前記複数個の割込要
因フリップフロップに保持された割込要因を送出する割
込要因送出手段(9,24,30,23)と、 前記被割込報告側装置から該割込要因をリセットするた
めの割込要因リセット信号を受け付ける割込要因リセッ
ト受付手段(12,9)とを有し、 前記割込発生手段は1個の割込発生信号制御用フリップ
フロップ(40)を含み、上記割込発生信号は前記割込発
生信号制御用フリップフロップの出力によって制御さ
れ、該割込発生信号制御用フリップフロップは上記割込
発生リセット信号によって第1の状態にセットされ、上
記割込要因リセット信号によって第2の状態にセットさ
れることを特徴とする割込報告側装置。
1. An interrupt report side device (1) for reporting an interrupt to an interrupt report side device (2), wherein two or more interrupt factors can occur at the same time. An interrupt generation means (7,8,10,40,41) for transmitting an interrupt generation signal to, and an interrupt generation reset signal for resetting the interrupt generation signal from the interrupt reporting device Interrupt generation reset acceptance means (11), a plurality of interrupt factor flip-flops (3,4,5,6) capable of holding the two or more interrupt factors, and the interrupted report Interrupt factor sending means (9, 24) for sending the interrupt factor held in the plurality of interrupt factor flip-flops to the interrupt report side device in response to an interrupt factor read command from the side device. , 30,23) and an interrupt factor reset signal for resetting the interrupt factor from the device for reporting an interrupt. Interrupt factor reset accepting means (12, 9), the interrupt generating means includes one interrupt generation signal control flip-flop (40), and the interrupt generation signal is generated by the interrupt generation signal. Controlled by the output of the signal control flip-flop, the interrupt generation signal control flip-flop is set to the first state by the interrupt generation reset signal and set to the second state by the interrupt factor reset signal. An interrupt report side device characterized in that
JP62019648A 1987-01-31 1987-01-31 Interrupt reporting device Expired - Lifetime JPH0693226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62019648A JPH0693226B2 (en) 1987-01-31 1987-01-31 Interrupt reporting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62019648A JPH0693226B2 (en) 1987-01-31 1987-01-31 Interrupt reporting device

Publications (2)

Publication Number Publication Date
JPS63188237A JPS63188237A (en) 1988-08-03
JPH0693226B2 true JPH0693226B2 (en) 1994-11-16

Family

ID=12005059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62019648A Expired - Lifetime JPH0693226B2 (en) 1987-01-31 1987-01-31 Interrupt reporting device

Country Status (1)

Country Link
JP (1) JPH0693226B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282445A (en) * 1993-03-29 1994-10-07 Nec Corp Peripheral device exclusive controller

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785127A (en) * 1980-11-17 1982-05-27 Nec Corp Interruption control system of input/output controller
JPS5998256A (en) * 1982-11-26 1984-06-06 Nec Corp Interruption controller

Also Published As

Publication number Publication date
JPS63188237A (en) 1988-08-03

Similar Documents

Publication Publication Date Title
KR920010916B1 (en) Multiprocessor level change synchronization apparatus
US4285038A (en) Information transfer control system
JPS5827222A (en) Status information transfer
JPH0574111B2 (en)
EP0013740B1 (en) Data processing apparatus having a system reset capability
JPH0693226B2 (en) Interrupt reporting device
EP0251234B1 (en) Multiprocessor interrupt level change synchronization apparatus
US4744024A (en) Method of operating a bus in a data processing system via a repetitive three stage signal sequence
GB1570206A (en) Data processing system
US5584028A (en) Method and device for processing multiple, asynchronous interrupt signals
JPS6040749B2 (en) serial transmission device
EP0288191B1 (en) Method and apparatus for data transfer handshake pipelining
EP0075625B1 (en) Conversation bus for a data processing system
JPS61123244A (en) Data communication processor
JPS6061859A (en) Data communication system of microcomputer
JPS593775B2 (en) Bus request processing unit
JPH04352057A (en) Interruption information circuit
JP2988139B2 (en) Interrupt control device
JP2842639B2 (en) Data transfer method
JPH0234518B2 (en)
JPS6228837A (en) Interruption signal control system
JPS6188635A (en) Signal transmitting and receiving circuit
JPS6245575B2 (en)
JPH0363098B2 (en)
JPS60134954A (en) Data communication system of multiprocessor system