JPH0697672B2 - 半導体装置の製造歩留まり予測方法 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体装置の製造歩留まり予測方法に係わり、
特に、結晶欠陥による欠陥半導体装置の発生確立を算出
し、該算出結果に基づき半導体装置の製造歩留まりを予
測する方法に関する。

＜従来の技術＞ 一般に半導体装置の製造過程では、エピタキシャル成長
や拡散等が繰り返されて半導体基板上に所定の半導体装
置が実現される。ところが、半導体基板に結晶欠陥があ
ると該基板上に成長されるエピタキシャル層にも半導体
基板の結晶欠陥が連続し、エピタキシャル層にも結晶欠
陥が発生する。結晶欠陥はエピタキシャル成長時だけで
なく不純物拡散時の熱処理等においても発生し、かかる
結晶欠陥を有する半導体層に半導体素子を形成すると、
上記結晶欠陥に起因する漏洩電流が発生し、甚だしい場
合は半導体装置全体が不良品となっていた。

それで、半導体装置の製造過程では、エピタキシャル成
長後、および拡散工程終了後に弗酸とクロム酸を含むエ
ッチング液で所謂ジルトエッチを行い、結晶欠陥部分に
発生する痕跡を顕微鏡により観察し、結晶欠陥の発生量
を判定して不良品の発生量を予測していた。

＜発明の解決しようとする問題点＞ しかしながら、ジルトエッチにより結晶欠陥の痕跡を発
生させるためには製造途中の半導体ウエハをエッチング
により破壊しなければならず、ロット毎にかかる検査を
行うと検査用に破壊されるウエハが多くなり、製品とな
る半導体装置の製造原価が上昇するという問題点が生じ
る。

さらに、上記従来の方法では結晶欠陥の痕跡を目視観察
して不良品の発生を予測していたので、不良品の発生を
定性的には把握できても定量的には予測できず、データ
に基づく工程管理を行えないという問題点もあった。

それで、本発明は非破壊検査に基づき定量的に不良品の
発生量を予測できる歩留まり予測方法を提供することを
目的としている。

＜問題点を解決するための手段および作用＞ 本発明では、半導体装置の形成される半導体ウエハのモ
ニタパターン領域に半導体素子を構成する第１領域と第
２領域と第３領域とをそれぞれ所定倍して得られる第１
導電型の第４領域と第２導電型の第５領域と第１導電型
の第６領域とを含むモニタ素子を形成し、上記第４領域
と第６領域との間に第５領域との接合面の耐圧以下の逆
方向電圧を印加する。上記第４領域と第５領域と第６領
域との間には逆バイアスされるpn接合が形成されるの
で、結晶欠陥の無い領域では漏洩電流は測定されない。
しかしながら、上記第４、第５、第６領域のいずれかに
結晶欠陥が発生していると、該結晶欠陥に沿って不純物
の拡散速度が高くなるので、第５領域内に第６領域を形
成すると第１導電型の不純物が第４領域と第６領域とを
連結し第４領域と第６領域との間に電流経路が形成され
る。それで、かかる電流経路を流れる漏洩電流を測定す
ると、該漏洩電流から単位面積当りの結晶欠陥の発生量
を算出することができ、該算出結果に基づき上記半導体
素子に発生する漏洩電流値を予測し、該予測値に基づき
半導体装置の歩留まりを予測するものである。

＜実施例＞ 第１図は本発明の一実施例のモニタ素子の断面図であ
り、かかるモニタ素子は半導体ウエハ１のモニタパター
ン領域２にそれぞれ形成されている。上記半導体ウエハ
１のモニタパターン領域２以外の領域には、バイポーラ
トランジスタから成る集積回路が多数形成されている。
第１図に示されているモニタ素子は第１導電型の半導体
基板11に第２導電型の埋込層12を形成し、半導体基板11
上に第２導電型のエピタキシャル層13を成長させた後、
該エピタキシャル層13に第１導電型のベース領域14を拡
散形成し、続いてベース領域14内にエミッタ領域15を拡
散形成したものである。上記埋込層12、エピタキシャル
層13、ベース領域14、エミッタ領域15は、集積回路を構
成するバイポーラトランジスタの対応する層あるいは領
域と同時に形成される。しかも、埋込層12、ベース領域
14、エミッタ領域15は、上記集積回路を構成する典型的
なバイポーラトランジスタの埋込層、ベース領域、エミ
ッタ領域の占有面積の所定倍の占有面積を有している。

かかる構成のモニタ素子を集積回路を構成するバイポー
ラトランジスタと同一工程で形成した後、エピタキシャ
ル層13から埋込層12に正電圧を、エミッタ領域15に負電
圧を印加する。ここで、上記第１導電型をｎ型、第２導
電型をｐ型とすると、ベース・エミッタ間が逆バイアス
となり、結晶欠陥が無ければ埋込層12とエミッタ領域15
との間には電流経路は形成されない。しかしながら、エ
ピタキシャル層13に結晶欠陥16が発生していると、エミ
ッタ領域15の拡散時に結晶欠陥16に沿って異常に拡散速
度が高くなり、エミッタ領域15がベース領域14を突き抜
けて埋込層12の近傍に達する。その結果、結晶欠陥16に
沿って電流経路が形成され、埋込層12とエミッタ領域15
との間に漏洩電流が流れる。そこで、この漏洩電流を電
流計17で測定し、その測定値をモニタ素子の占有面積で
除して単位面積当りの漏洩電流値を算出する。この単位
面積当りの漏洩電流値は単位面積当りの結晶欠陥の発生
量に比例するので、この単位面積当りの漏洩電流値に基
づき集積回路を構成しているバイポーラトランジスタに
生じる漏洩電流量、延いては結晶欠陥の発生量を予測す
ることができ、集積回路に求められている仕様と比較す
ることにより不良品の発生量を予測することができる。

上記実施例では、バイポーラトランジスタで集積回路を
構成した場合を例にして説明したが、相補型電界効果型
トランジスタのように第１導電型の半導体基板に第２導
電型のウエルが形成され、このウエル内に第１導電型の
ソース・ドレイン領域が形成される場合でも適用でき
る。

また、結晶欠陥が熱拡散時あるいはイオン注入時に生じ
る場合でも、不純物領域のプロファイルが崩れ、電流経
路が発生する。従って、上記実施例と同様に漏洩電流値
を測定して結晶欠陥の発生量を予測することができる。

＜効果＞ 以上説明してきたように、本発明によれば、半導体装置
の組立工程前にモニタ素子の漏洩電流を測定し、該測定
結果に基づき結晶欠陥の発生量を予測できるので、ロッ
ト毎に非破壊で不良品の発生量を予測でき、半導体装置
の製造原価を上昇させるこくなく、正確な工程管理を行
うことができる。

【図面の簡単な説明】 第１図は本発明の一実施例にかかわる予測方法において
使用されるモニタ素子の断面図、第２図はモニタ素子の
形成される半導体ウエハを示す平面図である。 １……半導体ウエハ、 ２……モニタパターン領域、 13……第４領域、 14……第５領域、 15……第６領域。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１導電型の第１領域と該第１領域内に形
   成される第２導電型の第２領域と該第２領域内に形成さ
   れる第１導電型の第３領域とを有する半導体素子を含む
   半導体装置の製造歩留まり予測方法において、上記半導
   体装置の形成される半導体ウエハのモニタパターン領域
   に上記第１領域の占有面積と第２領域の占有面積と第３
   領域の占有面積とをそれぞれ所定倍して得られる第１導
   電型の第４領域と第２導電型の第５領域と第１導電型の
   第６領域とを含むモニタ素子を形成する工程と、上記第
   ４領域と第６領域との間に第５領域との接合面の耐圧以
   下の逆方向電圧を印加し上記第４領域と第６領域との間
   の漏洩電流を測定する工程と、該漏洩電流から単位面積
   当りの結晶欠陥を算出する工程と、該算出結果に基づき
   上記半導体素子に発生する漏洩電流値を予測する工程
   と、該予測値に基づき半導体装置の歩留まりを予測する
   工程とを含む半導体装置の製造歩留まり予測方法。