Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07101444B2 - IC card - Google Patents
[go: Go Back, main page]

JPH07101444B2 - IC card - Google Patents

IC card

Info

Publication number
JPH07101444B2
JPH07101444B2 JP1938486A JP1938486A JPH07101444B2 JP H07101444 B2 JPH07101444 B2 JP H07101444B2 JP 1938486 A JP1938486 A JP 1938486A JP 1938486 A JP1938486 A JP 1938486A JP H07101444 B2 JPH07101444 B2 JP H07101444B2
Authority
JP
Japan
Prior art keywords
card
identification data
memory
temporary
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1938486A
Other languages
Japanese (ja)
Other versions
JPS62177693A (en
Inventor
俊一 永納
政彦 和田
敏彦 田口
信彦 西尾
順二 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1938486A priority Critical patent/JPH07101444B2/en
Publication of JPS62177693A publication Critical patent/JPS62177693A/en
Publication of JPH07101444B2 publication Critical patent/JPH07101444B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Storage Device Security (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Description

【発明の詳細な説明】 〔概 要〕 顧客が使用する暗証番号等の識別データをカードに登録
する際、カードへの書込を行う人の正,不正をカードに
格納された仮の仮識別データによって本人確認すること
により不正発行を防止する。
DETAILED DESCRIPTION [Overview] When registering identification data such as a personal identification number used by a customer in a card, a temporary provisional identification stored in the card is correct or incorrect for the person who writes to the card. Unauthorized issuance is prevented by verifying the identity of the person using the data.

〔産業上の利用分野〕[Industrial application field]

本発明は暗証番号等の識別データを記憶するメモリ及び
マイクロCPU等のデータ処理装置を内蔵するカード、所
謂ICカードに関する。
The present invention relates to a card having a memory for storing identification data such as a personal identification number and a data processing device such as a micro CPU, that is, a so-called IC card.

クレジットカード,銀行カード,等の携帯可能な大きさ
のカードで、磁気カードに代って、内部にデータ処理機
能を内蔵した識別カード、所謂ICカードが近年用いられ
ている。
In recent years, an identification card with a built-in data processing function, a so-called IC card, which is a portable size card such as a credit card or a bank card, has been used instead of the magnetic card.

このICカードには、通常、カードの所有者に与えられた
暗証番号がカード内に格納され、取引を行う都度、この
番号により本人認証を行うようにされている。
In this IC card, the personal identification number given to the owner of the card is usually stored in the card, and the personal identification is performed by this number each time a transaction is made.

又、こうしたICカードは、複雑な集積回路がカード内に
形成されているため、それ自体を偽造することはできな
いが、カードを拾得した人による暗証番号の書替え、等
のデータ偽造による不正は可能であり、これを防止する
事が要望されている。
In addition, since such an IC card has a complicated integrated circuit formed inside the card, it cannot be forged, but it is possible for someone who has picked up the card to rewrite the personal identification number and forge it by fraudulent data. Therefore, it is desired to prevent this.

〔従来の技術〕[Conventional technology]

第6図は従来の機カードの場合のカード発行システムの
説明図である。
FIG. 6 is an explanatory diagram of a card issuing system in the case of a conventional machine card.

図中Aは、第1発行部所であり、例えば磁気カードの製
造メーカ等である。第1発行部所から発行されるカード
はそのままで所謂クレジットカードとはならず、これが
銀行等、他の部所Bに論送され、他の部所Bにおいて利
用者Cに渡し得るカードとして発行される。
In the figure, A is a first issuing office, which is, for example, a manufacturer of magnetic cards. The card issued by the first issuing department does not become a so-called credit card as it is, but it is sent to another department B such as a bank and issued as a card that can be handed to the user C at the other department B. To be done.

この際、部所Bにおいて不正カードの発行を防止するた
め通常以上の手法が採用されている。
At this time, in order to prevent the fraudulent card from being issued in the department B, a technique more than usual is adopted.

即ち、カード発行機2aにおいて、部所Aから部所Bに論
送する前にコードをカード1aの磁気記録エリアに書込
む。
That is, in the card issuing machine 2a, the code is written in the magnetic recording area of the card 1a before being sent from the department A to the department B.

部所Bにおいては、部所Aにて書込まれたコードを発行
機3aが読取り、判定部3cで規定のコードが否か判定す
る。規定のコードであれば、ゲート手段3dを開放してお
く。又、キーボード3bから暗証番号,口座番号,その他
必要なデータを入力すると、その入力データがゲート手
段3dを介して格納部1bにこれら入力データを記録する。
又、以上のシステムを採用する際、発行機を限定数発行
の許容された部所にのみ配置する。
In the department B, the code written in the department A is read by the issuing machine 3a, and the judging unit 3c judges whether or not the prescribed code is present. If it is a prescribed code, the gate means 3d is opened. When a personal identification number, an account number, and other necessary data are input from the keyboard 3b, the input data is recorded in the storage unit 1b via the gate means 3d.
Further, when adopting the above system, the issuing machines are arranged only in the places where a limited number of issuances are permitted.

これにより、カードが拾得されたものであれば部所Aに
て記録されたコード以外のコードが、部所Bにおいて検
出できるため不正発行が防止できるものであった。
As a result, if the card has been picked up, a code other than the code recorded in the department A can be detected in the department B, so that the illegal issuance can be prevented.

一方、近年磁気カードの他にICをカード埋込んだ識別カ
ード(ICカードと称す)も知られている。従来のICカー
ドを第7図により説明する。
On the other hand, in recent years, in addition to magnetic cards, identification cards (called IC cards) in which ICs are embedded are also known. A conventional IC card will be described with reference to FIG.

ICカード1には端子51〜56が設けられる。端子51は、不
揮発性メモリ10の電源供給端子、端子52はデータ処理装
置(以下CPUと称す)20と、外部装置(図示せず)との
間でデータ信号を送受信するための端子、端子53はCPU2
0へのリセット信号の入力端子、端子54はクロック信号
の入力端子、端子55は、CPU20,メモリ10への電源供給端
子、端子56は接地端子である。
The IC card 1 is provided with terminals 51 to 56. The terminal 51 is a power supply terminal of the nonvolatile memory 10, the terminal 52 is a terminal for transmitting and receiving a data signal between the data processing device (hereinafter referred to as CPU) 20 and an external device (not shown), and a terminal 53. Is CPU2
A reset signal input terminal to 0, a terminal 54 is a clock signal input terminal, a terminal 55 is a power supply terminal to the CPU 20 and the memory 10, and a terminal 56 is a ground terminal.

メモリ10はE.P.ROM,EEPROM等の不揮発性のメモリで構成
され、このメモリ10に識別データが格納されている。
The memory 10 is composed of a non-volatile memory such as EPROM and EEPROM, and the identification data is stored in this memory 10.

動作を説明する。The operation will be described.

識別カード1を図示されないカードアクセス装置にセッ
トする。この時点で、カードアクセス装置は、各端子51
〜56を各々カードアクセス装置内蔵の所要の回路に接続
する。
The identification card 1 is set in a card access device (not shown). At this point, the card access device has each terminal 51
~ 56 are connected to the required circuits inside the card access device.

カードアクセス装置はこの時、端子55に電源を供給し、
クロック信号を端子54に供給し、それと同時にリセット
信号を端子53に供給する。
At this time, the card access device supplies power to the terminal 55,
A clock signal is supplied to terminal 54 and at the same time a reset signal is supplied to terminal 53.

CPU20等の能動論理回路は電源及びクロック信号が供給
されると、電気的に不安定状態となり、リセット信号が
供給される事より、正常に動作可能となるがCPU20内の
アキュムレータ,プログラムカウンタ,レジスタ等能動
回路はリセット信号が供給される事によりクリア状態、
例えばデータ“0"が各々書込まれた状態となる。
An active logic circuit such as the CPU 20 is electrically unstable when supplied with a power supply and a clock signal, and can normally operate by being supplied with a reset signal, but an accumulator, a program counter, a register in the CPU 20. The active circuit etc. is in the clear state when the reset signal is supplied,
For example, data “0” is written in each state.

その後、CPU20はメモリ10の内容をチェック例えば格納
データ等のパリティチェックを行いデーダアクセス装置
との間でのデータ伝送が可能になる動作状態に移行す
る。
After that, the CPU 20 checks the contents of the memory 10, for example, performs a parity check on the stored data or the like, and shifts to an operation state in which data transmission with the data access device is possible.

データアクセス装置とのデータ授受は端子52を介して行
われ、予めCPU20と、データアクセス装置との間での取
決めされた手順で行われる。メモリ10に対しては、外部
の装置(データアクセス装置)とCPU20との間のデータ
授受の期間にコマンド等の形式で、CPU20に対し、アク
セス指示がなされ、CPU20がメモリ10をアクセスする。
Data exchange with the data access device is performed via the terminal 52, and is performed in advance according to an agreed procedure between the CPU 20 and the data access device. With respect to the memory 10, an access instruction is issued to the CPU 20 in the form of a command or the like during a data transfer period between an external device (data access device) and the CPU 20, and the CPU 20 accesses the memory 10.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、近年パーソナルコンピュータ等小型電子
計算機の普及により、上記した如きカードデータの書込
みは容易となり、こうした従来のシステムでは不正コー
ドの登録及び不正カードの発行が可能であるという欠点
を有している。
However, with the recent spread of small electronic computers such as personal computers, it becomes easy to write card data as described above, and such a conventional system has a drawback that an illegal code can be registered and an illegal card can be issued.

本発明の目的は、従来の欠点を取除くべく不正発行を可
能にするICカードを提供することにある。
It is an object of the present invention to provide an IC card that can be illegally issued to eliminate the conventional drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため、第1図の原理図において、本
発明は、第1のカード発行機2からは、第1のカード発
行機2の正当性を判断するために必要な識別情報、及び
使用者を識別するための識別データの登録可否を判断す
るために必要な仮識別データを受信し、 入力手段31を有する第2のカード発行機3からは、第2
のカード発行機3の聖統制を判断するために必要な識別
情報、及び該入力手段31より入力される仮識別データ、
識別データとを受信するICカードであって、 仮識別データ、及び識別データとを格納するメモリ10
と、 第1のカード発行機2、第2のカード発行機3から受信
した受信した識別情報から各発行機の該ICカードへの書
込可否を判断する制御手段11とを有し、 該制御手段11は、受信した仮識別データ、識別データに
対し、 前記メモリ10に仮識別データが未格納であると判断した
場合、受信した仮識別データをメモリ10に書き込ませ、 前記メモリ10に仮識別データが格納されており、且つ識
別データが未格納であると判断した場合、格納されてい
る仮識別データと受信した仮識別データとを照合して、
受信した識別データをメモリ10に書き込むステップと、 前記メモリ10に仮識別データが格納されており、且つ識
別データが格納されていると判断した場合、格納されて
いる識別データと受信した識別データとの照合のみを行
うことを特徴としている。
In order to achieve the above object, in the principle diagram of FIG. 1, the present invention provides, from the first card issuing machine 2, identification information necessary for judging the validity of the first card issuing machine 2, and The second card issuing machine 3 having the input means 31 receives the temporary identification data necessary for determining whether the identification data for identifying the user can be registered,
Identification information necessary for determining the holy control of the card issuing machine 3 and the temporary identification data input from the input means 31.
An IC card for receiving identification data, the memory 10 storing temporary identification data and identification data.
And a control means 11 for judging whether or not writing to the IC card of each issuing machine is possible based on the received identification information received from the first card issuing machine 2 and the second card issuing machine 3. The means 11 writes the received temporary identification data in the memory 10 when it judges that the temporary identification data is not stored in the memory 10 with respect to the received temporary identification data and identification data. When it is determined that the data is stored and the identification data is not stored, the stored temporary identification data is collated with the received temporary identification data,
Writing the received identification data into the memory 10, and if the temporary identification data is stored in the memory 10 and it is determined that the identification data is stored, the stored identification data and the received identification data The feature is that only the collation is performed.

〔作 用〕[Work]

即ち、本発明ではICカード1が各カード発行機2、3の
正当性を検査しているため、不正装置により発行を阻止
でき、しかも、発行するICカード1に記憶すべき暗証番
号等の識別データPINも、先に場所Aにおいて格納した
仮識別データPIN1と、入力した仮識別データPIN1とが合
致しないとメモリ10に書き込まないため、不正者による
暗証NO.の発行もなされないものとなる。また、既に識
別データPIN2がメモリ10に書き込まれていた場合は、仮
識別データPIN1の照合を行わずに、入力された識別デー
タPIN2と登録されている識別データPIN2との照合を行う
にとどまることから、識別データPIN2の書換えを防止す
る。
That is, in the present invention, since the IC card 1 checks the validity of the card issuing machines 2 and 3, the fraudulent device can prevent the issuance, and the identification number or the like to be stored in the issuing IC card 1 can be identified. The data PIN will not be written in the memory 10 unless the temporary identification data PIN1 previously stored at the location A and the input temporary identification data PIN1 match, so that the password NO. Will not be issued by an illicit person. If the identification data PIN2 has already been written in the memory 10, only the verification of the input identification data PIN2 and the registered identification data PIN2 is performed without the verification of the temporary identification data PIN1. Therefore, the identification data PIN2 is prevented from being rewritten.

〔実施例〕〔Example〕

第2図は本発明の実施例のカードブロック図である。 FIG. 2 is a card block diagram of an embodiment of the present invention.

図中、第5図及び第1図に用いたものと同じものは同じ
番号で示してある。
In the figure, the same parts as those used in FIGS. 5 and 1 are designated by the same reference numerals.

又、41,42はD型フリップフロップ、43,44,46はナンド
ゲート回路、45はフリップフロップ、47はカウンタであ
る。
Further, 41 and 42 are D-type flip-flops, 43, 44 and 46 are NAND gate circuits, 45 is a flip-flop, and 47 is a counter.

第3図は第2図の実施例の要部タイムチャートである。FIG. 3 is a time chart of essential parts of the embodiment shown in FIG.

第2図,第3図を使用して、CPU20が初期化される迄の
動作を説明する。
The operation until the CPU 20 is initialized will be described with reference to FIGS. 2 and 3.

識別カード1が時刻t0に図示されない外部装置に接続さ
れると、従来と同様、各端子51〜56に規定の信号が供給
される。
When the identification card 1 is connected to an external device (not shown) at time t 0 , a prescribed signal is supplied to each of the terminals 51 to 56 as in the conventional case.

本実施例においては、外部装置は、自己の識別情報とし
て正当なアクセスの権利を持つものであれば、その権利
に対応した信号パターンのリセット信号を発生する機能
を有する。
In this embodiment, if the external device has a right to access as its own identification information, the external device has a function of generating a reset signal having a signal pattern corresponding to the right.

本実施例においては、第3図(a)における時刻t1〜t2
迄の立下り期間Tが意味を持つ様にされている。
In this embodiment, the times t 1 to t 2 in FIG.
The falling period T up to this point is made meaningful.

このリセット信号(第3図(a)に図示)は、立下り時
点t1でCPU20に対し、従来で述べたリセット状態とな
り、立上り時点t2でリセットが解除され、CPU2はプログ
ラムに従って順次実行する。
This reset signal (shown in FIG. 3 (a)) is in the reset state described above for the CPU 20 at the falling time point t 1 , the reset is released at the rising time point t 2 , and the CPU 2 sequentially executes according to the program. .

この立下り期間を検出手段4で計測し信号パターンを検
出する。
The falling period is measured by the detecting means 4 to detect the signal pattern.

即ち、D形フリップフロップ41及び42のQ出力及び出
力がナンドーゲート回路43,44に図示の如き結線で供給
されると、ナンドゲート回路43はリセット信号の立下り
時刻t1において、1クロック周期分のパルスを発生し
(第3図(b)参照)、又、ナンドゲート回路44はリセ
ット信号の立上り時刻t2において1クロック周期分のパ
ルスを発生(第3図(c)参照)する。
That is, when the Q outputs and outputs of the D-type flip-flops 41 and 42 are supplied to the NAND gate circuits 43 and 44 by the connections as shown in the figure, the NAND gate circuit 43 receives one clock cycle at the falling time t 1 of the reset signal. A pulse is generated (see FIG. 3B), and the NAND gate circuit 44 generates a pulse for one clock cycle at the rising time t 2 of the reset signal (see FIG. 3C).

各ナンドゲート回路43,44の出力はナンドゲートで構成
されたフリップフロップ45にセット信号,リセット信号
として供給される。
The outputs of the NAND gate circuits 43 and 44 are supplied as a set signal and a reset signal to the flip-flop 45 composed of a NAND gate.

またナンドゲード43の出力パルス信号はこの時同時にカ
ウンタ47をクリアする。
The output pulse signal of the NAND gate 43 also clears the counter 47 at this time.

フリップフロップ45の出力はこれにより、リセット信号
休止期間Tのみ論理レベル“1"の信号を発生する。
As a result, the output of the flip-flop 45 generates a signal of logic level "1" only during the reset signal rest period T.

ナンドゲート46は一方の入力端子にフリップフロップ45
の出力を受け、他方に、端子54を介し、外部装置から供
給されるクロック信号を受ける。このためナンドゲート
46は端子54に供給されるクロック信号の内、フリップフ
ロップ45の出力が論理レベル“1"の期間のクロック信号
だけをカウンタ47に供給する。
The NAND gate 46 has a flip-flop 45 at one input terminal.
, And the clock signal supplied from the external device through the terminal 54. Because of this Nand Gate
Among the clock signals supplied to the terminal 54, 46 supplies to the counter 47 only the clock signal in the period when the output of the flip-flop 45 is at the logic level "1".

尚、第3図の時刻t3の各信号波形は、識別カードを外部
装置から外した際の状態を示している。
Incidentally, the signal waveforms at time t 3 of FIG. 3 shows a state at the time of release the identification card from an external device.

第4図は、CPU20の動作フローチャートである。図中S1
〜S9はプログラムの実行ステップである。
FIG. 4 is an operation flowchart of the CPU 20. S1 in the figure
~ S9 is the execution step of the program.

以後、第4図を用いて、第3図の時刻t2以後の第2図の
CPU20の処理動作を説明する。
Thereafter, with reference to FIG. 4, the second diagram the time t 2 after the third view
The processing operation of the CPU 20 will be described.

第3図で説明したリセット信号が時刻t2に立上がると、
CPU20はプログラムカウンタの値例えば“0"からスター
トする。
When the reset signal explained in FIG. 3 rises at time t 2 ,
The CPU 20 starts from the value of the program counter, for example "0".

初期化処理ステップS1; 本ステップS1においてCPU20はメモリ10のチェック、
他、動作を開始して良いか否かをチェックする。
Initialization processing step S1; in this step S1, the CPU 20 checks the memory 10,
Besides, it is checked whether or not the operation can be started.

例えば、メモリ10に故障箇所が有るか否かをメモリ10中
のパリティデータをチェックすることにより確認し、更
にはメモリ10のワークエリアとして使用している領域の
データクリアを行う。
For example, it is confirmed whether or not the memory 10 has a failure portion by checking the parity data in the memory 10, and further the data in the area used as the work area of the memory 10 is cleared.

初期化完了確認ステップS2; 本ステップS2では、以上の初期化動作が正常に行われた
か否か確認する。この場合メモリ10に障害が有る等、動
作に際し、不都合な障害が発見されると終了処理を行
う。これによりCPU20は不動作状態となり、例えば、外
部装置からのアクセスに不応答となる。
Initialization completion confirmation step S2; In this step S2, it is confirmed whether or not the above initialization operation is normally performed. In this case, if an inconvenient fault is found during operation, such as when the memory 10 has a fault, termination processing is performed. As a result, the CPU 20 becomes inoperative, and becomes unresponsive to, for example, access from an external device.

カウンタ読取ステップS3; 初期化完了確認ステップS2にて識別カードが正常に動作
し得ることが確認されると、本ステップS3にて、第2図
図示の検出手段4のカウンタ47からリセット信号の信号
パターンであるカウント値を読出す。
Counter reading step S3; When it is confirmed in the initialization completion confirmation step S2 that the identification card can operate normally, in this step S3, a signal of a reset signal from the counter 47 of the detection means 4 shown in FIG. A count value that is a pattern is read.

即ち、このカウント値は、リセット信号の休止期間を外
部装置からのクロック信号にてカウントした値となって
いる。
That is, this count value is a value obtained by counting the rest period of the reset signal with the clock signal from the external device.

ステップS4 本ステップS4においてはステップS3にて読出したカウン
タのカウント値が許可された外部装置によってセットさ
れたものか否か検査するステップである。
Step S4 This step S4 is a step of checking whether or not the count value of the counter read in step S3 is set by the permitted external device.

即ち、第2図のメモリ10は第4図に示すメモリ31′,31
〜33を含む様構成されている。又、メモリ31′,31,32,
メモリ33の領域cは、カード作成完了時にカードメーカ
にて書込みが行われる。
That is, the memory 10 shown in FIG. 2 corresponds to the memories 31 'and 31 shown in FIG.
It is configured to include ~ 33. In addition, the memory 31 ', 31, 32,
The area c of the memory 33 is written by the card maker when the card creation is completed.

メモリ31は、カウンタのカウント値A,B,C,Dに対応する
メモリ33の領域a,b,c,dの書込アクセス可否が情報とし
て格納されている。又、メモリ31′には読出し可否を示
す情報が格納されている。同図はアクセス可能な場合印
“0"で不可能な場合“X"で示している。例えばカウント
値が値“B"である場合、メモリ33の領域bには書込みア
クセスが可能であり他の領域b,c,dは書込アクセス不可
能である旨を示す情報が格納されている。同様にメモリ
31′も、メモリ33の領域a,b,cには読出アクセスが可能
であり、dはアクセス不可能である旨の情報が格納され
ている。
The memory 31 stores, as information, whether or not write access to the areas a, b, c, d of the memory 33 corresponding to the count values A, B, C, D of the counter is performed. In addition, the memory 31 'stores information indicating whether or not it can be read. In the figure, the mark "0" indicates that access is possible, and "X" indicates that access is impossible. For example, when the count value is the value "B", information indicating that the area b of the memory 33 is writable and the other areas b, c, d are not writable is stored. . Memory as well
Also in 31 ', information indicating that the areas a, b, and c of the memory 33 can be read and accessed, and d is inaccessible is stored.

尚、カウント値は特定の1つの値例えば“A",“B",
“C",“D"とする必要はなく、各々測定誤差範囲を考慮
して値の上限,下限を定め、カウント値が“10"〜“15"
の場合には同図メモリ31にカウント値“A"に対応する各
領域のアクセス可否情報が格納され、“30"〜“40"の場
合には同図メモリ31にカウント値“B"に対応する各領域
のアクセス可否が、………とカウント値に夫々範囲を設
けても良い。
The count value is one specific value such as "A", "B",
It is not necessary to use "C" and "D", and the upper and lower limits of the value are set considering the measurement error range, and the count value is "10" to "15".
In the case of, the memory availability information of each area corresponding to the count value “A” is stored in the memory 31 in the figure, and in the case of “30” to “40”, the count value “B” corresponds to the memory 31 in the figure. A range may be set for each count value, such as whether or not each area is accessible.

本発明の場合、第1図における第1のカード発行機の信
号パターンがカウント値“B"となり、又第2のカード発
行機3の信号パターンがカウント値“A"となる様に各カ
ード発行機は構成されている。
In the case of the present invention, each card is issued so that the signal pattern of the first card issuing machine in FIG. 1 becomes the count value “B” and the signal pattern of the second card issuing machine 3 becomes the count value “A”. Machine is configured.

本ステップS4においては、第2図のカウンタ47のカウン
ト値がメモリ31及びメモリ31′に存在するか否か検索す
る。
In this step S4, it is searched whether the count value of the counter 47 of FIG. 2 exists in the memory 31 and the memory 31 '.

検索の結果このメモリ31にそのカウント値が登録されて
いないならば、CPU20の処理を終了する。これにより外
部装置からアクセスされても無応答となる。
If the count value is not registered in the memory 31 as a result of the search, the processing of the CPU 20 ends. As a result, there is no response even when accessed from an external device.

ステップS5; ステップS4の検索の結果、該当カウント値がメモリ31に
登録されている場合には、本ステップS5に移行する。
Step S5; As a result of the search in step S4, if the corresponding count value is registered in the memory 31, the process proceeds to step S5.

本ステップS5においてはメモリ32にメモリ31の検索で得
たカウント値に該当する各領域のアクセス可否情報を登
録する。
In this step S5, the accessibility information of each area corresponding to the count value obtained by the search of the memory 31 is registered in the memory 32.

メモリ32は、メモリ33中に保護すべき種類の異なる特定
エリアa,b,c,dに対応するフラグ設定エリアで構成され
る。
The memory 32 is composed of flag setting areas corresponding to specific areas a, b, c, d of different types to be protected in the memory 33.

カウント値が値“B"であると、本ステップにおいてCPU2
0はメモリ31及び31′の値“B"に相当する領域の各領域
のアクセス可否情報、即ち第4図では“×,○,×,
×”及び“×,○,○,×”の情報をメモリ32に“a,b,
c,d"各位置に順番に各々書込む。書込みを終了すると次
ステップS9′に移行する。
If the count value is the value "B", the CPU2
0 is the accessibility information of each area of the areas corresponding to the values “B” of the memories 31 and 31 ′, that is, “×, ◯, ×,
Information “x” and “x, o, o, x” is stored in the memory 32 as “a, b,
c, d "are sequentially written in the respective positions. When the writing is completed, the process proceeds to the next step S9 '.

ステップS9′; 本ステップは第5図を使用して後述するが、カード1の
メモリ33に既に仮暗証No.或は暗証No.が登録されている
か否かを検査し、それに応じてプログラムルートを変更
するステップである。
Step S9 ': This step will be described later with reference to FIG. 5, but it is inspected whether or not the provisional personal identification number or the personal identification number is already registered in the memory 33 of the card 1, and the program route is accordingly determined. Is the step of changing.

本ステップS9′を終了するとCPU20と外部装置との間で
端子52を介し、情報伝送が可能となる。
When this step S9 'is completed, information can be transmitted between the CPU 20 and the external device via the terminal 52.

本ステップS9′以後にステップS6,S7,S8が存在する。本
ステップS9′では、そのフローの出口が後述する如く3
ルートとなるが、ステップS6,S7,S8は何れのルート出口
にも設けられるため先に説明する。
Steps S6, S7 and S8 are present after this step S9 '. In this step S9 ', the exit of the flow is 3 as described later.
Although it is a route, steps S6, S7, and S8 will be described above because they are provided at any route exit.

ステップS9′を終了するとCPU20と外部装置との間で端
子52を介し、情報伝送が可能となる。
When step S9 'is completed, information can be transmitted between the CPU 20 and the external device via the terminal 52.

ステップS6; 本ステップS6は、外部装置から端子52を介して呼出し、
或はデータの送信が有るか否かを待つ状態であり、外部
装置から例えばデータ伝送手順に用いられている特定の
ポーリング信号が来た時点で準備完了を示すデータを応
答信号として返送する処理を行う。
Step S6; This step S6 calls from an external device via the terminal 52,
Alternatively, it is in a state of waiting for whether or not there is data transmission, and a process of returning data indicating completion of preparation as a response signal when a specific polling signal used in a data transmission procedure comes from an external device, for example. To do.

ステップS7; 外部装置からは端子52を介してCPU20にコマンドにより
動作指示を行う。
Step S7: The external device gives an operation instruction to the CPU 20 via the terminal 52 by a command.

このため識別カード1においては、このコマンドを解析
し、メモリアクセスが必要なコマンドか否か判断する。
Therefore, the identification card 1 analyzes this command and determines whether or not the command requires memory access.

例えば、コマンドが仮暗証No.の書込コマンドであれ
ば、書込先アドレスはメモリ33の領域“b"であり、又、
暗証No.書込コマンドであれば格納するエリアは第3図
のメモリ33のエリアaであるのでそのコマンド自体を判
定する。
For example, if the command is the write command of the temporary password, the write destination address is the area “b” of the memory 33, and
If the secret code No. write command, the area to be stored is the area a of the memory 33 in FIG. 3, so the command itself is judged.

ステップS8; ステップS7で判定されたエリアが、メモリ32において、
アクセスを許可されたエリアか否か本ステップで判定す
る。
Step S8; the area determined in step S7 is the memory 32,
In this step, it is judged whether or not the access is permitted.

これにより、アクセスできるエリアを制限する。例え
ば、外部装置が銀行内部に設けられ、暗証No.を書込む
第1図における第2のカード発行機3として割当てられ
ていれば、カウント値が“A"となりメモリ31によって示
されるアクセス可否情報としてメモリ33のエリアaにつ
いては書込みが許可される様設定され、他のエリアb〜
dは書込アクセス不可能に設定されている。従って、正
しい外部装置からエリアaに暗証番号を格納することは
このステップで許される。しかるに不正な書込み装置の
場合にはステップS4或は本ステップS7で検出できる。
This limits the accessible areas. For example, if the external device is provided inside the bank and is assigned as the second card issuing machine 3 in FIG. 1 for writing the personal identification number, the count value becomes “A” and the accessibility information indicated by the memory 31. Area 33 of memory 33 is set to allow writing, and other areas b to
d is set to be inaccessible for writing. Therefore, storing the PIN in area a from the correct external device is allowed in this step. However, an unauthorized writing device can be detected in step S4 or this step S7.

又、外部装置がカード製造メーカ或はカード輸送メーカ
に設けられ、仮暗証No.を書込む第1のカード発行機2
の場合、カウント値が“B"となり図示の如くメモリ32に
従ってメモリ33の領域bについて書込みが許可される。
Also, an external device is provided in the card manufacturer or the card transport manufacturer, and the first card issuing machine 2 for writing the temporary secret code No.
In this case, the count value becomes "B", and writing is permitted in the area b of the memory 33 according to the memory 32 as shown in the figure.

ステップS7においても、若し、外部装置の要求するアク
セスエリアが、メモリ32にて許可されていないと、エン
ド処理ENDに移行し、識別カード1のCPU20は外部装置に
対し無応答状態となる。
Also in step S7, if the access area requested by the external device is not permitted in the memory 32, the process proceeds to the end process END, and the CPU 20 of the identification card 1 becomes a non-responsive state to the external device.

ステップS9; ステップS8においてアクセスエリアがメモリ32によって
許可されている場合には本ステップS9にてメモリの許可
されたエリアを利用して該当する処理を実行する。この
実行結果は第2図の端子52を介して外部装置に応答す
る。
Step S9; If the access area is permitted by the memory 32 in step S8, the corresponding processing is executed using the permitted area of the memory in step S9. The result of this execution responds to the external device via the terminal 52 in FIG.

第5図はステップS9′及び本ステップS9の詳細を示す。FIG. 5 shows details of step S9 'and this step S9.

ステップS9′では先ず、第4図のメモリ33の領域a,b即
ち、仮暗証番号と、暗証番号とが各々格納された或はさ
れる領域をサーチする。
In step S9 ', first, the areas a and b of the memory 33 shown in FIG. 4, that is, the areas in which the temporary personal identification number and the personal identification number are stored or are respectively searched.

次に、仮暗証番号が既に格納済か否か検査する。Next, it is checked whether the temporary personal identification number has already been stored.

仮暗証番号が領域bに格納されていない場合には、ルー
トRaに従い、ステップS6,S7,S8を実行後、ステップS9a
を実行する。
If the temporary personal identification number is not stored in the area b, following steps Ra, S6, S7, and S8, and then step S9a.
To execute.

ステップS9aは仮暗証番号をメモリ33の領域bに格納す
るステップである。
Step S9a is a step of storing the temporary personal identification number in the area b of the memory 33.

ステップS9aは、先ず外部の書込装置から仮暗証番号の
書込みコマンドが来ない場合第2図に示すCPU20を不動
作状態とする。
In step S9a, first, the CPU 20 shown in FIG. 2 is put into the inactive state when the write command of the temporary personal identification number does not come from the external writing device.

更に仮暗証番号及び仮暗証番号登録コマンドを受信して
いれば領域bに対し受信した仮暗証番号を格納する。
又、ステップS9′において、仮暗証番号がメモリ33の領
域bに格納されていれば、次にメモリ33の領域aに暗証
番号が登録されているか否か判定する。
Further, if the temporary secret code and the temporary secret code registration command have been received, the received temporary secret code is stored in the area b.
In step S9 ', if the temporary personal identification number is stored in the area b of the memory 33, it is next determined whether or not the personal identification number is registered in the area a of the memory 33.

暗証番号が登録されていなければ、このステップでカー
ドが暗証登録処理すべきである事を判定し、ルートRbに
移行する。ルートRbでは前述したステップS6,S7,S8を実
行後、ステップS9bを実行する。
If the personal identification number is not registered, it is determined in this step that the card should undergo personal identification registration processing, and the process proceeds to route Rb. In the route Rb, after executing steps S6, S7, S8 described above, step S9b is executed.

ステップS9bにおいては、カード1のCPU20は、書込装置
からの仮暗証番号を受信するか否か待つ、受信される
と、受信された仮暗証番号と、メモリ33の領域bから読
出している仮暗証番号とを比較し、対応するか否か照合
判定する。
In step S9b, the CPU 20 of the card 1 waits whether or not to receive the provisional personal identification number from the writing device. When received, the received provisional personal identification number and the provisional personal identification number read from the area b of the memory 33 are stored. The password is compared with the personal identification number to determine whether or not they correspond.

照合結果が不一致であると、CPU2は不動作状態となる。
又、一致していれば新暗証番号の受信を待つ。
If the verification results do not match, the CPU 2 will be in a non-operational state.
If they match, it waits for the new password.

新暗証番号が第1図に示す第2のカード発行機3から供
給されると、又は供給されていればメモリ33の暗証番号
格納エリアaに受信暗証番号を格納する。
When the new personal identification number is supplied from the second card issuing machine 3 shown in FIG. 1, or if it is supplied, the received personal identification number is stored in the personal identification number storage area a of the memory 33.

更にステップS9′において暗証登録済であれば、ルート
Rcに移行しステップS6,S7,S8を介し通常の取引処理のス
テップS9cを実行する。このステップS9cにおいては、例
えばメモリ33の領域aの暗識番号を読出し、また所謂取
引装置からICカードに供給された暗証番号とを比較照合
する。
If the password is already registered in step S9 ′, the route
After shifting to Rc, step S9c of normal transaction processing is executed through steps S6, S7, S8. In this step S9c, for example, the secret identification number in the area a of the memory 33 is read out and compared with the personal identification number supplied to the IC card from the so-called transaction device.

この比較照合で一致すれば、取引装置との間でデータの
送受を行い取引を逐行し、ステップS6へ戻る様にされ
る。
If the comparison results in a match, the data is exchanged with the transaction device, the transaction is executed, and the process returns to step S6.

尚、ステップS9cにおいては暗証照合だけでなく、通常
の公知の取引処理を行う様にしても良い。
Incidentally, in step S9c, not only personal identification verification but also ordinary publicly known transaction processing may be performed.

以上の様に第1図に示されているICカード1は動作する
様構成されている。
As described above, the IC card 1 shown in FIG. 1 is configured to operate.

従って、第1図において製造メーカ等に設けられた発行
機2はリセット信号によって自己の識別情報を通知し、
その後、仮暗証番号及び仮暗証登録コマンドを第2図の
端子52に供給する。
Therefore, the issuing machine 2 provided in the manufacturer or the like in FIG. 1 notifies its own identification information by the reset signal,
After that, the temporary password and the temporary password registration command are supplied to the terminal 52 in FIG.

これにより、前述の如くしてICカード1の判定手段11
が、第4図のステップS4及びステップS7によって正当な
第1のカード発行機2である事を判別して第1図のメモ
リ10(第4図のメモリ33の領域b)に仮暗証番号を格納
する。
As a result, as described above, the determination means 11 for the IC card 1
However, it is determined in step S4 and step S7 in FIG. 4 that the card is the valid first card issuing machine 2 and the temporary PIN is stored in the memory 10 in FIG. 1 (area b of the memory 33 in FIG. 4). Store.

第1図において、第1のカード発行機2で仮暗証番号の
格納されたカード1は、第2の発行所、即ち銀行,クレ
ジット会社等直接顧客に接する発行部所に輸送される。
In FIG. 1, the card 1 in which the temporary personal identification number is stored by the first card issuing machine 2 is transported to the second issuing office, that is, the issuing office directly contacting the customer such as a bank or a credit company.

第2の発行所に設けられた第2のカード発行機3におい
ては前述の第2図で説明したカウンタ47が第4図によっ
て説明した値“A"となる様な信号パターンを待つ識別情
報を発生する。
In the second card issuing machine 3 provided in the second issuing place, the identification information waiting for the signal pattern such that the counter 47 explained in FIG. 2 becomes the value “A” explained in FIG. 4 is provided. appear.

カード1は第2のカード発行機3に接続された場合も同
様に第2の発行機3の正当性を判定手段11、即ち、前記
した第4図のステップS4、及びS7によって判定する。
Even when the card 1 is connected to the second card issuing machine 3, the validity of the second issuing machine 3 is similarly judged by the judging means 11, that is, the steps S4 and S7 in FIG.

しかる後、第2のカード発行機3のキー3から仮暗証番
号PIN1′及び、顧客から提示された暗証されたPIN2がカ
ード1に供給される。
After that, the temporary PIN number PIN1 'and the PIN code PIN2 presented by the customer are supplied to the card 1 from the key 3 of the second card issuing machine 3.

カードにおいては、第1図における認証手段12,即ち、
第5図で説明したステップS9bによって仮暗証番号同志P
IN1,PIN1′を比較する。
In the card, the authentication means 12 in FIG. 1, that is,
According to step S9b described in FIG.
Compare IN1 and PIN1 '.

この比較が一致した場合、次にカードは、受信した暗証
番号PIN2をカード1内のメモリ33の領域aに格納し発行
処理を終了する。
If this comparison is in agreement, the card then stores the received personal identification number PIN2 in the area a of the memory 33 in the card 1 and ends the issuing process.

この様にして発行されたカード2はその後顧客に手渡さ
れ、取引に供される事となる。
The card 2 issued in this way is then handed to the customer and used for transactions.

顧客が取引を行う際は第5図のステップS9cにおいて本
人認証がなされ、本人認証が正しい場合のみ取引が可能
となる。
When the customer makes a transaction, the person is authenticated in step S9c in FIG. 5, and the transaction is possible only when the person is authenticated.

また第4図に示したフローチャートのプログラムは及び
メモリ31,32略んどの人がアクセスできない領域cに設
定しておく様にする。この場合メモリ32はステップS5の
みで書込アクセスできる領域となる様設定しておく。
Further, the program of the flow chart shown in FIG. 4 and the memories 31 and 32 are set in an area c which cannot be accessed by almost anyone. In this case, the memory 32 is set so as to be a write accessible area only in step S5.

以上実施例によれば、ステップS4にて特定領域a,b,c,d
をアクセスできるか否かを、初期化信号であるリセット
信号のパターンで判定しているので、外部装置が正しい
ものしかアクセスできない。しかも、カウンタのカウン
ト値はリセット信号パターンと、クロック信号との組合
せにより決まるものであるため、より複雑化できる。
According to the above embodiment, in step S4, the specific areas a, b, c, d
Is determined based on the pattern of the reset signal which is the initialization signal, so that the external device can access only the correct one. Moreover, since the count value of the counter is determined by the combination of the reset signal pattern and the clock signal, it can be more complicated.

しかも大まかな不正外部装置の排除は、実際に外部装置
とCPUとがデータの授受を行う前に行われ、又、複雑種
類のチェックで不動作状態に陥るので外部装置の取扱い
者は何がどの時点で悪かったのか解明できないという利
点を有する。
In addition, the rough removal of unauthorized external devices is performed before the external device and the CPU actually exchange data, and since the complicated types of checks result in inactivity, what should be done by the person handling the external device? It has the advantage of not being able to determine whether it was wrong at the time.

尚、上記実施例においては初期化信号としてリセット信
号及びクロック信号についてのみ説明したが、これに限
ることなくデータ信号の伝送ラインの信号で初期化がな
される場合にはこれを利用しても良い。
In the above embodiment, only the reset signal and the clock signal have been described as the initialization signal, but the present invention is not limited to this, and when initialization is performed by the signal of the transmission line of the data signal, this may be used. .

また信号パターンの検出手段は実施例の回路に限られ
ず、CPU20が動作状態となった時点で信号パターン判別
ができる様記録するもの、例えばシフトレジスタ等他の
回路であっても良い。
Further, the signal pattern detecting means is not limited to the circuit of the embodiment, but may be a circuit that records so that the signal pattern can be discriminated when the CPU 20 is in an operating state, for example, another circuit such as a shift register.

更にメモリ10に対するアクセスを禁止する手法として、
上記実施例においてはCPU20が不動作状態になるで説明
したが、他の手法であっても良い。例えば端子52のCPU2
0側にアンドゲートを設け、CPU20がこれを閉状態にすれ
ば以後のデータの送信も受信もこのゲートで閉ざすこと
ができる。更にこの場合第2図のリセット端子53と、分
岐点Pとの間にアンドゲートを設け、CPU20が不動作状
態となった時同時にCPU20がこのゲートを閉成すること
により一旦電源が落ちない限り、CPU20への再アクセス
が不可能になり一層禁止に対して効果的となる。
Furthermore, as a method of prohibiting access to the memory 10,
Although the CPU 20 is in the inoperative state in the above embodiment, another method may be used. For example CPU2 of terminal 52
If an AND gate is provided on the 0 side and the CPU 20 closes it, the subsequent transmission and reception of data can be closed by this gate. Further, in this case, an AND gate is provided between the reset terminal 53 of FIG. 2 and the branch point P so that the CPU 20 closes this gate at the same time when the CPU 20 becomes inoperative, so that the power is not turned off once. , Re-access to the CPU 20 is impossible, and it becomes more effective against further prohibition.

更に上記実施例においては、自己の識別情報としてリセ
ット信号のパターンを利用したがこれに限らず、カード
1から自己装置に割当てられたコードを、例えば第2図
の端子52を介して通常のコードとして伝送する様にして
も良い。
Further, in the above embodiment, the pattern of the reset signal is used as the identification information of the self, but the present invention is not limited to this, and the code assigned to the self device from the card 1 is a normal code through the terminal 52 of FIG. 2, for example. May be transmitted as.

〔発明の効果〕〔The invention's effect〕

以上詳細に説明した様に本発明によれば、ICカードが発
行装置の正当性を、発行装置の識別情報で判断すること
から、不正装置によるICカードの発行を防止するとがで
きる。又、仮識別データを照合後に識別データを書き込
むことから、不正者による識別コードの不正登録を防止
することができる。しかも、既にICカードに識別コード
が登録されていれば、仮識別データの照合を行うことな
く、入力された識別データをチェックする動作に移行す
ることから、一度登録された識別データを確実に保守し
て、仮識別データを知っている不正者による識別データ
の書換えを防止することができる。しかも第2のカード
発行機が入金、出金等の処理を行う取引装置を兼ねてお
り、ICカードに既に識別データが登録されている場合に
は、速やかに識別データ照合を行って取引処理に移行す
ることができる。
As described in detail above, according to the present invention, since the IC card determines the validity of the issuing device based on the identification information of the issuing device, it is possible to prevent the issuing of the IC card by an unauthorized device. Further, since the identification data is written after the temporary identification data is collated, it is possible to prevent the illegal registration of the identification code by an unauthorized person. Moreover, if the identification code is already registered in the IC card, the operation shifts to checking the input identification data without collating the temporary identification data, so the identification data once registered can be reliably maintained. Thus, it is possible to prevent the identification data from being rewritten by an unauthorized person who knows the temporary identification data. Moreover, the second card issuing machine also serves as a transaction device for processing deposits, withdrawals, etc. If the identification data is already registered in the IC card, the identification data will be collated promptly for transaction processing. Can be migrated.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理説明図、 第2図は実施例のブロック図、 第3図は実施例のタイムチャート、 第4図及び第5図は実施例のフローチャート、 第6図及び第7図は従来の発行システム及びカードのブ
ロック図である。 図中、 1は識別カード、 2は第1の発行機、 3は第2の発行機、 31はキーボード、 4,10はメモリ、 11は制御手段、 である。
FIG. 1 is a diagram explaining the principle of the present invention, FIG. 2 is a block diagram of an embodiment, FIG. 3 is a time chart of the embodiment, FIGS. 4 and 5 are flowcharts of the embodiment, and FIGS. The figure is a block diagram of a conventional issuing system and a card. In the figure, 1 is an identification card, 2 is a first issuing machine, 3 is a second issuing machine, 31 is a keyboard, 4, 10 is a memory, and 11 is a control means.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田口 敏彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 西尾 信彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 関 順二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−17870(JP,A) 特開 昭60−207963(JP,A) 特開 昭60−207961(JP,A) 発明協会公開技報 公技番号82−1937号 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshihiko Taguchi 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Nobuhiko Nishio 1015, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited ( 72) Inventor Junji Seki 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (56) References JP 62-17870 (JP, A) JP 60-207963 (JP, A) JP Sho 60-207961 (JP, A) JIII Open Technical Bulletin No. 82-1937

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1のカード発行機から、該第1のカード
発行機の正当性を判断するために必要な識別情報、及び
使用者を識別するための識別データの登録可否を判断す
るために必要な仮識別データを受信し、 入力手段を有する第2のカード発行機から、該第2のカ
ード発行機の正当性を判断するために必要な識別情報、
及び該入力手段より入力される仮識別データ、識別デー
タとを受信するICカードであって、 仮識別データ、及び識別データとを格納するメモリと、 前記第1のカード発行機、前記第2のカード発行機から
受信した識別情報から各発行機の該ICカードへの書込可
否を判断する制御手段とを有し、 該制御手段は、受信した仮識別データ、識別データに対
し、 前記メモリに仮識別データが未格納であると判断した場
合、受信した仮識別データを前記メモリに書き込ませ、 前記メモリに仮識別データが格納されており、且つ識別
データが未格納であると判断した場合、格納されている
仮識別データと受信した仮識別データを照合して、受信
した識別データを前記メモリに書き込ませ、 前記メモリに仮識別データが格納されており、且つ識別
データが格納されていると判断した場合、格納されてい
る識別データと受信した識別データとの照合のみを行う
ことを特徴とするICカード。
1. To determine whether or not the first card issuing machine can register the identification information necessary for judging the legitimacy of the first card issuing machine and the identification data for identifying the user. Identification information necessary for receiving the temporary identification data required for the second card issuing machine having an input means and determining the validity of the second card issuing machine,
And an IC card for receiving the temporary identification data and the identification data input from the input means, the memory storing the temporary identification data and the identification data, the first card issuing machine, the second card And a control unit that determines whether or not writing to the IC card of each issuing machine is possible based on the identification information received from the card issuing machine, and the control unit stores the received temporary identification data and identification data in the memory. When it is determined that the temporary identification data is not stored, the received temporary identification data is written in the memory, and the temporary identification data is stored in the memory, and when it is determined that the identification data is not stored, The stored temporary identification data is collated with the received temporary identification data, the received identification data is written in the memory, the temporary identification data is stored in the memory, and the identification data is An IC card characterized by only comparing stored identification data with received identification data when it is determined to be stored.
JP1938486A 1986-01-31 1986-01-31 IC card Expired - Fee Related JPH07101444B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1938486A JPH07101444B2 (en) 1986-01-31 1986-01-31 IC card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1938486A JPH07101444B2 (en) 1986-01-31 1986-01-31 IC card

Publications (2)

Publication Number Publication Date
JPS62177693A JPS62177693A (en) 1987-08-04
JPH07101444B2 true JPH07101444B2 (en) 1995-11-01

Family

ID=11997805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1938486A Expired - Fee Related JPH07101444B2 (en) 1986-01-31 1986-01-31 IC card

Country Status (1)

Country Link
JP (1) JPH07101444B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420667B2 (en) * 1996-01-25 2003-06-30 株式会社東芝 IC card for decoder and scramble system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632101B2 (en) * 1985-07-16 1994-04-27 カシオ計算機株式会社 IC card system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
発明協会公開技報公技番号82−1937号

Also Published As

Publication number Publication date
JPS62177693A (en) 1987-08-04

Similar Documents

Publication Publication Date Title
USRE47621E1 (en) Secure transaction microcontroller with secure boot loader
EP0275510B1 (en) Smart card having external programming capability and method of making same
JP4409056B2 (en) LSI, LSI mounted electronic device, debugging method, LSI debugging device
US4816656A (en) IC card system
JPH0622030B2 (en) Transaction validity confirmation method
JP2003177938A (en) Electronic device and debug authentication method thereof
US4572946A (en) Credit card circuit arrangement with a memory and an access control unit
EP1372291A1 (en) Portable information storage medium and its authentification method
JPS6275768A (en) Fraudulent transaction detection method
JPS6037070A (en) Information processing device
JPH07101444B2 (en) IC card
JPH0822517A (en) Hybrid card tampering prevention method
JPH10334197A (en) Simple password input device
JPH08287207A (en) IC card
US9659425B2 (en) Electronic key for authentication
JPH09179921A (en) Backup method and method for electronic commerce information
JPH01194093A (en) Portable electronic device
JPS6037069A (en) Information storage device
JPH0634264B2 (en) Identification card unauthorized access prevention method
JP2631656B2 (en) IC card information processing system
JP2712148B2 (en) Test program starting method and test program starting device
JPH054056Y2 (en)
JPH087061A (en) Hybrid card and its information management method
JP2001101358A (en) Method for preventing illegal alteration of card, illegal card identifying device and card
JPS5999573A (en) Input device of computer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees