JPH07101834B2 - Digital signal processor - Google Patents
Digital signal processorInfo
- Publication number
- JPH07101834B2 JPH07101834B2 JP61266965A JP26696586A JPH07101834B2 JP H07101834 B2 JPH07101834 B2 JP H07101834B2 JP 61266965 A JP61266965 A JP 61266965A JP 26696586 A JP26696586 A JP 26696586A JP H07101834 B2 JPH07101834 B2 JP H07101834B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- sampling frequency
- digital
- sampling
- signal processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 55
- 238000000034 method Methods 0.000 claims 3
- 101100388212 Arabidopsis thaliana DSP3 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 101150115013 DSP1 gene Proteins 0.000 description 1
- NPOJQCVWMSKXDN-UHFFFAOYSA-N Dacthal Chemical compound COC(=O)C1=C(Cl)C(Cl)=C(C(=O)OC)C(Cl)=C1Cl NPOJQCVWMSKXDN-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルイーディオ機器に用いられるディ
ジタル信号処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing device used in digital audio equipment.
従来の技術 近年、コンパクトディスクプレーヤ、衛生放送受信機な
どのディジタル機器が普及してきている。また、ディジ
タルオーディオテープレコーダも実用化される予定であ
る。このようなディジタルソースの充実を背景に、ディ
ジタル信号のそのまま処理することができるディジタル
コントロールアンプが開発されている。ディジタルコン
トロールアンプは、ディジタル信号処理装置とアナログ
信号処理装置とから構成される。2. Description of the Related Art In recent years, digital devices such as compact disc players and satellite broadcast receivers have become widespread. Also, a digital audio tape recorder will be put into practical use. Against the background of such enrichment of digital sources, digital control amplifiers capable of processing digital signals as they are have been developed. The digital control amplifier is composed of a digital signal processing device and an analog signal processing device.
以下図面を参照しながら、従来のディジタル信号処理装
置について説明を行う。A conventional digital signal processing device will be described below with reference to the drawings.
第2図は従来のディジタル信号処理装置の構成を示すも
のである。第2図において、8はサンプリング周波数が
異なる何種類かのディジタル信号のうちの任意の一つを
入力するディジタル信号入力端子、9は前記ディジタル
信号を後段のディジタルシグナルプロセッサ(以下DSP
と略す)のサンプリング周波数のディジタル信号に変換
して出力信号とする第1のサンプリングレートコンバー
タ(以下SRCと略す)、10は第1のSRC9の出力信号を入
力し、あらかじめ定められたプログラムにしたがってデ
ィジタル信号処理を行い、その結果を出力とするDSP、1
1はDSP10の出力のディジタル信号を入力し、このディジ
タル信号をアナログ信号に変換して出力するディジタル
アナログコンバータ(以下DACと略す)、12は前記アナ
ログ信号を出力するアナログ信号出力端子、13はDSP10
からのディジタル信号を入力し、後段に接続する機器の
サンプリング周波数のディジタル信号に変更する第2の
SRC、14は前記第2のSRC13からの信号を出力するディジ
タル信号出力端子である。FIG. 2 shows the configuration of a conventional digital signal processing device. In FIG. 2, 8 is a digital signal input terminal for inputting any one of several kinds of digital signals having different sampling frequencies, and 9 is a digital signal processor (hereinafter referred to as a DSP) for inputting the digital signal.
The first sampling rate converter (hereinafter abbreviated as SRC) that converts into a digital signal with a sampling frequency of (abbreviated) and 10) receives the output signal of the first SRC9 and follows a predetermined program. DSP that performs digital signal processing and outputs the result, 1
1 is a digital-to-analog converter (hereinafter abbreviated as DAC) that inputs the digital signal output from the DSP 10 and converts the digital signal to an analog signal for output; 12 is an analog signal output terminal that outputs the analog signal; 13 is the DSP 10
Input the digital signal from and change it to the digital signal of the sampling frequency of the equipment connected in the second stage.
SRCs and 14 are digital signal output terminals for outputting the signal from the second SRC 13.
以上のように構成されたディジタル信号処理装置につい
て、以下その動作について説明する。The operation of the digital signal processing device configured as described above will be described below.
まず、ディジタル信号入力端子8にディジタル信号を入
力する。この入力信号のサンプリング周波数は、たとえ
ば32KHz,44.1KHz,48KHzなどがあるが、第1のSRC9によ
り後段のDSP10のサンプリング周波数のディジタル信号
に変換され、出力される。第1のSRC9の出力信号はDSP1
0に入力され、あらかじめ定められたプログラムにした
がい、トーンコントロール、残響付加などのディジタル
信号処理を施されて出力される。DSP10のディジタル出
力信号は、DAC11に入力されて、アナログ信号に変換さ
れ、アナログ信号出力端子12から出力される。また、DS
P10のディジタル出力信号は第2のSRC13に入力され、後
段に接続する機器のサンプリング周波数のディジタル信
号に変換されて、ディジタル信号出力端子14から出力さ
れる。First, a digital signal is input to the digital signal input terminal 8. The sampling frequency of this input signal is, for example, 32 KHz, 44.1 KHz, 48 KHz, etc., but is converted by the first SRC 9 into a digital signal of the sampling frequency of the DSP 10 in the subsequent stage and output. The output signal of the first SRC9 is DSP1
It is input to 0, and is subjected to digital signal processing such as tone control and reverberation according to a predetermined program, and then output. The digital output signal of the DSP 10 is input to the DAC 11, converted into an analog signal, and output from the analog signal output terminal 12. Also, DS
The digital output signal of P10 is input to the second SRC 13, converted into a digital signal of the sampling frequency of the device connected in the subsequent stage, and output from the digital signal output terminal 14.
発明が解決しようとする問題点 しかしながら、上記のような構成では、第1のSRC5を通
るために、ディジタル信号が歪むという問題がある。す
なわち、もともと入力信号にない時点の信号を演算によ
って求めるために発生するアルゴリズム自体の理論的誤
差や、演算精度による誤差などの影響が考えられる。Problems to be Solved by the Invention However, the above-mentioned configuration has a problem that the digital signal is distorted because it passes through the first SRC 5. That is, the influence of the theoretical error of the algorithm itself generated for calculating the signal at the time when it is not originally in the input signal and the error due to the calculation accuracy is considered.
本発明は上記問題点に鑑み、SRCによる歪をなくすこと
ができるディジタル信号処理装置を提供するものであ
る。In view of the above problems, the present invention provides a digital signal processing device capable of eliminating distortion due to SRC.
問題点を解決するための手段 この目的を達成するために、本発明のディジタル信号処
理装置は、ディジタル信号入力端子と、前記ディジタル
信号入力端子に入力されたディジタル信号のサンプリン
グ周波数を検出するサンプリング周波数検出器と、前記
ディジタル入力信号を入力し、複数のサンプリング周波
数に対応する複数のプログラムを持ち、前記サンプリン
グ周波数検出器が検出したサンプリング周波数に応じた
プログラムを選択して信号処理を行い出力するDSPと、
前記DSPからのディジタル信号を入力し、アナログ信号
に変換するDACと、前記アナログ信号を出力するアナロ
グ信号出力端子と、前記DSPからのディジタル信号を後
段に接続する機器のサンプリング周波数のディジタル信
号に変換するSRCとSRCからのディジタル信号を出力する
ディジタル信号出力端子とから構成されている。Means for Solving the Problems In order to achieve this object, a digital signal processing device according to the present invention includes a digital signal input terminal and a sampling frequency for detecting a sampling frequency of a digital signal input to the digital signal input terminal. A DSP for inputting the digital input signal and having a plurality of programs corresponding to a plurality of sampling frequencies, selecting a program corresponding to the sampling frequency detected by the sampling frequency detector, and performing signal processing to output the DSP. When,
A DAC for inputting a digital signal from the DSP and converting it into an analog signal, an analog signal output terminal for outputting the analog signal, and converting the digital signal from the DSP into a digital signal having a sampling frequency of a device connected in a subsequent stage. SRC and a digital signal output terminal for outputting a digital signal from the SRC.
作用 この構成により、DSP前段のSRCが省略でき、SRCによる
アナログ出力信号の歪をなくすことができる。Operation With this configuration, the SRC in the preceding stage of the DSP can be omitted, and the distortion of the analog output signal due to the SRC can be eliminated.
実施例 以下本発明の一実施例について図面を参照しながら説明
する。Embodiment One embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例におけるディジタル信号処理
装置を示すものである。第1図において1はディジタル
信号入力端子、2は入力されたディジタル信号のサンプ
リング周波数を検出するサンプリング周波数検出器、3
はディジタル入力信号を入力し、サンプリング周波数検
出器2が検出したサンプリング周波数に応じたプログラ
ムにより信号処理を行い出力するDSP、4はDSP3からの
ディジタル信号をアナログ信号に変換するDAC、5はDAC
4からのアナログ信号を出力するアナログ信号出力端
子、6はDSP3からのディジタル信号を後段に接続する機
器のサンプリング周波数のディジタル信号に変換するSR
C、7はSRC6からのディジタル信号を出力するディジタ
ル信号出力端子である。FIG. 1 shows a digital signal processing apparatus according to an embodiment of the present invention. In FIG. 1, 1 is a digital signal input terminal, 2 is a sampling frequency detector for detecting the sampling frequency of the input digital signal, 3
Is a DSP that inputs a digital input signal, performs signal processing by a program according to the sampling frequency detected by the sampling frequency detector 2 and outputs the signal, 4 is a DAC that converts the digital signal from the DSP 3 into an analog signal, and 5 is a DAC
An analog signal output terminal that outputs the analog signal from 4, 6 is an SR that converts the digital signal from DSP3 to the digital signal of the sampling frequency of the device connected in the subsequent stage
C and 7 are digital signal output terminals for outputting the digital signal from SRC6.
以上のように構成されたディジタル信号処理装置につい
て、以下その動作について説明する。The operation of the digital signal processing device configured as described above will be described below.
まず、ディジタル信号処理装置の前段の機器からディジ
タル信号がディジタル信号入力端子1に入力される。入
力されたディジタル信号のサンプリング周波数は、サン
プリング周波数検出器2で検出される。また、ディジタ
ル入力信号は、DSP3にも入力される。DSP3は複数のサン
プリング周波数に対応できるように、それぞれのサンプ
リング周波数用の処理プログラム(そのサンプリング周
波数で処理可能な最大ステップ数以下の任意のステップ
数で、条件分岐などにより1サンプリング周期内の処理
ステップ数が変化してもよい)を持ち、サンプリング周
波数検出器2で検出されたサンプリング周波数に応じた
プログラムを選択し、そのプログラムにしたがい信号処
理を行う。DSP3で処理されたディジタル信号は、DAC4で
アナログ信号に変換されアナログ信号出力端子5から出
力される。また、他のディジタル機器に入力する場合に
は、DSP3で処理されたディジタル信号をSRC6により、接
続する機器のサンプリング周波数のディジタル信号に変
換してディジタル信号出力端子7から出力する。First, a digital signal is input to the digital signal input terminal 1 from a device preceding the digital signal processing device. The sampling frequency of the input digital signal is detected by the sampling frequency detector 2. The digital input signal is also input to DSP3. DSP3 is a processing program for each sampling frequency so that it can handle multiple sampling frequencies (any number of steps less than the maximum number of steps that can be processed at that sampling frequency, processing steps within one sampling cycle due to conditional branching, etc.) The number may be changed), a program corresponding to the sampling frequency detected by the sampling frequency detector 2 is selected, and signal processing is performed according to the program. The digital signal processed by the DSP 3 is converted into an analog signal by the DAC 4 and output from the analog signal output terminal 5. When input to another digital device, the digital signal processed by the DSP3 is converted by the SRC6 into a digital signal having the sampling frequency of the connected device and output from the digital signal output terminal 7.
以上のように、本実施例によれば、DSP3を複数のサンプ
リング周波数のディジタル信号に対応させることによ
り、DSP3の前段のSRCを省略でき、SRCによる歪をなくす
ことができる。同時にSRCを省略することで部品数をへ
らすこともできる。As described above, according to the present embodiment, by making the DSP 3 compatible with digital signals having a plurality of sampling frequencies, the SRC in the preceding stage of the DSP 3 can be omitted and the distortion due to the SRC can be eliminated. At the same time, the number of parts can be reduced by omitting the SRC.
発明の効果 本発明は、ディジタル信号処理を行うDSPを複数のサン
プリング周波数に対応させることにより、DSP前段のSRC
を省略することができるため、SRCによる歪をなくすこ
とができ、同時に部品数も減らすことができる優れたデ
ィジタル信号処理装置を実現できるものである。EFFECTS OF THE INVENTION The present invention makes a DSP that performs digital signal processing compatible with a plurality of sampling frequencies, thereby providing an SRC in the preceding stage of the DSP.
Therefore, it is possible to eliminate the distortion due to SRC, and at the same time, it is possible to realize an excellent digital signal processing device that can reduce the number of parts.
第1図は本発明の一実施例におけるディジタル信号処理
装置のブロック図、第2図は従来のディジタル信号処理
装置のブロック図である。 1……ディジタル信号入力端子、2……サンプリング周
波数検出器、3……ディジタル信号処理装置、4……デ
ィジタルアナログコンバータ、5……アナログ信号出力
端子、6……サンプリングレートコンバータ、7……デ
ィジタル信号出力端子。FIG. 1 is a block diagram of a digital signal processing device according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional digital signal processing device. 1 ... Digital signal input terminal, 2 ... Sampling frequency detector, 3 ... Digital signal processing device, 4 ... Digital-analog converter, 5 ... Analog signal output terminal, 6 ... Sampling rate converter, 7 ... Digital Signal output terminal.
Claims (4)
出するサンプリング周波数検出器と、前記検出された複
数のサンプリング周波数毎に対応するプログラムを持
ち、それら複数のプログラムの中から、前記サンプリン
グ周波数検出器で検出されたサンプリング周波数に対応
するプログラムを選択し、その選択したプログラムを用
いて前記ディジタル信号を処理するディジタルシグナル
プロセッサと、前記ディジタルシグナルプロセッサが出
力したディジタル信号をアナログ信号に変換するディジ
タルアナログコンバータと、前記ディジタルシグナルプ
ロセッサが出力したディジタル信号のサンプリング周波
数を変換するサンプリングレートコンバータとを備えて
なるディジタル信号処理装置。1. A sampling frequency detector for detecting a sampling frequency of a digital signal, and a program corresponding to each of the plurality of detected sampling frequencies, and the sampling frequency detector detects from the plurality of programs. A digital signal processor that selects a program corresponding to the selected sampling frequency and processes the digital signal using the selected program; and a digital-analog converter that converts the digital signal output by the digital signal processor into an analog signal, A digital signal processing device comprising: a sampling rate converter for converting a sampling frequency of a digital signal output from the digital signal processor.
出するサンプリング周波数検出器と、前記検出される複
数のサンプリング周波数毎に対応するプログラムを持
ち、それら複数のプログラムの中から、前記サンプリン
グ周波数検出器で検出されたサンプリング周波数に対応
するプログラムを選択し、その選択したプログラムを用
いて前記ディジタル信号を処理するディジタルシグナル
プロセッサとを備えてなるディジタル信号処理装置。2. A sampling frequency detector for detecting a sampling frequency of a digital signal and a program corresponding to each of the plurality of detected sampling frequencies, and the sampling frequency detector detects from among the plurality of programs. A digital signal processor for selecting a program corresponding to the selected sampling frequency and processing the digital signal using the selected program.
出するサンプリング周波数検出器と、前記検出される複
数のサンプリング周波数毎に対応するプログラムを持
ち、それら複数のプログラムの中から、前記サンプリン
グ周波数検出器で検出されたサンプリング周波数に対応
するプログラムを選択し、その選択したプログラムを用
いて前記ディジタル信号を処理するディジタルシグナル
プロセッサと、前記ディジタルシグナルプロセッサが出
力したディジタル信号をアナログ信号に変換するディジ
タルアナログコンバータとを備えてなるディジタル信号
処理装置。3. A sampling frequency detector for detecting a sampling frequency of a digital signal and a program corresponding to each of the plurality of detected sampling frequencies, and the sampling frequency detector detects from the plurality of programs. A digital signal processor that selects a program corresponding to the selected sampling frequency, processes the digital signal using the selected program, and a digital-analog converter that converts the digital signal output by the digital signal processor into an analog signal. A digital signal processing device provided.
出するサンプリング周波数検出器と、前記検出される複
数のサンプリング周波数毎に対応するプログラムを持
ち、それら複数のプログラムの中から、前記サンプリン
グ周波数検出器で検出されたサンプリング周波数に対応
するプログラムを選択し、その選択したプログラムを用
いて前記ディジタル信号を処理するディジタルシグナル
プロセッサと、前記ディジタルシグナルプロセッサが出
力したディジタル信号のサンプリング周波数を変換する
サンプリングレートコンバータとを備えてなるディジタ
ル信号処理装置。4. A sampling frequency detector for detecting a sampling frequency of a digital signal, and a program corresponding to each of the plurality of detected sampling frequencies, and the sampling frequency detector detects from the plurality of programs. A digital signal processor that selects a program corresponding to the selected sampling frequency, processes the digital signal using the selected program, and a sampling rate converter that converts the sampling frequency of the digital signal output by the digital signal processor. A digital signal processing device provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266965A JPH07101834B2 (en) | 1986-11-10 | 1986-11-10 | Digital signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266965A JPH07101834B2 (en) | 1986-11-10 | 1986-11-10 | Digital signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63120515A JPS63120515A (en) | 1988-05-24 |
| JPH07101834B2 true JPH07101834B2 (en) | 1995-11-01 |
Family
ID=17438165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266965A Expired - Fee Related JPH07101834B2 (en) | 1986-11-10 | 1986-11-10 | Digital signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101834B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787334B2 (en) * | 1987-01-08 | 1995-09-20 | 松下電器産業株式会社 | Digital signal processor |
| JP2527017B2 (en) * | 1988-11-22 | 1996-08-21 | ヤマハ株式会社 | Digital filter |
| JPH02141116A (en) * | 1988-11-22 | 1990-05-30 | Yamaha Corp | Digital signal processing circuit and digital filter with same circuit mounted thereon |
| JPH0281600U (en) * | 1988-12-13 | 1990-06-22 | ||
| JPH07109973B2 (en) * | 1989-08-11 | 1995-11-22 | ヤマハ株式会社 | Digital signal processing circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208308A (en) * | 1985-03-12 | 1986-09-16 | Fujitsu Ltd | Filter date sampling system of digital filter |
| JPS61208309A (en) * | 1985-03-12 | 1986-09-16 | Fujitsu Ltd | System for producing sampling clock for digitalanalog converter of digital filter |
| JPS6323824U (en) * | 1986-07-30 | 1988-02-17 |
-
1986
- 1986-11-10 JP JP61266965A patent/JPH07101834B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63120515A (en) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4993073A (en) | Digital signal mixing apparatus | |
| EP0159546B1 (en) | Digital graphic equalizer | |
| US5684480A (en) | Wide dynamic range analog to digital conversion | |
| EP0118144A1 (en) | Digital dynamic range converter | |
| EP0218870B1 (en) | Automatic gain control in a digital signal processor | |
| US7003126B2 (en) | Dynamic range analog to digital converter suitable for hearing aid applications | |
| KR910006755B1 (en) | Digital Volume Deterioration Prevention Circuit | |
| JPH07101834B2 (en) | Digital signal processor | |
| JPH0787334B2 (en) | Digital signal processor | |
| US7340070B2 (en) | Voice-data processing circuit and voice-data processing method | |
| JPS6158049B2 (en) | ||
| US5227794A (en) | Frequency multiplexed analog-digital conversion | |
| JPH09271100A (en) | Acoustic signal processing unit | |
| JPS6157127A (en) | Signal converter | |
| JPS62166698A (en) | Automatic sound field correcting device | |
| JPH0753357Y2 (en) | Digital audio source playback device | |
| JPH11282466A (en) | Signal processor and signal processing method | |
| JPH0481279B2 (en) | ||
| JPH03139099A (en) | Audio signal data processor | |
| KR920005668Y1 (en) | Phase difference removing circuit of audio output signal | |
| JPH06152291A (en) | Dynamic range compressor for input signal | |
| JPH0654395A (en) | Digital audio signal converter | |
| JPH0744758B2 (en) | Audio signal attenuator | |
| JPH04359300A (en) | Spectrum analyzer displaying device | |
| JPH0394521A (en) | Multiplex a/d conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |