JPH07101919B2 - ディザ画像の符号化装置 - Google Patents
ディザ画像の符号化装置Info
- Publication number
- JPH07101919B2 JPH07101919B2 JP61312350A JP31235086A JPH07101919B2 JP H07101919 B2 JPH07101919 B2 JP H07101919B2 JP 61312350 A JP61312350 A JP 61312350A JP 31235086 A JP31235086 A JP 31235086A JP H07101919 B2 JPH07101919 B2 JP H07101919B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- image
- signal
- line
- dither
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディザ法によって２値化された擬似中間調画
像（以下、ディザ画像という。）に対して符号化を行う
ディザ画像の符号化装置に関する。
像（以下、ディザ画像という。）に対して符号化を行う
ディザ画像の符号化装置に関する。
従来の技術 従来のディザ画像符号化装置は、例えば第７図に示すデ
ィザ画像符号化装置を適用して、第８図に示すように、
符号化ビット数が対応画素数より少なくなる領域（長い
ランの領域）ではランレングス符号化を行い、そうでな
い領域（短いランの領域）ではランレングス符号化を行
うことなく識別符号を挟んで直接画素列を非圧縮画像デ
ータとして伝送するといった手段によって実施されてい
た。
ィザ画像符号化装置を適用して、第８図に示すように、
符号化ビット数が対応画素数より少なくなる領域（長い
ランの領域）ではランレングス符号化を行い、そうでな
い領域（短いランの領域）ではランレングス符号化を行
うことなく識別符号を挟んで直接画素列を非圧縮画像デ
ータとして伝送するといった手段によって実施されてい
た。
第７図を参照しながら、これを具体的に説明すると、先
ず入力ディザ画像信号１は遅延用シフトレジスタ２と、
符号化の対象となるライン内の変化点を検出する変化点
検出部３にそれぞれ入力される。
ず入力ディザ画像信号１は遅延用シフトレジスタ２と、
符号化の対象となるライン内の変化点を検出する変化点
検出部３にそれぞれ入力される。
前記検出部３において、変化点が検出されるとランレン
グスをカウントするカウンタ４が停止しランレングス符
号生成部５でカウンタ４から入力されたカウント値に対
応するランレングス符号を生成する。生成されたその符
号は、ランレングス符号生成部５内に一時記憶される。
グスをカウントするカウンタ４が停止しランレングス符
号生成部５でカウンタ４から入力されたカウント値に対
応するランレングス符号を生成する。生成されたその符
号は、ランレングス符号生成部５内に一時記憶される。
ランレングス積算部６は、所定長の符号化が終了する
と、その終了したことをランレングス符号生成部５と識
別符号付可部７に通知する。その通知を受理したランレ
ングス符号生成部５は記憶している符号数を比較器８に
出力する。
と、その終了したことをランレングス符号生成部５と識
別符号付可部７に通知する。その通知を受理したランレ
ングス符号生成部５は記憶している符号数を比較器８に
出力する。
比較器８は、前記符号数（符号化ビット数）と対応画素
数とを比較しセレクタ９に選択信号を出力する。その信
号を受けたセレクタ９は、前記符号数の方が少ない場合
はランレングス符号生成部５からのランレングス符号を
選択し、対応画素数の方が少ない場合には前記識別符号
付加部７からの識別符号を選択し、これを符号化データ
（出力符号化信号）10として出力する。
数とを比較しセレクタ９に選択信号を出力する。その信
号を受けたセレクタ９は、前記符号数の方が少ない場合
はランレングス符号生成部５からのランレングス符号を
選択し、対応画素数の方が少ない場合には前記識別符号
付加部７からの識別符号を選択し、これを符号化データ
（出力符号化信号）10として出力する。
このようにして、ディザ画像の符号化が行われていた。
発明が解決しようとする問題点 しかし、かかる手段によれば、対象画像がランダムで細
かい画素配列（パターン）の多いディザ画像である場合
には、全符号数が全画素数を上回るという事態を避ける
ことができて有効であるが、例えば、パターンが周期的
に出現したり、あるいはパターンの出現頻度が片寄って
いたりするディザ画像の場合には、その特性を充分活か
しきっていないため、高い符号化効率を得ることができ
ないという問題があった。
かい画素配列（パターン）の多いディザ画像である場合
には、全符号数が全画素数を上回るという事態を避ける
ことができて有効であるが、例えば、パターンが周期的
に出現したり、あるいはパターンの出現頻度が片寄って
いたりするディザ画像の場合には、その特性を充分活か
しきっていないため、高い符号化効率を得ることができ
ないという問題があった。
そこで本発明の目的とするところは、そのような場合で
も高い符号化効率を得ることのできる、ディザ画像の符
号化装置を提供することにある。
も高い符号化効率を得ることのできる、ディザ画像の符
号化装置を提供することにある。
問題点を解決するための手段 本発明は上述の課題を解決するため、ディザ法により２
値化された疑似中間調画像を入力する入力手段と、この
入力手段により入力された疑似中間調画像のＭ×Ｎ画素
のブロック毎に検出し、2(M × N)種類の画像パターンの
いずれかを認識する認識手段と、2(M × N)種類の画像パ
ターン毎にそのパターン配列をパターン平面として2(M
× N)種類作成記憶する作成記憶手段と、この作成記憶手
段で作成したパターン平面をその画像パターンの頻度に
応じて主走査方向に連結する連結手段と、この連結手段
で連結したパターン平面のライン数に対してＮで除算
し、その余りに応じて同じ余りのラインが区分できるよ
うに入れ替える入替手段と、この入替手段で入れ替えら
れた画像に対して２次元符号化を行なう符号化手段とい
う構成を備えたものである。
値化された疑似中間調画像を入力する入力手段と、この
入力手段により入力された疑似中間調画像のＭ×Ｎ画素
のブロック毎に検出し、2(M × N)種類の画像パターンの
いずれかを認識する認識手段と、2(M × N)種類の画像パ
ターン毎にそのパターン配列をパターン平面として2(M
× N)種類作成記憶する作成記憶手段と、この作成記憶手
段で作成したパターン平面をその画像パターンの頻度に
応じて主走査方向に連結する連結手段と、この連結手段
で連結したパターン平面のライン数に対してＮで除算
し、その余りに応じて同じ余りのラインが区分できるよ
うに入れ替える入替手段と、この入替手段で入れ替えら
れた画像に対して２次元符号化を行なう符号化手段とい
う構成を備えたものである。
作用 本発明は上述の構成により、入力されたディザ法により
２値化された疑似中間調画像をＭ×Ｎのブロック毎に検
出し、2(M × N)種類の画像パターンのいずれかを認識
し、2(M × N)種類の画像パターン毎にそのパターン配列
をパターン平面として2(M × N)種類作成記憶し、パター
ン平面をその画像パターンの頻度に応じて主走査方向に
連結し、連結したパターン平面のライン数に対してＮで
除算し、その余りに応じて同じ余りのラインが区分でき
るように入れ替え、入れ替えられた画像に対して２次元
符号化を行なうものである。
２値化された疑似中間調画像をＭ×Ｎのブロック毎に検
出し、2(M × N)種類の画像パターンのいずれかを認識
し、2(M × N)種類の画像パターン毎にそのパターン配列
をパターン平面として2(M × N)種類作成記憶し、パター
ン平面をその画像パターンの頻度に応じて主走査方向に
連結し、連結したパターン平面のライン数に対してＮで
除算し、その余りに応じて同じ余りのラインが区分でき
るように入れ替え、入れ替えられた画像に対して２次元
符号化を行なうものである。
実施例 第１図は本発明を実施するに好適なディザ符号化装置の
一実施例を示す概略構成ブロック図であり、第２図は第
１図の符号化装置で符号化されたディザ画像の復号化装
置の一実施例を示す概略構成ブロック図である。尚、こ
の実施例では、MXNの領域（ブロック）に分割されたデ
ィザ画像として、第３図に示すように主走査方向に直列
に配置された１×４画素（４ビット）を単位ブロックと
するディザ画像を用いている。
一実施例を示す概略構成ブロック図であり、第２図は第
１図の符号化装置で符号化されたディザ画像の復号化装
置の一実施例を示す概略構成ブロック図である。尚、こ
の実施例では、MXNの領域（ブロック）に分割されたデ
ィザ画像として、第３図に示すように主走査方向に直列
に配置された１×４画素（４ビット）を単位ブロックと
するディザ画像を用いている。
第４図は本発明方法の実施手順の概要を示す概念図であ
る。先ずＮ×Ｎのディザ・マトリックス11でディザ化さ
れたディザ画像12を例えばパターン平面０からパターン
面Ｆまでの16枚の、パターン平面13に分離する。
る。先ずＮ×Ｎのディザ・マトリックス11でディザ化さ
れたディザ画像12を例えばパターン平面０からパターン
面Ｆまでの16枚の、パターン平面13に分離する。
次に、その16枚のパターン平面Ｏ〜Ｆを、それぞれの平
面（Ｏ〜Ｆ）についての各パターンの出現頻度数（下記
の「表」参照）の高い順に、主走査方向に並べ替えて、
パターン平面の連結画像（連結パターン平面）14を生成
する。第５図はその連結パターン平面14の全体像を示し
たものである。
面（Ｏ〜Ｆ）についての各パターンの出現頻度数（下記
の「表」参照）の高い順に、主走査方向に並べ替えて、
パターン平面の連結画像（連結パターン平面）14を生成
する。第５図はその連結パターン平面14の全体像を示し
たものである。
この表は、ある画像（ここでは第３図に示す１×４画素
を単位ブロックとするディザ画像）で求めた16枚のパタ
ーン平面Ｏ〜Ｆについての各パターン（４ビット並列パ
ターン）Ｏ〜Ｆ（第６図参照、尚、同図における各４ビ
ット並列パターン16中の斜線部分は黒画素を表してい
る）の出現頻度数（％）を示したもので、このデータを
基にして、前記連結パターン平面14が生成される。
を単位ブロックとするディザ画像）で求めた16枚のパタ
ーン平面Ｏ〜Ｆについての各パターン（４ビット並列パ
ターン）Ｏ〜Ｆ（第６図参照、尚、同図における各４ビ
ット並列パターン16中の斜線部分は黒画素を表してい
る）の出現頻度数（％）を示したもので、このデータを
基にして、前記連結パターン平面14が生成される。
次に、その連結パターン平面14に対してその平面内の副
走査方向の２次元的相関が強くなるように周期的にライ
ンの入替え処理を行う。
走査方向の２次元的相関が強くなるように周期的にライ
ンの入替え処理を行う。
ディザ・マトリックスのサイズを前記したようにＮ×Ｎ
とすると、副走査方向でＮラインごとに原画像を２値化
するための閾値が同じになるため、２値化された画像
（ディザ画像）は、Ｎラインごとに強い２次元的相関を
持つことになる。
とすると、副走査方向でＮラインごとに原画像を２値化
するための閾値が同じになるため、２値化された画像
（ディザ画像）は、Ｎラインごとに強い２次元的相関を
持つことになる。
ラインにＯから番号付けを行い、それをＮで割った余り
がＯとなるラインを順に並べたものを｛Ｏ｝ラインと表
す。｛Ｏ｝ラインから｛Ｎ−１｝ラインを順に並べたも
のが符号化の対象となるビット平面（ラインの入替え後
の連結パターン平面）15で、このビット平面15が２次元
符号化（冗長度抑圧符号化）される。
がＯとなるラインを順に並べたものを｛Ｏ｝ラインと表
す。｛Ｏ｝ラインから｛Ｎ−１｝ラインを順に並べたも
のが符号化の対象となるビット平面（ラインの入替え後
の連結パターン平面）15で、このビット平面15が２次元
符号化（冗長度抑圧符号化）される。
そこで、第１図について説明するに、17は４ビット直列
の入力ディザ画像信号、18はその４ビット直列の入力デ
ィザ画像信号、18はその４ビット直列の入力ディザ画像
信号17を４ビット並列のディザ画像信号に変換するため
のシリアル／パラレル変換部、19は４ビット並列に変換
された１ブロック分の並列データ信号、20は１ブロック
のパターンが、パターンＯからパターンＦのいずれであ
るかを検出するためのパターン検出部、21はパターン検
出部20の16ビット並列の出力信号、22は16枚のパターン
平面用のメモリ部（パターンメモリ部）で、16個のパタ
ーンメモリＯ〜Ｆを有している。23はメモリ部22の出力
信号、24はメモリ部22の出力を選択するセレクタ、25は
セレクタ出力信号でありパターンメモリＯ〜Ｆのうち一
つが出力される。26は２次元符号化器の一つであるモデ
ィファイド・リード符号化器、27は符号化された出力デ
ータ（符号化データ信号）、28はパターンメモリＯ〜Ｆ
を制御するメモリ制御部、29は副走査方向のアドレスカ
ウンタ、30はアドレスカウンタ29の制御信号、31はアド
レスカウンタ29の出力で副走査方向のラインを識別す
る。32はパターンメモリＯ〜Ｆへの制御信号、33は主走
査方向のアドレスカウンタ、34はアドレスカウンタ33の
制御信号、35はアドレスカウンタ33の出力信号で主走査
方向の画素位置を識別する。36はパターンメモリＯ〜Ｆ
の出力信号23を選択するための制御信号、37は符号化の
開始、終了を指示する制御信号、38はメモリ制御部28の
制御タイミング信号である。
の入力ディザ画像信号、18はその４ビット直列の入力デ
ィザ画像信号、18はその４ビット直列の入力ディザ画像
信号17を４ビット並列のディザ画像信号に変換するため
のシリアル／パラレル変換部、19は４ビット並列に変換
された１ブロック分の並列データ信号、20は１ブロック
のパターンが、パターンＯからパターンＦのいずれであ
るかを検出するためのパターン検出部、21はパターン検
出部20の16ビット並列の出力信号、22は16枚のパターン
平面用のメモリ部（パターンメモリ部）で、16個のパタ
ーンメモリＯ〜Ｆを有している。23はメモリ部22の出力
信号、24はメモリ部22の出力を選択するセレクタ、25は
セレクタ出力信号でありパターンメモリＯ〜Ｆのうち一
つが出力される。26は２次元符号化器の一つであるモデ
ィファイド・リード符号化器、27は符号化された出力デ
ータ（符号化データ信号）、28はパターンメモリＯ〜Ｆ
を制御するメモリ制御部、29は副走査方向のアドレスカ
ウンタ、30はアドレスカウンタ29の制御信号、31はアド
レスカウンタ29の出力で副走査方向のラインを識別す
る。32はパターンメモリＯ〜Ｆへの制御信号、33は主走
査方向のアドレスカウンタ、34はアドレスカウンタ33の
制御信号、35はアドレスカウンタ33の出力信号で主走査
方向の画素位置を識別する。36はパターンメモリＯ〜Ｆ
の出力信号23を選択するための制御信号、37は符号化の
開始、終了を指示する制御信号、38はメモリ制御部28の
制御タイミング信号である。
また、第２図において、39は入力符号化データ信号、40
はモディファイド・リード復号化器、41は復号データ、
42は16枚のパターン平面用のメモリ部（パターンメモリ
部）で、16個のパターンメモリＯ〜Ｆを有している。43
はパターンメモリ部42の出力信号、44はパターンメモリ
部42の出力信号43からディザ画像のブロックを再生する
パターン再生部、45はパターン再生部44の４ビット並列
信号、46は４ビット並列信号45を直列信号に変換するパ
ラレル／シリアル変換部、47は復元されたシリアル信号
（復号ディザ画像信号）である。48は符号化の開始を指
示する制御信号、49はパターンメモリＯ〜Ｆのリード，
ライトの制御を行うメモリ制御部、50は主走査方向のア
ドレスカウンタ、51はアドレスカウンタ50の制御信号、
52は主走査アドレスカウンタ出力で、主走査方向の画素
位置を識別する。53は副走査方向のアドレスカウンタ、
54はアドレスカウンタ53の制御信号、55は副走査アドレ
スカウンタ出力で、副走査方向のラインを識別する。56
はパターンメモリＯ〜Ｆへの制御信号である。
はモディファイド・リード復号化器、41は復号データ、
42は16枚のパターン平面用のメモリ部（パターンメモリ
部）で、16個のパターンメモリＯ〜Ｆを有している。43
はパターンメモリ部42の出力信号、44はパターンメモリ
部42の出力信号43からディザ画像のブロックを再生する
パターン再生部、45はパターン再生部44の４ビット並列
信号、46は４ビット並列信号45を直列信号に変換するパ
ラレル／シリアル変換部、47は復元されたシリアル信号
（復号ディザ画像信号）である。48は符号化の開始を指
示する制御信号、49はパターンメモリＯ〜Ｆのリード，
ライトの制御を行うメモリ制御部、50は主走査方向のア
ドレスカウンタ、51はアドレスカウンタ50の制御信号、
52は主走査アドレスカウンタ出力で、主走査方向の画素
位置を識別する。53は副走査方向のアドレスカウンタ、
54はアドレスカウンタ53の制御信号、55は副走査アドレ
スカウンタ出力で、副走査方向のラインを識別する。56
はパターンメモリＯ〜Ｆへの制御信号である。
次に第１図及び第２図を参照しながら、本発明方法につ
いての動作を説明する。
いての動作を説明する。
先ず、符号化側（第１図参照）では入力ディザ画像信号
17は、シリアル／パラレル変換部18で４ビット並列の単
位ブロックに変換され、パターン検出部20に入力され
る。パターン検出部20では４ビットの単位ブロックが第
６図で示すパターンのいずれかであるかを検出し、同時
にメモリ制御部28に対して制御タイミング信号38を出力
する。
17は、シリアル／パラレル変換部18で４ビット並列の単
位ブロックに変換され、パターン検出部20に入力され
る。パターン検出部20では４ビットの単位ブロックが第
６図で示すパターンのいずれかであるかを検出し、同時
にメモリ制御部28に対して制御タイミング信号38を出力
する。
パターン検出部20の出力信号21は16ビットの並列信号で
ある。例えば、パターン検出の結果が、パターンＯであ
れば出力信号21として、（1,0,0,0,0,0,0,0,0,0,0,0,0,
0,0,0）が並列に出力される。ここで“1"はパターン０
が検出されたことを示す。
ある。例えば、パターン検出の結果が、パターンＯであ
れば出力信号21として、（1,0,0,0,0,0,0,0,0,0,0,0,0,
0,0,0）が並列に出力される。ここで“1"はパターン０
が検出されたことを示す。
パターン検出部20からメモリ制御部28への制御タイミン
グ信号38によって、主走査アドレスカウンタ33,副走査
アドレスカウンタ29が制御信号34,30によって起動さ
れ、パターン検出部出力信号21をどのアドレス（主走査
・副走査）に書き込むかが、主走査アドレスカウンタ出
力35,副走査アドレスカウンタ出力31によって制御・決
定され、メモリ制御信号32によって、その決定されたア
ドレスに、パターン検出部20の出力信号21が書き込まれ
る。
グ信号38によって、主走査アドレスカウンタ33,副走査
アドレスカウンタ29が制御信号34,30によって起動さ
れ、パターン検出部出力信号21をどのアドレス（主走査
・副走査）に書き込むかが、主走査アドレスカウンタ出
力35,副走査アドレスカウンタ出力31によって制御・決
定され、メモリ制御信号32によって、その決定されたア
ドレスに、パターン検出部20の出力信号21が書き込まれ
る。
以上の動作が入力ディザ画像信号17の第１ラインの最終
単位ブロックまで繰返される。これによりパターンメモ
リＯ〜パターンメモリＦには各々のパターン平面の第１
ラインが書き込まれる。
単位ブロックまで繰返される。これによりパターンメモ
リＯ〜パターンメモリＦには各々のパターン平面の第１
ラインが書き込まれる。
入力ディザ画像信号17の最終ラインまで前記動作が繰返
されることにより、２値画像のパターン平面2(MXN)枚
（この実施例では16枚）生成される。
されることにより、２値画像のパターン平面2(MXN)枚
（この実施例では16枚）生成される。
以上の処理によってパターンの連続がパターン平面内で
は画素の連続に変わり、あるパターンが連続して現われ
ると対応するパターン平面上では黒画素（信号“1"）が
連続することになる。このようにして１ページ分の処理
が終了し、16枚のパターン平面が生成されると、メモリ
制御部28はセレクタ24に対して制御信号36を出力する。
は画素の連続に変わり、あるパターンが連続して現われ
ると対応するパターン平面上では黒画素（信号“1"）が
連続することになる。このようにして１ページ分の処理
が終了し、16枚のパターン平面が生成されると、メモリ
制御部28はセレクタ24に対して制御信号36を出力する。
セレクタ24は、その制御信号36によってパターンメモリ
部22の２次元符号化すべきパターンメモリの一つを選択
する。つまり、前掲の表よりパターン０〜Ｆをその出現
頻度数の高い順に配列すると、次のようになる。
部22の２次元符号化すべきパターンメモリの一つを選択
する。つまり、前掲の表よりパターン０〜Ｆをその出現
頻度数の高い順に配列すると、次のようになる。
A,F,5,0,1,7,D,4,8,B,E,2,C,3,9,6 ……（１） メモリ制御部28は、上記（１）の順にセレクタ24を介し
てパターンメモリ部22より２次元符号化すべきパターン
メモリを一つずつ選択していく。
てパターンメモリ部22より２次元符号化すべきパターン
メモリを一つずつ選択していく。
選択された符号化すべきパターンメモリの信号は、セレ
クタ24よりセレクタ出力信号25としてモディファイド・
リード符号化器26へ出力される。
クタ24よりセレクタ出力信号25としてモディファイド・
リード符号化器26へ出力される。
モディファイド・リード符号化器26は、そのセレクタ出
力信号25を２次元符号化して、これを符号化データ信号
27として出力する。尚、符号化器26の起動・停止は制御
信号37によって制御される。
力信号25を２次元符号化して、これを符号化データ信号
27として出力する。尚、符号化器26の起動・停止は制御
信号37によって制御される。
ここで、前記符号化器26の処理動作をより具体的に説明
する。
する。
先ず、ラインの最初を示す同期信号が入力されると、次
いで前記（１）で示した順に各パターン平面の第０ライ
ンが符号化される。つまり前記（１）より出現頻度数の
最も高いパターンは“A"であるから、メモリ制御部28は
セレクタ24を介してパターンメモリＡを選択し、その第
０ラインが符号化器26に送られる。パターンメモリＡの
第０ラインのデータを符号化器26に送り終ると、メモリ
制御部28は、次にパターンメモリＦを選択し、そのデー
タを符号化器26に送る。このようにして前記（１）で示
した順序で各パターン平面の第０ラインを連結してこれ
を符号化する。
いで前記（１）で示した順に各パターン平面の第０ライ
ンが符号化される。つまり前記（１）より出現頻度数の
最も高いパターンは“A"であるから、メモリ制御部28は
セレクタ24を介してパターンメモリＡを選択し、その第
０ラインが符号化器26に送られる。パターンメモリＡの
第０ラインのデータを符号化器26に送り終ると、メモリ
制御部28は、次にパターンメモリＦを選択し、そのデー
タを符号化器26に送る。このようにして前記（１）で示
した順序で各パターン平面の第０ラインを連結してこれ
を符号化する。
第０ラインの符号化の後は各パターン平面の第４ライン
が第０ラインを参照して前記（１）の順に連結されこれ
が符号化される。同様にして次に第８ラインが第４ライ
ンを参照して符号化される。
が第０ラインを参照して前記（１）の順に連結されこれ
が符号化される。同様にして次に第８ラインが第４ライ
ンを参照して符号化される。
パターン平面内のラインに第０ラインから順に第ｍライ
ンまで（ｍは最終ライン）ライン番号付け（符号化）し
たとすると、この処理は次のように表現できる。
ンまで（ｍは最終ライン）ライン番号付け（符号化）し
たとすると、この処理は次のように表現できる。
即ち、ライン番号をＮで割った余りが０となるラインを
１グループにしてこれを｛０｝ラインと定義して表わ
す。同様にして｛１｝ラインから｛Ｎ−１｝ラインまで
この定義処理を施す。例えばＮを４とすると、｛０｝ラ
イン内は、各パターン平面の第０ライン，第４ライン，
第８ライン等、ライン番号が４×ｎ（ｎは0,1,2…）で
表わされるラインが順に並ぶことになる。同様に｛１｝
ライン内は、ライン番号が４×ｎ＋１（ｎ＝0,1,2…）
で表わされるラインが順に並ぶことになり、以下、
｛２｝，｛３｝，…｛Ｎ−１｝ラインについても同様で
ある。
１グループにしてこれを｛０｝ラインと定義して表わ
す。同様にして｛１｝ラインから｛Ｎ−１｝ラインまで
この定義処理を施す。例えばＮを４とすると、｛０｝ラ
イン内は、各パターン平面の第０ライン，第４ライン，
第８ライン等、ライン番号が４×ｎ（ｎは0,1,2…）で
表わされるラインが順に並ぶことになる。同様に｛１｝
ライン内は、ライン番号が４×ｎ＋１（ｎ＝0,1,2…）
で表わされるラインが順に並ぶことになり、以下、
｛２｝，｛３｝，…｛Ｎ−１｝ラインについても同様で
ある。
以上のライン入替えの処理は、メモリ制御部28で副走査
アドレスカウンタ29を制御することによって実現する。
アドレスカウンタ29を制御することによって実現する。
また、符号化器26における符号化は、先ず前記｛０｝ラ
インとして分類されたラインを前記（１）で示したパタ
ーン平面の順に全て符号化し、これが終了すると次に
｛１｝ラインについて同様の符号化を行い、｛３｝ライ
ンまで順次符号化する。これにより１ページの符号化が
終了する。
インとして分類されたラインを前記（１）で示したパタ
ーン平面の順に全て符号化し、これが終了すると次に
｛１｝ラインについて同様の符号化を行い、｛３｝ライ
ンまで順次符号化する。これにより１ページの符号化が
終了する。
次に復号化側（第２図参照）では、入力符号化データ信
号39は、モディファイド・リード復号化器40で復号化さ
れる。メモリ制御のタイミングは制御信号48によってメ
モリ制御部49に伝えられる。
号39は、モディファイド・リード復号化器40で復号化さ
れる。メモリ制御のタイミングは制御信号48によってメ
モリ制御部49に伝えられる。
入力符号化データ信号39は前記（１）で示したパターン
平面の順にラインが連結されて送られてくるので、復号
データ41はこの順序に従ってパターンメモリ部42の各パ
ターンメモリに書き込まれる。この制御はメモリ制御部
49からの制御信号56によって行われる。
平面の順にラインが連結されて送られてくるので、復号
データ41はこの順序に従ってパターンメモリ部42の各パ
ターンメモリに書き込まれる。この制御はメモリ制御部
49からの制御信号56によって行われる。
連結パターン平面内のデータは、｛０｝ライン，｛１｝
ライン，｛２｝ライン，｛３｝ラインの順に送られてく
るので、復号データ41をどのアドレス（主走査，副走
査）に書くかは、主走査アドレスカウンタ50,副走査ア
ドレスカウンタ53の出力信号52,55によって制御、決定
される。
ライン，｛２｝ライン，｛３｝ラインの順に送られてく
るので、復号データ41をどのアドレス（主走査，副走
査）に書くかは、主走査アドレスカウンタ50,副走査ア
ドレスカウンタ53の出力信号52,55によって制御、決定
される。
｛０｝ラインから｛３｝ラインまでのラインを全て復号
化するとパターンメモリ部42内に全てのパター平面が復
元される。
化するとパターンメモリ部42内に全てのパター平面が復
元される。
この処理が終了するとパターン再生部44は第６図に示す
４ビット並列のパターン０〜Ｆを発生する。例えばパタ
ーン再生部44の入力信号43が（1,0,0,0,0,0,0,0,0,0,0,
0,0,0,0,0）であるとすると、パターン再生部44の出力
信号45は、４ビット並列の（0,0,0,0）信号となる。こ
れをパラレル／シリアル変換部46で直列データに変換す
ると、第１図の入力ディザ画像信号17と同一の信号が復
号ディザ画像信号47として得られる。
４ビット並列のパターン０〜Ｆを発生する。例えばパタ
ーン再生部44の入力信号43が（1,0,0,0,0,0,0,0,0,0,0,
0,0,0,0,0）であるとすると、パターン再生部44の出力
信号45は、４ビット並列の（0,0,0,0）信号となる。こ
れをパラレル／シリアル変換部46で直列データに変換す
ると、第１図の入力ディザ画像信号17と同一の信号が復
号ディザ画像信号47として得られる。
発明の効果 以上の説明から明らかなように、本発明はディザ法によ
り２値化された疑似中間調画像をＭ×Ｎのブロック毎に
検出し、2(M × N)種類の画像パターンのいずれかを認識
し、2(M × N)種類の画像パターン毎にその画素配列をパ
ターン平面として2(M × N)種類作成し、パターン平面を
その画像パターンの頻度に応じて主走査方向に連結し、
連結したパターン平面のライン数に対してＮで除算し、
その余りに応じて同じ余りのラインが区分できるように
入れ替え、入れ替えられた画像に対して２次元符号化を
行なうようにしたため、あるパターンが連続して現われ
ると、対応するパターン平面上では黒画素が続き、更に
ディザ画像の周期Ｎ毎にラインが入替えられるため副走
査方向に対しても２次元的相関が強くなり２次元符号化
との整合性が高まり、どのようなディザ画像についても
高圧縮率の符号化を効率良く実現することができる。
り２値化された疑似中間調画像をＭ×Ｎのブロック毎に
検出し、2(M × N)種類の画像パターンのいずれかを認識
し、2(M × N)種類の画像パターン毎にその画素配列をパ
ターン平面として2(M × N)種類作成し、パターン平面を
その画像パターンの頻度に応じて主走査方向に連結し、
連結したパターン平面のライン数に対してＮで除算し、
その余りに応じて同じ余りのラインが区分できるように
入れ替え、入れ替えられた画像に対して２次元符号化を
行なうようにしたため、あるパターンが連続して現われ
ると、対応するパターン平面上では黒画素が続き、更に
ディザ画像の周期Ｎ毎にラインが入替えられるため副走
査方向に対しても２次元的相関が強くなり２次元符号化
との整合性が高まり、どのようなディザ画像についても
高圧縮率の符号化を効率良く実現することができる。
第１図は本発明を実施するためのディザ画像符号化装置
の一実施例を示す概略構成ブロック図、第２図は第１図
の装置に対応するディザ画像の復号化装置の一実施例を
示す概略構成ブロック図、第３図は本発明の実施例で用
いるディザ画像の画素ブロック（領域）の大きさの一例
を示す画素配置図、第４図は本発明の実施手順の概要を
示す概念図、第５図は連結パターン平面の全体像を示す
概念図、第６図は本発明の実施例で用いるパターンの説
明用概念図、第７図は従来のディザ画像符号化装置の概
略構成ブロック図、第８図は従来の装置を説明するため
の画素配置図である。 11……NXNサイズのディザ・マトリックス、12……ディ
ザ画像、13……パターン平面、14……連結パターン平
面、15……ラインの入替え後の連結パターン平面（ビッ
ト平面）、16……４ビット並列パターン、17……入力デ
ィザ画像信号、18……シリアル／パラレル変換部、20…
…パターン検出部、22……パターンメモリ部、24……セ
レクタ、26……モディファイド・リード符号化器、28…
…メモリ制御部、29……副走査アドレスカウンタ、33…
…主走査アドレスカウンタ、39……符号化データ信号、
40……モディファイド・リード復号化器、42……パター
ンメモリ部、44……パターン再生部、46……パラレル／
シリアル変換部、47……復号ディザ画像信号、49……メ
モリ制御部、50……主走査アドレスカウンタ、53……副
走査アドレスカウンタ。
の一実施例を示す概略構成ブロック図、第２図は第１図
の装置に対応するディザ画像の復号化装置の一実施例を
示す概略構成ブロック図、第３図は本発明の実施例で用
いるディザ画像の画素ブロック（領域）の大きさの一例
を示す画素配置図、第４図は本発明の実施手順の概要を
示す概念図、第５図は連結パターン平面の全体像を示す
概念図、第６図は本発明の実施例で用いるパターンの説
明用概念図、第７図は従来のディザ画像符号化装置の概
略構成ブロック図、第８図は従来の装置を説明するため
の画素配置図である。 11……NXNサイズのディザ・マトリックス、12……ディ
ザ画像、13……パターン平面、14……連結パターン平
面、15……ラインの入替え後の連結パターン平面（ビッ
ト平面）、16……４ビット並列パターン、17……入力デ
ィザ画像信号、18……シリアル／パラレル変換部、20…
…パターン検出部、22……パターンメモリ部、24……セ
レクタ、26……モディファイド・リード符号化器、28…
…メモリ制御部、29……副走査アドレスカウンタ、33…
…主走査アドレスカウンタ、39……符号化データ信号、
40……モディファイド・リード復号化器、42……パター
ンメモリ部、44……パターン再生部、46……パラレル／
シリアル変換部、47……復号ディザ画像信号、49……メ
モリ制御部、50……主走査アドレスカウンタ、53……副
走査アドレスカウンタ。
Claims (1)
- 【請求項１】ディザ法により２値化された疑似中間調画
像を入力する入力手段と、この入力手段により入力され
た疑似中間調画像をＭ×Ｎ画素のブロック毎に検出し、
2(M × N)種類の画像パターンのいずれかを認識する認識
手段と、2(M × N)種類の画像パターン毎にそのパターン
配列をパターン平面として2(M × N)種類作成記憶する作
成記憶手段と、この作成記憶手段で作成したパターン平
面をその画像パターンの頻度に応じて主走査方向に連結
する連結手段と、この連結手段で連結したパターン平面
のライン数に対してＮで除算し、その余りに応じて同じ
余りのラインが区分できるように入れ替える入替手段
と、この入替手段で入れ替えられた画像に対して２次元
符号化を行なう符号化手段とを具備するディザ画像の符
号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312350A JPH07101919B2 (ja) | 1986-12-26 | 1986-12-26 | ディザ画像の符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312350A JPH07101919B2 (ja) | 1986-12-26 | 1986-12-26 | ディザ画像の符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164760A JPS63164760A (ja) | 1988-07-08 |
| JPH07101919B2 true JPH07101919B2 (ja) | 1995-11-01 |
Family
ID=18028186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61312350A Expired - Fee Related JPH07101919B2 (ja) | 1986-12-26 | 1986-12-26 | ディザ画像の符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101919B2 (ja) |
-
1986
- 1986-12-26 JP JP61312350A patent/JPH07101919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164760A (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4215374A (en) | Encoding device comprising predictors for thinned and unthinned patterns | |
| EP0103773B1 (en) | Method of processing picture signal to increase average run length and apparatus therefor | |
| WO1999044368A1 (fr) | Dispositif de traitement de donnees d'images et procede de traitement | |
| JPH07101919B2 (ja) | ディザ画像の符号化装置 | |
| JPS6282723A (ja) | 画像符号化方法 | |
| JPS5929020B2 (ja) | ２次元ブロック符号化方法 | |
| JPH05151349A (ja) | 画像データ圧縮方法および符号化回路 | |
| JP2634793B2 (ja) | カラー画像信号の符号化装置 | |
| JPH0779426B2 (ja) | ディザ画像符号化装置 | |
| JPS6394781A (ja) | デイザ画像の符号化方法 | |
| JP2615215B2 (ja) | 画像データ圧縮方式 | |
| JPH0723238A (ja) | 画像データ圧縮及び復元装置 | |
| JPH01216674A (ja) | 画像信号の符号化方式とその装置 | |
| JPH0767140B2 (ja) | フアクシミリ装置 | |
| JP2800250B2 (ja) | データ圧縮法 | |
| JPS62203479A (ja) | デイザ画像符号化方法 | |
| JP2755463B2 (ja) | 画像データ圧縮方式 | |
| JPH036066Y2 (ja) | ||
| JPS62199171A (ja) | デイザ画像符号化方法 | |
| JP2800252B2 (ja) | データ圧縮法 | |
| JPS6233793B2 (ja) | ||
| JPS62203481A (ja) | デイザ画像符号化方法 | |
| JPS63232574A (ja) | 画像信号符号化装置 | |
| JPS61251275A (ja) | 画像信号の処理回路 | |
| JPS62203480A (ja) | デイザ画像符号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |