JPH07104772B2 - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JPH07104772B2 JPH07104772B2 JP62196758A JP19675887A JPH07104772B2 JP H07104772 B2 JPH07104772 B2 JP H07104772B2 JP 62196758 A JP62196758 A JP 62196758A JP 19675887 A JP19675887 A JP 19675887A JP H07104772 B2 JPH07104772 B2 JP H07104772B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- register
- increment
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims 4
- 239000004568 cement Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレジスタを持つ集積回路に関し、特にレジスタ
のデータをインクリメントする集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit having a register, and more particularly to an integrated circuit which increments data in the register.
第２図と第３図に従来のレジスタ内のデータをインクリ
メントする集積回路のブロック図を示す。第２図におい
てレジスタ２−１はデータをラッチする回路２−２とデ
ータをインクリメントする回路２−３とそれぞれの回路
２−2,2−３にデータのやりとりをさせる制御信号２−
４からなっていた。また第３図においてレジスタ３−１
のデータはALU（演算論理ユニット）３−２で制御信号
３−３によってインクリメントされていた。2 and 3 show block diagrams of conventional integrated circuits for incrementing data in registers. In FIG. 2, a register 2-1 includes a circuit 2-2 for latching data, a circuit 2-3 for incrementing data, and a control signal 2-for allowing the respective circuits 2-2 and 2-3 to exchange data.
It consisted of four. Further, in FIG. 3, register 3-1
Data was incremented by the control signal 3-3 in the ALU (arithmetic logic unit) 3-2.
〔発明が解決しようとする問題点〕 上述した従来のレジスタのデータのインクリメントはレ
ジスタにインクリメント回路をもっているので素子数が
多くなったり、または、データをALUでインクリメント
するのでインクリメントされるデータのビット数がALU
のビット数に制限されるという欠点をもっていた。[Problems to be Solved by the Invention] The above-mentioned conventional register data increment has a large number of elements because the register has an increment circuit, or the number of bits of data incremented because the data is incremented by ALU. Is ALU
It had the drawback of being limited to the number of bits of.
本発明の集積回路はプログラムカウンタ（PC）に、PCの
データをラッチしておく回路と、制御信号によりレジス
タのデータとPCのデータを切換える回路とそのデータを
インクリメントする回路とを設けている。In the integrated circuit of the present invention, the program counter (PC) is provided with a circuit for latching PC data, a circuit for switching register data and PC data by a control signal, and a circuit for incrementing the data.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すブロック図である。PC
（プログラムカウンタ）１−１はデータをラッチしてお
く回路１−４とデータをインクリメントする回路１−６
とPC1−１の外部のデータとラッチ回路１−４のデータ
を切換える回路１−５とで構成されている。ここでは説
明を簡単にするためにレジスタA1−２とレジスタB1−３
は４ビットで構成されPC1−１は12ビットで構成されて
いるとする。PC1−１は通常、ラッチ回路１−４のデー
タを制御信号A1−７によって切換え回路１−５に送り、
インクリメント回路１−６でインクリメントして、ラッ
チ回路１−４にインクリメントされたデータを送返して
ラッチしておく。レジスタA1−２のデータもしくはレジ
スタB1−３のデータあるいは、レジスタA1−２とレジス
タB1−３のデータを１つのデータとしてインクリメント
する場合には、まずPC1−１のラッチ回路１−４のデー
タを前記のように先にインクリメントしてラッチしてお
き、その後、制御信号B1−８によってデータの選択を行
い、データ切換え回路１−５にデータを送り、さらにイ
ンクリメント回路１−６でインクリメントし、インクリ
メントされたデータを選択されたレジスタに送返す。PC
1−１は12ビット構成なのでレジスタA1−２とレジスタB
1−３のデータを１つのデータとしても８ビットとなの
で、インクリメントすることができる。FIG. 1 is a block diagram showing an embodiment of the present invention. PC
A (program counter) 1-1 is a circuit 1-4 for latching data and a circuit 1-6 for incrementing data.
And a circuit 1-5 for switching the data outside the PC 1-1 and the data in the latch circuit 1-4. Here, in order to simplify the explanation, register A1-2 and register B1-3
Is composed of 4 bits and PC1-1 is composed of 12 bits. The PC1-1 normally sends the data of the latch circuit 1-4 to the switching circuit 1-5 by the control signal A1-7,
The data is incremented by the increment circuit 1-6, and the incremented data is sent back to the latch circuit 1-4 and latched. When incrementing the data of the register A1-2, the data of the register B1-3, or the data of the register A1-2 and the register B1-3 as one data, first, the data of the latch circuit 1-4 of the PC1-1 is set. As described above, it is incremented and latched first, and then the data is selected by the control signal B1-8, the data is sent to the data switching circuit 1-5, and further incremented by the increment circuit 1-6. Sends the selected data back to the selected register. PC
Since 1-1 is a 12-bit configuration, register A1-2 and register B
Since 1 to 3 data is 8 bits even as one data, it can be incremented.
以上説明したように本発明はPCのインクリメント回路を
レジスタのインクリメントに使用することにより、従来
のレジスタのデータのインクリメントのようなレジスタ
自身の専用回路やデータのビット数の制限がなくなると
いう効果がある。As described above, according to the present invention, by using the increment circuit of the PC for incrementing the register, there is an effect that there is no limitation of the dedicated circuit of the register itself and the limitation of the number of bits of the data as in the conventional increment of the data of the register. .
第１図は本発明の一実施例のブロック図、第２図、第３
図は従来例を示すブロック図である。 １−１……プログラムカウンタ（PC）、１−２……レジ
スタＡ、１−３……レジスタＢ、１−４……ラッチ回
路、１−５……データ切換え回路、１−６……インクリ
メント回路、１−７……制御信号Ａ、１−８……制御信
号Ｂ、２−1,3−１……レジスタ、２−２……ラッチ回
路、２−３……インクリメント回路、２−4,3−３……
制御信号、３−２……ALU。FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 and FIG.
The figure is a block diagram showing a conventional example. 1-1 ... Program counter (PC), 1-2 ... Register A, 1-3 ... Register B, 1-4 ... Latch circuit, 1-5 ... Data switching circuit, 1-6 ... Increment Circuit, 1-7 ... Control signal A, 1-8 ... Control signal B, 2-1, 3-1 ... Register, 2-2 ... Latch circuit, 2-3 ... Increment circuit, 2-4 , 3-3 ……
Control signal 3-2 ... ALU.
Claims (1)
をインクリメントしインクリメントしたデータを前記ラ
ッチ回路に書き戻すインクリメント回路を有するプログ
ラムカウンタと、複数のレジスタ群とを備えた集積回路
において、前記ラッチ回路と前記インクリメント回路と
の間のデータの伝達通路の間に介在するとともに前記レ
ジスタ群との間に独立のデータ伝達通路を有するデータ
切換え回路を設け、前記データ切換え回路は第１の状態
のときは前記ラッチ回路と前記インクリメントとの間の
データ伝達通路を形成し、第２の状態のときは前記レジ
スタ群と前記インクリメント回路との間のデータ伝達通
路を形成し、前記ラッチ回路のデータをインクリメント
する前記インクリメント回路を用いて前記レジスタ群の
データをインクリメントすることを特徴とする集積回
路。1. An integrated circuit comprising: a latch circuit; and a program counter having an increment circuit for incrementing the data of the latch circuit and writing the incremented data back to the latch circuit; A data switching circuit is provided which is interposed between the data transmission path with the increment circuit and has an independent data transmission path with the register group, and the data switching circuit is the above-mentioned in the first state. Forming a data transmission path between the latch circuit and the increment circuit, and forming a data transmission channel between the register group and the increment circuit in the second state to increment the data of the latch circuit; Incremental circuits are used to increment the data in the registers. Integrated circuit, characterized in that the cement.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196758A JPH07104772B2 (en) | 1987-08-05 | 1987-08-05 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196758A JPH07104772B2 (en) | 1987-08-05 | 1987-08-05 | Integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6441026A JPS6441026A (en) | 1989-02-13 |
| JPH07104772B2 true JPH07104772B2 (en) | 1995-11-13 |
Family
ID=16363128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196758A Expired - Lifetime JPH07104772B2 (en) | 1987-08-05 | 1987-08-05 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104772B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2928140B2 (en) * | 1995-08-29 | 1999-08-03 | 甲府日本電気株式会社 | Performance measurement counter circuit |
| JP2004192976A (en) * | 2002-12-12 | 2004-07-08 | Auto Network Gijutsu Kenkyusho:Kk | Jig for press-fitting terminal and press-fitting device |
| JP3929931B2 (en) * | 2003-05-13 | 2007-06-13 | 株式会社オートネットワーク技術研究所 | Connector press-fitting jig |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745643A (en) * | 1980-09-03 | 1982-03-15 | Hitachi Ltd | Data processor |
-
1987
- 1987-08-05 JP JP62196758A patent/JPH07104772B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6441026A (en) | 1989-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2015514A1 (en) | Packet switching system having bus matrix switch | |
| JPH07104772B2 (en) | Integrated circuit | |
| JP2594690B2 (en) | Set / reset circuit | |
| JP2893897B2 (en) | Serial I/O Device | |
| JPH02104016A (en) | Master-slave type flip-flop circuit | |
| KR970707489A (en) | A load sharing system and method for data processing and a load sharing communication system (LOAD SHARING SYSTEM AND A METHOD FOR PROCESSING OF DATA COMMUNICATION SYSTEM WITH LOAD SHARING) | |
| JP2609685B2 (en) | Reset circuit | |
| JPS5933524A (en) | Overload control system | |
| JPH0691432B2 (en) | Flip-flop circuit | |
| JP2569498B2 (en) | Flip flop | |
| JPH04155481A (en) | Microprocessor | |
| JPH026683Y2 (en) | ||
| JPH02310730A (en) | register selection device | |
| KR0141803B1 (en) | Multiplex-latch | |
| JPH0382437U (en) | ||
| JPH02283118A (en) | Rs latch circuit | |
| JPS60180292A (en) | Space switch | |
| JPS58222346A (en) | Control system of executing time of microprogram | |
| JPH02113715A (en) | D flip-flop circuit | |
| JPS6020633A (en) | Synchronizing logical circuit | |
| JPS585121U (en) | Keyboard shift control circuit | |
| JPS59133627A (en) | Input and output circuit of microcomputer | |
| JPS6146623U (en) | keyboard interface device | |
| JPS63220349A (en) | Transfer data output circuit | |
| JPS6253493U (en) |