JPH07104798B2 - Fault detection device for digital circuits - Google Patents
Fault detection device for digital circuitsInfo
- Publication number
- JPH07104798B2 JPH07104798B2 JP1206755A JP20675589A JPH07104798B2 JP H07104798 B2 JPH07104798 B2 JP H07104798B2 JP 1206755 A JP1206755 A JP 1206755A JP 20675589 A JP20675589 A JP 20675589A JP H07104798 B2 JPH07104798 B2 JP H07104798B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- circuit diagram
- displayed
- display
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、ディジタル回路の障害検出装置に係り、特
に、ディジタル回路の論理回路図を設計情報として保持
している設計情報保持装置と、上記ディジタル回路の回
路図、及び入出力端子の状態を表示装置に表示する状態
情報収集装置とからなるディジタル回路の障害検出装置
に関し、 ディジタル回路の障害個所の検出を、短時間且つ容易に
行なえるようにすることを目的とし、 上記ディジタル回路の障害検出装置において、表示装置
に表示されたディジタル回路の各入出力端子の状態を出
力する状態情報出力手段と、該ディジタル回路の論理回
路図の設計情報を出力する設計情報出力手段と、論理回
路図を表示する論理回路図表示手段と、状態情報に基づ
いて論理回路にシミュレーションを行わせるシミュレー
ト制御手段とを設けたことにある。The present invention relates to a fault detection device for a digital circuit, and more particularly to a design information holding device that holds a logic circuit diagram of the digital circuit as design information, and a circuit of the digital circuit. Regarding a fault detection device of a digital circuit comprising a figure and a state information collecting device for displaying the states of input / output terminals on a display device, it is possible to easily detect a faulty portion of the digital circuit in a short time. For the purpose of the above, in the fault detection apparatus for a digital circuit, a state information output means for outputting the state of each input / output terminal of the digital circuit displayed on the display device, and a design for outputting design information of a logic circuit diagram of the digital circuit Information output means, logic circuit diagram display means for displaying a logic circuit diagram, and a simulator for causing a logic circuit to perform a simulation based on state information. The rate control means is provided.
本発明は、ディジタル回路の障害検出装置に係り、特
に、ディジタル回路の論理回路図を設計情報として保持
している設計情報保持装置と、上記ディジタル回路の回
路図、及び入出力端子の状態を表示装置に表示する状態
情報収集装置とからなるディジタル回路の障害検出装置
に関する。The present invention relates to a fault detection device for a digital circuit, and more particularly, to a design information holding device that holds a logic circuit diagram of the digital circuit as design information, a circuit diagram of the digital circuit, and a state of input / output terminals. The present invention relates to a fault detection device for a digital circuit, which includes a status information collection device displayed on the device.
ディジタル回路は、電子計算機に広く使用されており、
その図面は複雑、且つ膨大な枚数で、その図面上で不良
回路の調査や論理ミスの調査を行なうことが非常に困難
になっている。このため、このようなディジタル回路の
調査においては、短時間且つ容易に障害を検出すること
のできる障害検出装置が必要とされている。Digital circuits are widely used in electronic computers,
The drawing is complicated and enormous in number, and it is very difficult to investigate a defective circuit or a logic error on the drawing. Therefore, in the investigation of such digital circuits, there is a need for a failure detection device capable of easily detecting a failure in a short time.
従来、電子計算機のディジタル回路の障害検出装置とし
て、例えば、第4図に示すものがある。2. Description of the Related Art Conventionally, there is, for example, a device shown in FIG. 4 as a fault detection device for a digital circuit of an electronic computer.
同図において、11は調査対象である電子計算機(図示せ
ず)を構成するディジタル回路、12は上記電子計算機と
は独立して設けられた保守点検用の装置で、表示装置14
や、入力装置15等を備え、表示装置14の画面上に上記デ
ィジタル回路11のフリップフロップによる回路図、及び
該フリップフロップの入出力端子の状態を表示する状態
情報収集装置(以下、サービスプロセッサという)、13
は複数枚の紙等に印刷された電子計算機のディジタル回
路の論理回路図である。この論理回路図13には、上記表
示装置14に表示されるフリップフロップの他にANDゲー
トやORゲート等のディジタル回路を構成する論理回路図
が全て示されているものである。また、上記表示装置14
の画面は、例えば4つのブロックに分割され、その1つ
のブロックがまた約500ポイントに区分され、そのポイ
ント毎にディジタル回路のフリップフロップによる回路
図が表示されるようになっている。In the figure, 11 is a digital circuit constituting an electronic computer (not shown) to be surveyed, 12 is a device for maintenance and inspection provided independently of the electronic computer, and a display device 14
Or a state information collecting device (hereinafter, referred to as a service processor) that includes an input device 15 and the like, and displays a circuit diagram of the digital circuit 11 on the screen of the display device 14 by the flip-flop and a state of input / output terminals of the flip-flop. ),13
FIG. 3 is a logic circuit diagram of a digital circuit of an electronic computer printed on a plurality of sheets of paper or the like. In this logic circuit diagram 13, all of the logic circuit diagrams constituting a digital circuit such as an AND gate and an OR gate in addition to the flip-flop displayed on the display device 14 are shown. In addition, the display device 14
The screen is divided into, for example, four blocks, and one block is also divided into about 500 points, and a circuit diagram by a flip-flop of a digital circuit is displayed for each point.
以上のようなサービスプロセッサ12によるディジタル回
路11の障害個所の調査は、まず状態情報収集装置12の表
示装置14の画面の各ポイントに夫々ディジタル回路11の
フリップフロップによる回路図を表示させ、どのポイン
トの回路図に障害があるかを各フリップフロップの入出
力端子の状態を参考にしながら予測する。そして、障害
のありそうなポイントを予測したら、そこの回路図の各
フリップフロップの入出力端子の状態を、その回路図に
対応する論理回路図13の各フリップフロップの入出力端
子に書き込み、論理回路や各フリップフロップが正常に
作動しているかどうかを調査して、異常個所を検出す
る。In the investigation of the faulty part of the digital circuit 11 by the service processor 12 as described above, first, the circuit diagram by the flip-flop of the digital circuit 11 is displayed at each point of the screen of the display device 14 of the state information collecting device 12, and which point is displayed. It is predicted whether there is a fault in the circuit diagram by referring to the states of the input / output terminals of each flip-flop. Then, after predicting the point where there is a possibility of failure, write the state of the input / output terminal of each flip-flop in the circuit diagram there to the input / output terminal of each flip-flop in the logic circuit diagram 13 corresponding to the circuit diagram, and Investigate whether the circuit or each flip-flop is operating normally and detect the abnormal part.
ところで、このような従来の状態情報収集装置によるデ
ィジタル回路の障害検出にあっては、ディジタル回路の
構成は非常に複雑でその論理回路図面の枚数は膨大なも
のであるのに、ディジタル回路の何処に障害或は故障が
あるのかを検出しようとすると、前述したように、まず
サービスプロセッサ12の表示装置14で障害のあるところ
を予測し、そのフリップフロップの入出力端子の現在の
状態を把握しておき、その状態を上記ディジタル回路に
対応する論理回路図のフリップフロップの入出力端子に
書き込んで論理回路により演算してみるという一連の操
作を行わなければならず、そこで異常が検出できなかっ
たら異常のあるディジタル回路が検出できるまで上記一
連の操作を繰り返さなければならなかった。By the way, in detecting a fault in a digital circuit by such a conventional state information collecting apparatus, the location of the digital circuit is very complicated even though the configuration of the digital circuit is very complicated and the number of logic circuit drawings is enormous. When it is attempted to detect whether there is a failure or a failure in the flip-flop, first, as described above, the failure location is predicted on the display device 14 of the service processor 12, and the current state of the input / output terminal of the flip-flop is grasped. It is necessary to perform a series of operations of writing the state in the input / output terminal of the flip-flop of the logic circuit diagram corresponding to the digital circuit and performing arithmetic operation by the logic circuit. If no abnormality is detected there, The above series of operations had to be repeated until an abnormal digital circuit could be detected.
このため、従来の方法ではディジタル回路の障害個所を
検出するために、非常に手間がかかって時間もかかり、
また作業能率の悪いという問題があった。Therefore, in the conventional method, it takes a lot of time and labor to detect the faulty part of the digital circuit.
There was also the problem of poor work efficiency.
そこで、本発明は、ディジタル回路の障害個所の検出
を、短時間で容易に行なえるディジタル回路の障害検出
装置を提供することを目的とする。Therefore, it is an object of the present invention to provide a fault detection device for a digital circuit that can easily detect a faulty portion of the digital circuit in a short time.
本発明にあって、上記の課題を解決するための手段は、
第1図に示すように、ディジタル回路1の論理回路図を
設計情報として保持している設計情報保持装置2と、上
記ディジタル回路1の回路図、及び入出力端子の状態を
表示装置3に表示する状態情報収集装置4とからなるデ
ィジタル回路の障害検出装置において、上記表示装置3
に表示されたディジタル回路1の各入出力端子の状態を
状態情報として出力する状態情報出力手段5と、上記表
示装置3に表示されたディジタル回路1の論理回路図の
設計情報を上記設計情報保持装置2から出力する設計情
報出力手段6と、設計情報出力手段6からの設計情報に
基づいて上記表示装置3に表示されたディジタル回路の
論理回路図を表示する論理回路図表示手段7と、論理回
路図表示手段7に表示された論理回路図の入出力端子
に、その入出力端子に対応する上記表示装置に表示され
たディジタル回路1の各入出力端子の状態情報を与え、
その状態情報に基づいて論理回路にシミュレーションを
行わせるシミュレート制御手段8とを設けたことにあ
る。In the present invention, means for solving the above problems,
As shown in FIG. 1, a design information holding device 2 which holds a logic circuit diagram of the digital circuit 1 as design information, a circuit diagram of the digital circuit 1 and states of input / output terminals are displayed on a display device 3. In the fault detection device for the digital circuit, which comprises the status information collecting device 4 for
Status information output means 5 for outputting the status of each input / output terminal of the digital circuit 1 displayed as status information, and the design information of the logic circuit diagram of the digital circuit 1 displayed on the display device 3 is held as the design information. Design information output means 6 output from the device 2, logic circuit diagram display means 7 for displaying the logic circuit diagram of the digital circuit displayed on the display device 3 based on the design information from the design information output means 6, and logic The state information of each input / output terminal of the digital circuit 1 displayed on the display device corresponding to the input / output terminal is given to the input / output terminal of the logic circuit diagram displayed on the circuit diagram display means 7,
The simulation control means 8 is provided for causing the logic circuit to perform a simulation based on the state information.
本発明の作用を第1図に基づいて説明すると、状態情報
出力手段5は、状態情報収集装置4からその表示装置3
に表示されたディジタル回路の各フリップフロップの入
出力端子の状態を状態情報として出力する。また、設計
情報出力手段6は設計情報保持装置2から上記ディジタ
ル回路の論理回路図を表示するのに必要な情報を設計情
報として出力する。論理回路図表示手段7は、設計情報
出力手段6からの論理設計情報に基づいて論理回路図を
表示する。そして、シミュレート制御手段8が、表示さ
れた論理回路図の各フリップフロップの入出力端子に、
この入出端子に対応する上記表示装置に表示されたディ
ジタル回路1の各フリップフロップの入出力端子の状態
情報を与え、その状態情報に基づいて各フリップフロッ
プに接続された論理回路にシミュレーションを行わせ
る。The operation of the present invention will be described with reference to FIG. 1. The state information output means 5 changes from the state information collecting device 4 to the display device 3 thereof.
The state of the input / output terminal of each flip-flop of the digital circuit displayed in is output as state information. Further, the design information output means 6 outputs information necessary for displaying the logic circuit diagram of the digital circuit from the design information holding device 2 as design information. The logic circuit diagram display means 7 displays a logic circuit diagram based on the logic design information from the design information output means 6. Then, the simulation control means 8 is connected to the input / output terminals of each flip-flop of the displayed logic circuit diagram,
The state information of the input / output terminals of each flip-flop of the digital circuit 1 displayed on the display device corresponding to the input / output terminals is given, and the logic circuit connected to each flip-flop is caused to perform a simulation based on the state information. .
このため、ディジタル回路の論理回路図を論理回路図表
示手段7に表示させると同時に、その論理回路図の論理
回路にシミュレーションを行わせた結果も論理回路図表
示手段7に表示させることができる。Therefore, the logic circuit diagram of the digital circuit can be displayed on the logic circuit diagram display means 7, and at the same time, the result of the simulation of the logic circuit of the logic circuit diagram can be displayed on the logic circuit diagram display means 7.
以下、本発明に係るディジタル回路の障害検出装置の実
施例を添付図面に基づいて説明する。An embodiment of a fault detecting apparatus for a digital circuit according to the present invention will be described below with reference to the accompanying drawings.
本実施例は、第2図に示すように、サービスプロセッサ
21と、設計情報保持装置31と、情報出力装置41と、論理
回路図表示装置51とからなる。尚、ディジタル回路81は
調査対象である電子計算機(図示せず)を構成するもの
である。In this embodiment, as shown in FIG. 2, the service processor
21, a design information holding device 31, an information output device 41, and a logic circuit diagram display device 51. The digital circuit 81 constitutes an electronic computer (not shown) to be investigated.
サービスプロセッサ21は、従来のものと同様で、CRT等
の表示装置22と、回路表示制御部23と、キーボード等の
入力装置24と、状態検出部25とを有する。回路表示制御
部23は、各ディジタル回路81のフリップフロップによる
状態を表示装置22に表示させるための情報を予め記憶し
てあり、入力装置24の指令によりディジタル回路81の状
態を表示装置22に表示させるものである。また、入力装
置24は、表示装置22に表示させるディジタル回路81を指
定すると共に、表示装置22の画面上で表示装置22に表示
されたディジタル回路81の回路図の任意のポイントを指
定するものである。そして、状態検出部25は、表示装置
22に表示されたディジタル回路81の各フリップフロップ
の入出力端子の状態、つまり端子の状態がHレベル“1"
であるか、またはLレベル“0"であるかを電子計算機か
ら検出するものである。The service processor 21 is similar to the conventional one, and includes a display device 22 such as a CRT, a circuit display control unit 23, an input device 24 such as a keyboard, and a state detection unit 25. The circuit display control unit 23 stores in advance information for displaying the state of the flip-flop of each digital circuit 81 on the display device 22, and displays the state of the digital circuit 81 on the display device 22 according to a command from the input device 24. It is what makes me. Further, the input device 24 designates the digital circuit 81 to be displayed on the display device 22 and also designates an arbitrary point on the circuit diagram of the digital circuit 81 displayed on the display device 22 on the screen of the display device 22. is there. Then, the state detection unit 25 is a display device.
The state of the input / output terminal of each flip-flop of the digital circuit 81 displayed at 22, that is, the state of the terminal is H level "1"
Or an L level "0" is detected from the electronic computer.
また、設計情報保持装置31は、上記ディジタル回路がフ
リップフロップ及びANDゲートやORゲート等の論理回路
で示された論理回路図を、フリップフロップ及び論理回
路を示す回路情報と、それらの結線状態を示す結線情報
との設計情報として予め記憶しているものである。Further, the design information holding device 31 shows a logic circuit diagram in which the digital circuit is shown by a logic circuit such as a flip-flop and an AND gate or an OR gate, and the circuit information indicating the flip-flop and the logic circuit and the connection state thereof. It is previously stored as design information with the connection information shown.
一方、情報出力装置41は、表示装置22に表示されたディ
ジタル回路81の内、入力装置24により指定されたポイン
トの各フリップフロップの入出力端子の状態を状態検出
部25から状態情報として出力し、それを論理回路図表示
装置51に送る状態情報出力部42と、サービスプロセッサ
21の入力装置24の指令に基づいて、設計情報保持装置31
から表示装置22に表示されたディジタル回路81の内、入
力装置24により指定されたポイントに対応する論理回路
図の回路情報と結線情報とを出力し、回路図面表示装置
41に送る設計情報出力部43とからなる。On the other hand, the information output device 41 outputs the state of the input / output terminal of each flip-flop of the digital circuit 81 displayed on the display device 22 at a point designated by the input device 24 from the state detection unit 25 as state information. , A status information output unit 42 for sending it to the logic circuit diagram display device 51, and a service processor.
Based on the command from the input device 24 of 21, the design information holding device 31
From the digital circuit 81 displayed on the display device 22, the circuit information and the connection information of the logic circuit diagram corresponding to the point designated by the input device 24 are output, and the circuit drawing display device is displayed.
And a design information output unit 43 sent to 41.
また、論理回路図表示装置51は、高解像度のビットマッ
プディスプレイ等の論理回路図表示部52と、情報表示制
御部61と、表示画面制御部71とマウス等の入力装置53と
を有する。情報表示制御部61は、論理回路図表示部52に
論理回路図を表示させるもので、設計情報出力部43から
論理回路図面の設計情報を受けて回路情報と結線情報と
を認識し、夫々分離して出力する設計情報認識部62と、
設計情報認識部62からの回路情報に基づいて論理回路等
を論理回路図表示部52に表示させる回路情報表示制御部
63と、設計情報認識部62からの結線情報に基づいて結線
を論理回路図表示部52に表示させる結線情報表示制御部
64とを有する。更に、論理回路図表示装置51は、論理回
路図表示部52に表示されたディジタル回路の論理回路図
の各フリップフロップの入出力端子に、状態情報出力部
42から送られたそのフリップフロップに対応する回路の
フリップフロップの入出力端子の状態情報を与え、その
状態情報に基づいて各フリップフロップに結線された論
理回路にシミュレーションを行わせ、その結果を得るシ
ミュレート制御部65と、シミュレーションの結果を論理
回路図表示部52に表示させるように制御するシミュレー
ト表示制御部66とを有する。The logic circuit diagram display device 51 has a logic circuit diagram display unit 52 such as a high-resolution bitmap display, an information display control unit 61, a display screen control unit 71, and an input device 53 such as a mouse. The information display control unit 61 displays the logic circuit diagram on the logic circuit diagram display unit 52, receives the design information of the logic circuit drawing from the design information output unit 43, recognizes the circuit information and the connection information, and separates them from each other. And output the design information recognition unit 62,
A circuit information display control unit for displaying a logic circuit or the like on the logic circuit diagram display unit 52 based on the circuit information from the design information recognition unit 62.
63, and a connection information display control unit for displaying the connection on the logic circuit diagram display unit 52 based on the connection information from the design information recognition unit 62.
64 and. Further, the logic circuit diagram display device 51 has a state information output unit at the input / output terminals of each flip-flop of the logic circuit diagram of the digital circuit displayed on the logic circuit diagram display unit 52.
The state information of the input / output terminal of the flip-flop of the circuit corresponding to the flip-flop sent from 42 is given, and the logic circuit connected to each flip-flop is simulated based on the state information, and the result is obtained. It has a simulation control unit 65 and a simulation display control unit 66 that controls the logic circuit diagram display unit 52 to display the result of the simulation.
更に、表示画面制御部71は、論理回路図表示部52の画面
上における表示状態を制御するもので、その画面に表示
されている論理回路図やシミュレーションとの結果を拡
大、或は縮小させるように制御する拡大・縮小表示制御
部72と、その画面をスクロール表示させるスクロール表
示制御部73と、その画面に表示されている図面名称や、
いままで論理回路図表示部52に表示してきた図面名称や
番号を図面と共に表示する履歴表示制御部74とを有す
る。Further, the display screen control unit 71 controls the display state of the logic circuit diagram display unit 52 on the screen, and enlarges or reduces the result of the logic circuit diagram or simulation displayed on the screen. The enlargement / reduction display control unit 72 for controlling the screen, the scroll display control unit 73 for scrolling the screen, and the drawing name displayed on the screen,
It has a history display control unit 74 for displaying the drawing names and numbers that have been displayed in the logic circuit diagram display unit 52 up to now together with the drawings.
次に、第3図に示す本実施例のフローチャートを参照し
て説明する。Next, description will be made with reference to the flowchart of this embodiment shown in FIG.
まず、入力装置24によりに障害のありそうなディジタル
回路を指定し、そのディジタル回路をサービスプロセッ
サ21の表示装置22に表示させる。そして、ディジタル回
路を観察して、何処の機能ブロック或はポイントのディ
ジタル回路に障害が発生しているかを、そのディジタル
回路のフリップフロップの入出力端子の状態により予測
し、そのポイントを入力装置53により指定する(ST
1)。First, a digital circuit which is likely to have a failure is designated by the input device 24, and the digital circuit is displayed on the display device 22 of the service processor 21. Then, by observing the digital circuit, it is predicted at which functional block or point the digital circuit is faulty by the state of the input / output terminal of the flip-flop of the digital circuit, and the point is input by the input device 53. Specify by (ST
1).
すると、入力装置53から、設計情報出力部43に対して、
現在表示装置22に表示しているディジタル回路81の回路
図のポイントを特定する指令が送られる。設計情報出力
部43は、その指令に基づいて、設計情報保持装置31から
表示装置22表示されたディジタル回路81に対応する論理
回路図の回路情報と結線情報と選択して出力する。ま
た、状態情報出力部42は、状態検出部25から表示装置22
に表示されたディジタル回路81の各フリップフロップの
入出力端子の状態を状態情報として出力する。そして、
これの情報は論理回路図表示装置51に送られる(ST
2)。Then, from the input device 53 to the design information output unit 43,
A command for specifying a point on the circuit diagram of the digital circuit 81 currently displayed on the display device 22 is sent. Based on the instruction, the design information output unit 43 selects and outputs the circuit information and the connection information of the logic circuit diagram corresponding to the digital circuit 81 displayed on the display device 22 from the design information holding device 31. In addition, the status information output unit 42 includes the status detection unit 25 to the display device 22.
The state of the input / output terminal of each flip-flop of the digital circuit 81 displayed at is output as state information. And
This information is sent to the logic circuit diagram display device 51 (ST
2).
次に、論理回路図を論理回路図表示部52に表示する際、
表示の状態を例えば拡大・縮小等に指定するかを判断す
る(ST3)。表示の状態を特別に指定しない場合には、
通常の状態で論理回路図やシミュレーションの結果を普
通に表示する。これに対し、表示の状態を指定する場合
には、『拡大・縮小表示』、『スクロール表示』、或は
『履歴表示』を選択する。『拡大・縮小表示』を選択し
た場合には、拡大・縮小表示制御部72が論理回路図表示
部52の画面に表示されている論理回路図やシミュレーシ
ョンの結果を拡大、或は縮小させて表示するように制御
する(ST4)。一方、『スクロール表示』を選択した場
合には、スクロール表示制御部73がその画面の表示をス
クロール表示させるように制御し(ST5)、また『履歴
表示』を選択した場合には、その画面に表示されている
図面名称や、いままで論理回路図表示部52に表示してき
た図面名称や番号を図面と共に表示するように制御する
(ST6)。Next, when displaying the logic circuit diagram on the logic circuit diagram display unit 52,
It is determined whether the display state is designated as, for example, enlargement / reduction (ST3). If you do not specify the display state,
Display the logic circuit diagram and the result of the simulation as usual. On the other hand, when designating the display state, "enlargement / reduction display", "scroll display", or "history display" is selected. When "enlarge / reduce display" is selected, the enlargement / reduction display control unit 72 enlarges or reduces the display of the logic circuit diagram or the simulation result displayed on the screen of the logic circuit diagram display unit 52. Control to do so (ST4). On the other hand, when "scroll display" is selected, the scroll display control unit 73 controls the screen display to scroll (ST5), and when "history display" is selected, the screen is displayed. The displayed drawing name and the drawing name and number that have been displayed in the logic circuit diagram display section 52 are controlled so as to be displayed together with the drawing (ST6).
そして、論理回路図表示装置51では、設計情報出力部43
からの設計情報を設計情報認識部62が受けて回路情報と
結線情報とを認識して夫々分離して出力し、回路情報表
示制御部63が回路情報に基づいて論理回路等を論理回路
図表示部52に表示させる一方、結線情報表示制御部64が
結線情報に基づいて結線を論理回路図表示部52に表示さ
せる(ST7)。In the logic circuit diagram display device 51, the design information output unit 43
The design information recognition unit 62 receives the design information from the circuit, recognizes the circuit information and the connection information and outputs them separately, and the circuit information display control unit 63 displays the logic circuit etc. on the basis of the circuit information. On the other hand, the connection information display control unit 64 displays the connections on the logic circuit diagram display unit 52 based on the connection information (ST7).
また、シミュレート制御部65は、状態情報出力部42から
送られた各フリップフロップの入出力端子の状態を示す
情報を、論理回路図表示部52に表示された論理回路図の
各フリップフロップの入出力端子に与え、その状態情報
に基づいて各フリップフロップに結線された論理回路に
シミュレーションを行わせる(ST8)。そして、シミュ
レート表示制御部65は、その結果を論理回路図表示部52
に表示させる(ST9)。Further, the simulation control unit 65 uses the information indicating the state of the input / output terminals of each flip-flop, which is sent from the state information output unit 42, for each flip-flop of the logic circuit diagram displayed on the logic circuit diagram display unit 52. The logic circuit connected to each flip-flop is simulated based on the state information given to the input / output terminal (ST8). Then, the simulation display control unit 65 displays the result as the logic circuit diagram display unit 52.
To be displayed (ST9).
そして最終的に、論理回路表示部52に表示されたシミュ
レーションの結果から、フリップフロップや論理回路が
正常に作動しているかどうかを判定する(ST10)。もし
そこで、フリップフロップや論理回路に障害が検出でき
たら調査は終了し、また、障害が検出できなければ、他
のポイントを探して最初から異常の操作を繰り返す(ST
1〜ST10)。Then, finally, it is determined from the simulation result displayed on the logic circuit display section 52 whether or not the flip-flop and the logic circuit are normally operating (ST10). If a failure is detected in the flip-flop or logic circuit, the investigation ends. If no failure is detected, another point is searched and the abnormal operation is repeated from the beginning (ST
1 ~ ST10).
以上説明したように本実施例によれば、ディジタル回路
の論理回路図を論理回路図表示部52に表示させると同時
に、サービスプロセッサ21の表示装置22に表示された上
記ディジタル回路の各フリップフロップの入出力端子の
状態を、その入出力端子に対応する論理回路図表示部52
に表示されたフリップフロップの入出力端子に与え、そ
の状態情報に基づいて各フリップフロップに結線された
論理回路にシミュレーションを行わせ、その結果を論理
回路図表示部52に表示させるようにしたので、ディジタ
ル回路の障害調査を短時間且つ容易に行なうことができ
る。As described above, according to this embodiment, the logic circuit diagram of the digital circuit is displayed on the logic circuit diagram display unit 52, and at the same time, the flip-flops of the digital circuits displayed on the display device 22 of the service processor 21 are displayed. The status of the input / output terminal is displayed in the logic circuit diagram display section 52 corresponding to the input / output terminal.
Since it is applied to the input / output terminals of the flip-flop displayed in the above, the logic circuit connected to each flip-flop is simulated based on the status information, and the result is displayed in the logic circuit diagram display section 52. Therefore, the failure investigation of the digital circuit can be performed easily in a short time.
尚、本実施例において、表示画面制御部71に、拡大・縮
小表示制御部72やスクロール表示制御部73、及び履歴表
示制御部74は、画面の表示を効率の良く確認できるよう
に、或は調査を行ない易くするように設けたものであっ
て、本発明にあっては必ずしも設ける必要がない。In the present embodiment, the display screen control unit 71 has an enlargement / reduction display control unit 72, a scroll display control unit 73, and a history display control unit 74 so that the display of the screen can be efficiently confirmed, or It is provided so as to facilitate the investigation, and is not necessarily provided in the present invention.
以上説明したように、本発明によれば、ディジタル回路
の論理回路図を論理回路図表示手段に表示させると同時
に、状態情報収集装置の表示手段に表示された上記ディ
ジタル回路の各フリップフロップの入出力端子の状態
を、その入出力端子に対応する論理回路図表示手段に表
示されたフリップフロップの入出力端子に与え、その状
態情報に基づいて各フリップフロップに結線された論理
回路にシミュレーションを行わせ、その結果を論理回路
図表示手段に表示させるようにしたので、ディジタル回
路の障害個所の調査を短時間且つ容易に行なうことがで
きる。As described above, according to the present invention, the logic circuit diagram of the digital circuit is displayed on the logic circuit diagram display means, and at the same time, the flip-flops of the digital circuit displayed on the display means of the status information collecting device are turned on. The state of the output terminal is given to the input / output terminal of the flip-flop displayed on the logic circuit diagram display means corresponding to the input / output terminal, and the logic circuit connected to each flip-flop is simulated based on the state information. In addition, since the result is displayed on the logic circuit diagram display means, it is possible to easily and quickly investigate the faulty part of the digital circuit.
第1図は本発明の原理図、第2図は本発明の実施例に係
るディジタル回路の障害検出手段の構成を示す図、第3
図は本実施例の作用を示す図、第4図は従来例を示す図
である。 1……ディジタル回路 2……設計情報保持装置 3……表示装置 4……状態情報収集装置 5……状態情報出力手段 6……設計情報出力手段 7……論理回路図表示手段 8……シミュレート制御手段FIG. 1 is a principle diagram of the present invention, FIG. 2 is a diagram showing a configuration of fault detection means of a digital circuit according to an embodiment of the present invention, and FIG.
FIG. 4 is a diagram showing the operation of the present embodiment, and FIG. 4 is a diagram showing a conventional example. 1 ... Digital circuit 2 ... Design information holding device 3 ... Display device 4 ... State information collecting device 5 ... State information output means 6 ... Design information output means 7 ... Logic circuit diagram display means 8 ... Simulation Control means
Claims (1)
情報として保持している設計情報保持装置(2)と、上
記ディジタル回路(1)の回路図、及び入出力端子の状
態を表示装置(3)に表示する状態情報収集装置(4)
とからなるディジタル回路の障害検出装置において、 上記表示装置(3)に表示されたディジタル回路(1)
の各入出力端子の状態を状態情報として出力する状態情
報出力手段(5)と、 上記表示装置(3)に表示されたディジタル回路(1)
の論理回路図の設計情報を上記設計情報保持装置(2)
から出力する設計情報出力手段(6)と、 設計情報出力手段(6)からの設計情報に基づいて上記
表示装置(3)に表示されたディジタル回路の論理回路
図を表示する論理回路図表示手段(7)と、 論理回路図表示手段(7)に表示された論理回路図の入
出力端子に、その入出力端子に対応する上記表示装置
(3)に表示されたディジタル回路(1)の各入出力端
子の状態情報を与え、その状態情報に基づいて論理回路
にシミュレーションを行わせるシミュレート制御手段
(8)とを設けたことを特徴とするディジタル回路の障
害検出装置。1. A design information holding device (2) for holding a logic circuit diagram of a digital circuit (1) as design information, a circuit diagram of the digital circuit (1), and a display device for displaying the states of input / output terminals. Status information collection device displayed in (3) (4)
A fault detection apparatus for a digital circuit comprising: a digital circuit (1) displayed on the display device (3).
Status information output means (5) for outputting the status of each input / output terminal as status information, and the digital circuit (1) displayed on the display device (3).
The design information of the logic circuit diagram of the above-mentioned design information holding device (2)
And a logic circuit diagram display means for displaying the logic circuit diagram of the digital circuit displayed on the display device (3) based on the design information from the design information output means (6). (7) and each of the digital circuits (1) displayed on the display device (3) corresponding to the input / output terminal of the logic circuit diagram displayed on the logic circuit diagram display means (7). A fault detection apparatus for a digital circuit, comprising: a state-information input / output terminal; and a simulation control means (8) for causing a logic circuit to perform a simulation based on the state information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206755A JPH07104798B2 (en) | 1989-08-11 | 1989-08-11 | Fault detection device for digital circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1206755A JPH07104798B2 (en) | 1989-08-11 | 1989-08-11 | Fault detection device for digital circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0371238A JPH0371238A (en) | 1991-03-27 |
| JPH07104798B2 true JPH07104798B2 (en) | 1995-11-13 |
Family
ID=16528554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1206755A Expired - Lifetime JPH07104798B2 (en) | 1989-08-11 | 1989-08-11 | Fault detection device for digital circuits |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104798B2 (en) |
-
1989
- 1989-08-11 JP JP1206755A patent/JPH07104798B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371238A (en) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10319180A (en) | Plant failure recovery support system | |
| JP2000339022A (en) | Facility monitoring display processing system | |
| CN106815420A (en) | Visual auxiliary wiring method and wiring method of electric cabinet | |
| JPH07104798B2 (en) | Fault detection device for digital circuits | |
| JP4249327B2 (en) | Defect display device and inspection device | |
| JP2525867B2 (en) | Fault diagnosis device for plant distributed control system | |
| JPS6188311A (en) | Supervising method of plant | |
| JPH0244269A (en) | System for analyzing trouble of lsi | |
| CN116540615B (en) | Measurement and control system management methods, devices, computer equipment and storage media | |
| JPH086484A (en) | Plant operation training simulator and method for setting the training content | |
| JP2005352883A (en) | Circuit simulation program and apparatus | |
| JPS6151578A (en) | Fault diagnostic system of electronic circuit device | |
| JPH05189509A (en) | Power distribution system chart producing device | |
| JPH0581388A (en) | Graphic information display function insepcting system | |
| CN208537643U (en) | LCR tests transmitting device | |
| JP2001243084A (en) | Power system monitoring control device and storage medium storing program for executing the same | |
| JPH04115368A (en) | Bundle wire detecting device | |
| JP2005100027A (en) | The failure information display device of the programmable controller has a content that is divided into detailed information about the relevant failure according to user-defined attributes in the failure details display section, each time this attribute is selected. A fault information display device for a programmable controller, which is displayed on the screen. | |
| JP2635687B2 (en) | Network display data generation method | |
| JP2001202268A (en) | Failure candidate position display system | |
| JPH01305382A (en) | Image display system of block diagram for defective part | |
| JP2000285159A (en) | Method and device for managing building group utilizing internet | |
| JP2003316434A (en) | Failure diagnosis device, failure diagnosis method, and program therefor | |
| CN107844103B (en) | Method and device for displaying multiple errors on human-computer interface | |
| JPS6359741A (en) | Simulation tester for system monitor |