Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07105582B2 - Ceramic substrate inspection method - Google Patents
[go: Go Back, main page]

JPH07105582B2 - Ceramic substrate inspection method - Google Patents

Ceramic substrate inspection method

Info

Publication number
JPH07105582B2
JPH07105582B2 JP2051721A JP5172190A JPH07105582B2 JP H07105582 B2 JPH07105582 B2 JP H07105582B2 JP 2051721 A JP2051721 A JP 2051721A JP 5172190 A JP5172190 A JP 5172190A JP H07105582 B2 JPH07105582 B2 JP H07105582B2
Authority
JP
Japan
Prior art keywords
check
ceramic substrate
vias
short
continuity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2051721A
Other languages
Japanese (ja)
Other versions
JPH03254198A (en
Inventor
清和 森泉
清隆 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2051721A priority Critical patent/JPH07105582B2/en
Publication of JPH03254198A publication Critical patent/JPH03254198A/en
Publication of JPH07105582B2 publication Critical patent/JPH07105582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention 【概要】【Overview】

貫通ビアを有して形成されるセラミック基板の検査方法
に関し、 焼成されたセラミック基板のオープンチェックおよびシ
ョートチェックを容易に行うことができ、検査の工数削
減を可能とするとともに高信頼度のセラミック基板を得
ることのできるセラミック基板の検査方法の提供を目的
とし、 貫通ビアにより表面と裏面を導通するセラミック基板
に、前記貫通ビア間を表裏交互に接続するように、表面
および裏面にプリントしてなるチェックパターンを2系
統以上設け、同一系統のチェックパターンの導通チェッ
クによりオープンチェックを行うとともに、異系統のチ
ェックパターン間の導通チェックによりショートチェッ
クを行うことを特徴とする。
Regarding a method of inspecting a ceramic substrate formed with through vias, it is possible to easily perform open check and short check of a fired ceramic substrate, which enables reduction of inspection man-hours and a highly reliable ceramic substrate. For the purpose of providing a method for inspecting a ceramic substrate that can obtain the above, a front surface and a back surface are printed so that the front and back of the through vias are alternately connected to a ceramic substrate that connects the front surface and the back surface with through vias. Two or more check patterns are provided, and the open check is performed by the continuity check of the check patterns of the same system, and the short check is performed by the continuity check between check patterns of different systems.

【産業上の利用分野】[Industrial applications]

本発明は貫通ビアを有して形成されるセラミック基板の
検査方法に関するものである。 大型電算機において、高速かつ高機能化を達成するた
め、セラミックを材質とし、多層に積層されたセラミッ
ク基板が利用されている。積層されたセラミック基板に
は各層間の導通をとるために貫通ビアが形成されるが、
セラミック基板の焼成時に貫通ビアが各層間で接続され
ずオープンになったり、反対に隣接する貫通ビアがショ
ートしたりすることがあるため検査が必要となる。しか
し、セラミック基板の高密度化の要求により、パターン
が微細化し、ショートおよびオープンチェックが面倒で
あり、検査の工数も増加している。 このような状況のもとで、貫通ビアを有して焼成された
セラミック基板のオーープンチェックおよびショートチ
ェックを少ない工数で容易に行うことが可能なセラミッ
ク基板の検査方法が求められるている。
The present invention relates to a method of inspecting a ceramic substrate having a through via. 2. Description of the Related Art In a large computer, a ceramic substrate made of ceramics and laminated in multiple layers is used to achieve high speed and high functionality. Through-vias are formed in the laminated ceramic substrates to establish conduction between the layers,
When the ceramic substrate is fired, the through vias may be opened without being connected between the layers, or the adjacent through vias may be short-circuited. Therefore, the inspection is required. However, due to the demand for higher density of the ceramic substrate, the pattern is miniaturized, short circuit and open check are troublesome, and the number of inspection steps is increasing. Under these circumstances, there is a demand for a method of inspecting a ceramic substrate that can easily perform an open check and a short check of a ceramic substrate having through vias and fired with a small number of steps.

【従来の技術】[Prior art]

従来、セラミック基板の検査方法は、第4図に示すよう
に、貫通ビア20を形成して焼成されたセラミック基板10
の裏面110の全面に導体膜30をスパッタリング法、ある
いはメッキ法によって形成し、この導体膜30を電極とし
て、セラミック基板10をメッキ処理する。そして、導体
膜30の形成されていない表面120側の貫通ビア20の露出
部210に形成されるメッキ層40の有無を見ることによ
り、貫通ビア20の導通をチェックし、その後、表裏面を
研磨して導体膜30およびメッキ層40を除去する。
Conventionally, a method of inspecting a ceramic substrate is as shown in FIG. 4, in which a through via 20 is formed and fired.
A conductor film 30 is formed on the entire back surface 110 by sputtering or plating, and the ceramic substrate 10 is plated with the conductor film 30 as an electrode. Then, by checking the presence or absence of the plating layer 40 formed on the exposed portion 210 of the through via 20 on the surface 120 side where the conductor film 30 is not formed, the continuity of the through via 20 is checked, and then the front and back surfaces are polished. Then, the conductor film 30 and the plating layer 40 are removed.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

しかし、このような従来のセラミック基板の検査方法に
よれば、多数の貫通ビアの導通を同時にチェックするこ
とができるが、貫通ビア間のショートチェックを行うこ
とができない。すなわち、高密度なセラミック基板にお
いて、貫通ビアが近接している場合、積層時にランド部
分のパターンが潰れたり、焼成時の変形によってショー
トしている場合、貫通ビアの導通だけをチェックする従
来の方法では、セラミック基板の不良をチェックできな
いという欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、焼成されたセラミック基板のオープンチェックと同
様にショートチェックを容易に行うことができ、検査の
工数を削減し、高信頼度のセラミック基板を得ることの
できるセラミック基板の検査方法の提供を目的とする。
However, according to such a conventional method of inspecting a ceramic substrate, it is possible to simultaneously check the continuity of a large number of through vias, but it is not possible to perform a short check between the through vias. That is, in a high-density ceramic substrate, when the through vias are close to each other, when the pattern of the land portion is crushed during stacking or when the short circuit occurs due to deformation during firing, the conventional method of checking only the continuity of the through vias However, it has a drawback that the defect of the ceramic substrate cannot be checked. The present invention has been made to solve the above-mentioned drawbacks, and it is possible to easily perform a short check as well as an open check of a fired ceramic substrate, reduce the number of inspection steps, and achieve high reliability. An object of the present invention is to provide a method for inspecting a ceramic substrate, which can obtain a ceramic substrate.

【課題を解決するための手段】[Means for Solving the Problems]

本発明を実施例に対応する第1図および第2図に基づい
て説明すると、セラミック基板1に形成されている貫通
ビア2、2、…は、前記セラミック基板1の表面11と裏
面12側において、チェックパターン3によって接続され
ている。チェックパターン3は貫通ビア2、2、…間を
表面11側と裏面12側とで交互に接続して連続状となる1
系統のパターンを2系統以上設けるようにプリントされ
ている。そして、同一系統のチェックパターン3の導通
をチェックすることによりオープンチェックを行い、か
つ異系統のチェックパターン3、3間の導通をチェック
することによってショートチェックを行う。
The present invention will be described with reference to FIGS. 1 and 2 corresponding to the embodiment. The through vias 2, 2, ... Formed in the ceramic substrate 1 are formed on the front surface 11 and the rear surface 12 of the ceramic substrate 1. , Check pattern 3 is connected. The check pattern 3 is continuous by connecting the through vias 2, 2, ... Alternately on the front surface 11 side and the back surface 12 side 1
It is printed so that two or more system patterns are provided. An open check is performed by checking the continuity of the check patterns 3 of the same system, and a short check is performed by checking the continuity between the check patterns 3 and 3 of different systems.

【作用】[Action]

上記方法に基づき、本発明においては、同一系統のチェ
ックパターン3の導通チェックをチェックすることによ
り、同一系統のチェックパターン3によって連続状に接
続された貫通ビア2、2、…がセラミック基板1内でオ
ープンすることなく正しく形成されているかをチェック
することができる。さらに、それぞれ独立した異系統の
隣接するチェックパターン3、3間の導通をチェックす
ることにより、異系統のチェックパターン3、3にそれ
ぞれ接続された隣接する貫通ビア2、2間がショートし
て導通状態となっていないかをチェックすることができ
る。 従って、チェックパターン3の導通を測定することによ
って、オープンチェックとショートチェックとを行うこ
とができ、従来のように、オープンチェックのみの検査
方法と異なり、微細なパターンを有するセラミック基板
もショートチェックにより信頼性の高い検査を行うこと
ができる。
Based on the above method, in the present invention, by checking the continuity check of the check pattern 3 of the same system, the through vias 2, 2, ... Connected continuously by the check pattern 3 of the same system are formed in the ceramic substrate 1. You can check if it is formed correctly without opening. Further, by checking the continuity between the adjacent check patterns 3 and 3 of different systems, the through vias 2 and 2 adjacent to the check patterns 3 and 3 of the different system are short-circuited to each other. You can check whether it is in a state. Therefore, the open check and the short check can be performed by measuring the continuity of the check pattern 3, and unlike the conventional inspection method of only the open check, the ceramic substrate having a fine pattern can be also checked by the short check. A highly reliable inspection can be performed.

【実施例】【Example】

以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第1図および第2図に示すように、セラミック基板1
は、配線パターンのプリントされたグリーンシートに穴
あけして導体金属を充填したビア部21を有する基板材13
を多層に積層して焼成し、ビア部21により貫通ビア2を
形成し、表面11と裏面12には、貫通ビア2の露出部22、
22、…間を接続するチェックパターン3がプリントされ
ている。 チェックパターン3は第1図に示すように、貫通ビア
2、2、…間を表面11側と裏面12側とを交互に接続し
て、接続された貫通ビア2、2、…が直列状に連続され
るように形成されている。そして、チェックパターン3
はセラミック基板1に2系統以上設けられており、第1
図に示すように、互いに近接して形成されている貫通ビ
ア2a、2bが同一系統のチェックパターン3に接続されな
いように、それぞれ独立した異なる系統のチェックパタ
ーン3a、3bに接続され、近接してショートし易い貫通ビ
ア2a、2bのショートチェックを可能にしている。そし
て、それぞれのチェックパターン3の両端には導通チェ
ックを行うための端子パッド4がプリントされている。 セラミック基板のオープンチェックの方法について説明
すると、同系統のチェックパターン3の端子パッド4、
4間の導通をチェックする。すなわち、チェックパター
ン3aの場合、両端の端子パッド4a、4a間の導通を測定
し、チェックパターン3aに接続された貫通ビア2、2、
…が基板材13、13の積層間においてオープンになってい
ないかどうかをチェックすることができる。 次いで、ショートチェックの方法について説明すると、
異なるチェックパターン3a、3b間の導通をチェックする
ため、端子パッド4a、4b間を測定する。すなわち、異な
るチェックパターン3a、3bにそれぞれ接続された貫通ビ
ア2a、2bがショートしている場合、異なるチェックパタ
ーン3a、3b間が導通状態に測定されることにより、ショ
ートチェックができる。 なお、上記実施例においては、チェックパターン3を2
系統に形成した例で説明したが、貫通ビア2が3つ以上
近接して配列されるような場合は、チェックパターン3
の系列数を3系統以上に増やし、それぞれの近接する貫
通ビア2を別系統のチェックパターン3に配して、それ
ぞれのチェックパターン3、3間の導通をチェックす
る。 オープンチェックおよびショートチェックによって異常
のなかった、セラミック基板1は第3図に示すように、
表面11および裏面12を研磨することにより、チェックパ
ターン3を除去して完成体を得ることができる。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. As shown in FIGS. 1 and 2, the ceramic substrate 1
Is a substrate material 13 having a via portion 21 in which a conductive metal is filled by punching a green sheet on which a wiring pattern is printed.
Are laminated in multiple layers and fired to form the through via 2 by the via portion 21, and the exposed portion 22 of the through via 2 is formed on the front surface 11 and the back surface 12.
Check pattern 3 is printed to connect 22 ... As shown in FIG. 1, the check pattern 3 alternately connects the through vias 2, 2, ... Between the front surface 11 side and the back surface 12 side, and the connected through vias 2, 2 ,. It is formed to be continuous. And check pattern 3
Are provided on the ceramic substrate 1 in two or more systems.
As shown in the figure, so that the through vias 2a and 2b formed close to each other are not connected to the check patterns 3 of the same system, they are connected to the check patterns 3a and 3b of different independent systems, respectively. Enables short-circuit check of through vias 2a and 2b that are easy to short. Then, terminal pads 4 for conducting a continuity check are printed on both ends of each check pattern 3. Explaining the open check method of the ceramic substrate, the terminal pad 4 of the check pattern 3 of the same system,
Check continuity between four. That is, in the case of the check pattern 3a, the conduction between the terminal pads 4a on both ends is measured, and the through vias 2, 2 connected to the check pattern 3a are measured.
It can be checked whether ... is not open between the stacks of substrate material 13,13. Next, explaining the method of short check,
In order to check the continuity between the different check patterns 3a and 3b, the distance between the terminal pads 4a and 4b is measured. That is, when the through vias 2a and 2b respectively connected to the different check patterns 3a and 3b are short-circuited, the short check can be performed by measuring the conductive state between the different check patterns 3a and 3b. In the above embodiment, the check pattern 3 is set to 2
Although the description has been given with the example in which the through vias 2 are formed in the system, when three or more through vias 2 are arranged close to each other, the check pattern 3
The number of series of 3 is increased to 3 or more, each adjacent through via 2 is arranged in the check pattern 3 of another system, and the continuity between the check patterns 3 and 3 is checked. As shown in FIG. 3, the ceramic substrate 1 which had no abnormality by the open check and the short check,
By polishing the front surface 11 and the back surface 12, the check pattern 3 can be removed to obtain a finished product.

【発明の効果】【The invention's effect】

以上の説明から明らかなように、本発明によるセラミッ
ク基板の検査方法によれば、セラミック基板の表面およ
び裏面にプリントしたチェックパターンの導通をチェッ
クすることにより、オープンチェックばかりでなくショ
ートチェックも行うことができ、高密度化し形成時にシ
ョートし易いセラミック基板の検査を容易かつ確実に行
うことができるため、検査のための工数が削減できると
ともに、高信頼度のセラミック基板を得ることができ
る。
As is clear from the above description, according to the ceramic substrate inspection method of the present invention, not only the open check but also the short check can be performed by checking the continuity of the check patterns printed on the front and back surfaces of the ceramic substrate. Since it is possible to easily and surely inspect a ceramic substrate that has a high density and is easily short-circuited during formation, it is possible to reduce the number of steps for the inspection and obtain a highly reliable ceramic substrate.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例を説明する平面図、 第2図は第1図のA−A線断面図、 第3図はセラミック基板の完成体を示す断面図、 第4図は従来例を説明する断面図である。 図において、 1はセラミック基板、11は表面、12は裏面、2は貫通ビ
ア、3はチェックパターンである。
1 is a plan view for explaining an embodiment of the present invention, FIG. 2 is a sectional view taken along the line AA of FIG. 1, FIG. 3 is a sectional view showing a completed ceramic substrate, and FIG. 4 is a conventional example. It is sectional drawing explaining. In the figure, 1 is a ceramic substrate, 11 is a front surface, 12 is a back surface, 2 is a through via, and 3 is a check pattern.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】貫通ビア(2、2、…)により表面(11)
と裏面(12)を導通するセラミック基板(1)に、前記
貫通ビア(2、2、…)間を表裏交互に接続するよう
に、表面(11)および裏面(12)にプリントしてなるチ
ェックパターン(3)を2系統以上設け、同一系統のチ
ェックパターン(3)の導通チェックによりオープンチ
ェックを行うとともに、異系統のチェックパターン
(3、3)間の導通チェックによりショートチェックを
行うことを特徴とするセラミック基板の検査方法。
1. A surface (11) by means of through vias (2, 2, ...).
Check by printing on the front surface (11) and the back surface (12) so that the through vias (2, 2, ...) are alternately connected to the ceramic substrate (1) that conducts between the surface and the back surface (12). The feature is that two or more patterns (3) are provided, the open check is performed by the continuity check of the check pattern (3) of the same system, and the short check is performed by the continuity check between the check patterns (3, 3) of different systems. Inspection method for ceramic substrates.
JP2051721A 1990-03-05 1990-03-05 Ceramic substrate inspection method Expired - Fee Related JPH07105582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2051721A JPH07105582B2 (en) 1990-03-05 1990-03-05 Ceramic substrate inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2051721A JPH07105582B2 (en) 1990-03-05 1990-03-05 Ceramic substrate inspection method

Publications (2)

Publication Number Publication Date
JPH03254198A JPH03254198A (en) 1991-11-13
JPH07105582B2 true JPH07105582B2 (en) 1995-11-13

Family

ID=12894754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2051721A Expired - Fee Related JPH07105582B2 (en) 1990-03-05 1990-03-05 Ceramic substrate inspection method

Country Status (1)

Country Link
JP (1) JPH07105582B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7684697B2 (en) * 2022-07-19 2025-05-28 株式会社ユニバーサルエンターテインメント Gaming Machines
JP7684698B2 (en) * 2022-07-19 2025-05-28 株式会社ユニバーサルエンターテインメント Gaming Machines

Also Published As

Publication number Publication date
JPH03254198A (en) 1991-11-13

Similar Documents

Publication Publication Date Title
EP0335123B1 (en) Multilayer printed-circuit board comprising surface-mounted memories
JP3338527B2 (en) High density laminated connector and connector design method
US5471090A (en) Electronic structures having a joining geometry providing reduced capacitive loading
US6479765B2 (en) Vialess printed circuit board
JP4939630B2 (en) Wiring board for electronic component inspection and manufacturing method thereof
JPH0348495A (en) Multi layer ceramic substrate
US4884170A (en) Multilayer printed circuit board and method of producing the same
JPS63211692A (en) Double-sided interconnection board
JPS60124987A (en) Method of selectively bonding metal film
US5303119A (en) Interconnection system for integrated circuits
JPS63217653A (en) Integrated circuit package
JPS5842639B2 (en) Manufacturing method of ceramic wiring board
JPH07105582B2 (en) Ceramic substrate inspection method
JPH03101193A (en) Thick film/thin film hybrid multilayer interconnection board
CA1055164A (en) Multilayer circuit board
JPS6244880B2 (en)
JP2832773B2 (en) Mejiro wiring board
JP2927048B2 (en) Multilayer wiring ceramic substrate
JP4774063B2 (en) Wiring board for electronic component inspection and manufacturing method thereof
JP2892474B2 (en) Via inspection method for ceramic substrate
JPS6155280B2 (en)
JPS63501996A (en) multilayer printed circuit board
JP2000123893A (en) Right angle connector
JPH03250789A (en) Multilayer printed circuit board
JPH01268191A (en) Inspecting method for wiring net of ceramic board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees