Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07105902B2 - Video signal processing circuit - Google Patents
[go: Go Back, main page]

JPH07105902B2 - Video signal processing circuit - Google Patents

Video signal processing circuit

Info

Publication number
JPH07105902B2
JPH07105902B2 JP60293622A JP29362285A JPH07105902B2 JP H07105902 B2 JPH07105902 B2 JP H07105902B2 JP 60293622 A JP60293622 A JP 60293622A JP 29362285 A JP29362285 A JP 29362285A JP H07105902 B2 JPH07105902 B2 JP H07105902B2
Authority
JP
Japan
Prior art keywords
circuit
level
video signal
knee
white
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60293622A
Other languages
Japanese (ja)
Other versions
JPS62157474A (en
Inventor
敏夫 村上
佐藤  裕
久雄 大田和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60293622A priority Critical patent/JPH07105902B2/en
Publication of JPS62157474A publication Critical patent/JPS62157474A/en
Publication of JPH07105902B2 publication Critical patent/JPH07105902B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ビデオカメラに用いる映像信号処理回路に係
わり、特に、輝度信号のハイレベルの階調を再現するた
めの白レベル圧縮回路、すなわち、ホワイトニー回路を
備えた映像信号処理回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit used in a video camera, and more particularly to a white level compression circuit for reproducing high level gradation of a luminance signal, that is, The present invention relates to a video signal processing circuit including a white knee circuit.

〔発明の背景〕[Background of the Invention]

従来より、ビデオカメラに用いる映像処理回路において
は、過変調を防止するなどの目的から、ホワイトクリツ
プ回路が設けられている。これは、規定のホワイトレベ
ルの、たとえば、115%のレベルをクリツプレベルと
し、ビデオ信号のこのホワイトクリツプレベル以上の部
分のレベルをこのホワイトクリツプレベルに制限するも
のである。このために、ビデオカメラの映像処理回路の
ダイナミツクレンジは制限され、たとえば、白地に模様
があるように被写体に対し、これから得られるビデオ信
号のレベルがホワイトクリツプレベル以上であるときに
は、この模様は除かれて再現できなくなる。そこで、映
像処理回路において、その有限なダイナミツクレベル内
に入力レベルの広い範囲に亘り階調を再現可能とするた
め、さらにホワイトニー回路が設けられている。
2. Description of the Related Art Conventionally, in a video processing circuit used for a video camera, a white clip circuit is provided for the purpose of preventing overmodulation. This is to set a level of, for example, 115% of a specified white level as a clip level, and limit the level of a portion of the video signal equal to or higher than this white clip level to this white clip level. For this reason, the dynamic range of the video processing circuit of the video camera is limited, and for example, when the level of the video signal obtained from the subject is equal to or higher than the white clip level, such as a pattern on a white background, this pattern is It cannot be reproduced because it is removed. Therefore, in the video processing circuit, a white knee circuit is further provided in order to reproduce the gradation over a wide range of the input level within the finite dynamic level.

これは、第11図に示すように、入出力特性が一定の傾斜
の直線aで表わされるのではなく、規定のホワイトレベ
ルで折れ曲がり(この折曲点nをニーポイントとい
う)、このニーポイントnから直線aよりも緩い傾斜の
直線bとなり、ホワイトクリツプレベル以上では、出力
レベルが一定となるものである。このニーポイントnか
らホワイトクリツプレベルと一致する点(ホワイトクリ
ツプポイント)までの直線bをニースロープという。こ
れにより、映像処理回路のダイナミツクレンジは、本
来、ホワイトクリツプ回路によつてホワイトクリツプレ
ベルまでのVaとなつていたのが、規定のホワイトレベ
ルに相当するレベルVwからホワイトクリツプレベルに
相当するレベルVaよりも高いレベルVbまでが規定のホ
ワイトレベルとホワイトクリツプレベルとの間に圧縮さ
れ、ダイナミツクレンジがレベルVbまで拡張される。
したがつて、白地中の模様は、これを表わすビデオ信号
のレベルがホワイトクリツプ回路のホワイトクリツプ以
上であつても、ホワイトニー回路のホワイトクリツプポ
イント以下であれば、再現可能となる。
As shown in FIG. 11, the input / output characteristic is not represented by a straight line a having a constant inclination, but is bent at a prescribed white level (this bending point n is called a knee point), and this knee point n Is a straight line b having a gentler inclination than the straight line a, and the output level becomes constant at the white clip level or higher. The straight line b from the knee point n to a point (white clip point) that coincides with the white clip level is called a knee slope. As a result, the dynamic range of the video processing circuit was originally set to V a up to the white clip level by the white clip circuit, but it is equivalent to the level V w corresponding to the specified white level to the white clip level. The level up to level V b higher than the level V a is compressed between the specified white level and the white clip level, and the dynamic range is expanded to level V b .
Therefore, the pattern in the white background can be reproduced even if the level of the video signal representing the white background is equal to or higher than the white clip of the white clip circuit and is below the white clip point of the white knee circuit.

従来、かかるホワイトニー回路の具体例としては、たと
えば、特開昭57-148476号公報に開示されるように、ビ
デオ信号が夫々供給される2つのスライス回路と、これ
らスライス回路の出力を所定の比率で加算する加算回路
とで構成され、これらスライス回路のうちの一方のスラ
イスレベルを一定にし、他方のスライスレベルを可変と
し、このスライスレベルと加算回路の加算比率とによ
り、ニーポイントを規定のホワイトレベルに固定したま
まニースロープとホワイトクリツプポイントとを夫々独
立に調整できるようにしたものが知られている。
Conventionally, as a specific example of such a white knee circuit, for example, as disclosed in Japanese Patent Laid-Open No. 57-148476, two slice circuits to which video signals are respectively supplied and outputs of these slice circuits are set to a predetermined value. The slice point of one of these slice circuits is made constant and the other slice level is made variable, and the knee point is defined by this slice level and the addition ratio of the adder circuit. It is known that the knee slope and the white clip point can be independently adjusted while being fixed at the white level.

しかし、これらが独立に調整可能といつても、2つのス
ライス回路のスライスレベルを固定すると、構成上、ニ
ースロープの調整とともにホワイトクリツプポイントも
同時に変化し、この変化は入力レベルの圧縮範囲を一定
とするようなものとなる。すなわち、スライス回路のス
ライスレベルが決まると、入力レベルの圧縮範囲が一意
的に決まつてしまう。このように、入力レベルの圧縮範
囲を所定に設定しようとすると、スライスレベル回路の
スライスレベルと加算回路の加算比率との一方を調整し
ながら他方を調整しなければならず、非常に手間がかか
るものとなる。
However, even if they can be adjusted independently, if the slice levels of the two slice circuits are fixed, the white clip point changes at the same time as the knee slope is adjusted, and this change makes the compression range of the input level constant. It becomes something like. That is, when the slice level of the slice circuit is determined, the compression range of the input level is uniquely determined. As described above, if the compression range of the input level is set to a predetermined value, one of the slice level of the slice level circuit and the addition ratio of the addition circuit must be adjusted while the other is adjusted, which is very troublesome. Will be things.

一方、ニーポイントを可変設定自在な固定のニースロー
プを有するホワイトニー回路は周知であり、ニーポイン
ト設定は固定で用いられる。そのため、設定した入力信
号レベルの範囲では階調が再現されるものの、その範囲
外では白クリツプされ階調が再現されない。また、ニー
スロープが固定であるため、階調再現範囲を拡大するた
めにはニーポイントを低く設定する方法しかない。
On the other hand, a white knee circuit having a fixed knee slope in which the knee point can be variably set is well known, and the knee point is fixedly used. Therefore, although the gradation is reproduced within the range of the set input signal level, the gradation is white and the gradation is not reproduced outside the range. Further, since the knee slope is fixed, there is only a method of setting the knee point low in order to expand the gradation reproduction range.

しかし、一般に、ある規定レベルの入力信号については
レベル圧縮を施したくないことから、ニーポイントの設
定を低くするには限界があり、入力信号の階調再現可能
範囲を拡大するのにはおのずと限界があるという問題が
あつた。
However, in general, we do not want to perform level compression on an input signal of a certain specified level, so there is a limit to lowering the knee point setting, and naturally there is a limit to expanding the gradation reproducible range of the input signal. There was a problem that there was.

〔発明の目的〕[Object of the Invention]

本発明の目的は、上記従来技術の問題点を解消し、入力
信号の圧縮されるレベル範囲が必ず規定のレベル以上と
なり、簡単かつダイナミツクレンジに任意の階調再現可
能レベル範囲を設定可能とした映像信号処理回路を提供
するにある。
The object of the present invention is to solve the above-mentioned problems of the prior art, and the level range in which the input signal is compressed is always a specified level or higher, and it is possible to set an arbitrary gradation reproducible level range easily and in the dynamic range. To provide a video signal processing circuit.

〔発明の概要〕[Outline of Invention]

この目的を達成するために、本発明は、ホワイトニー回
路のニーポイントを変化可能とし、該ニーポイントを入
力信号のレベルに応じて変化させることにより、該ニー
ポイント毎のニースロープから等価的に所要のニースロ
ープを得るようにした点に特徴がある。
To achieve this object, the present invention makes it possible to change the knee point of a white knee circuit, and by changing the knee point according to the level of an input signal, the knee slope of each knee point is equivalently changed. The feature is that the required knee slope is obtained.

〔発明の実施例〕Example of Invention

以下、本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明による映像信号処理回路の一実施例を示
すブロツク図であつて、1は映像信号の入力端子、2は
クランプ回路、4は比較器、5は可変抵抗器、6は位相
反転回路、7はホワイトニー回路、8は制御入力端子、
9は可変抵抗器、10は出力端子である。
FIG. 1 is a block diagram showing an embodiment of a video signal processing circuit according to the present invention, in which 1 is an input terminal of a video signal, 2 is a clamp circuit, 4 is a comparator, 5 is a variable resistor, and 6 is a phase. An inverting circuit, 7 a white knee circuit, 8 a control input terminal,
Reference numeral 9 is a variable resistor, and 10 is an output terminal.

同図において、映像信号は入力端子1に入力され、クラ
ンプ回路2により黒レベルがクランプされる。そのクラ
ンプ信号は比較器4およびホワイトニー回路7に入力さ
れる。
In the figure, the video signal is input to the input terminal 1, and the black level is clamped by the clamp circuit 2. The clamp signal is input to the comparator 4 and the white knee circuit 7.

上記ホワイトニー回路は固定のニースロープを有する
が、制御入力端子8に入力される直流電圧によりニーポ
イントを任意に設定可能である。
The white knee circuit has a fixed knee slope, but the knee point can be arbitrarily set by the DC voltage input to the control input terminal 8.

比較器4では、入力されたクランプ映像信号が可変抵抗
器5の摺動位置により決まる直流電圧以上で、ニーポイ
ントの制御を開始するようにする。比較器4の出力は位
相反転器6に入力されて反転される。可変抵抗器9はそ
の反転信号と比較器4の正転信号とを混合する。この混
合比はこの可変抵抗器9の摺動位置により決まる。可変
抵抗器9の出力は、制御信号として、制御入力端子8か
らホワイトニー回路7に入力され、その電圧に応動しニ
ーポイントを変える。
In the comparator 4, the control of the knee point is started when the input clamp video signal is equal to or higher than the DC voltage determined by the sliding position of the variable resistor 5. The output of the comparator 4 is input to the phase inverter 6 and inverted. The variable resistor 9 mixes its inverted signal with the normal signal of the comparator 4. This mixing ratio is determined by the sliding position of the variable resistor 9. The output of the variable resistor 9 is input as a control signal from the control input terminal 8 to the white knee circuit 7 and changes the knee point in response to the voltage thereof.

以上の動作の結果、入力端子1と出力端子10の入出力特
性は、可変抵抗器9の摺動位置により第2図または第3
図になる。
As a result of the above operation, the input / output characteristics of the input terminal 1 and the output terminal 10 are shown in FIG. 2 or 3 depending on the sliding position of the variable resistor 9.
It becomes a figure.

第2図および第3図はその動作を説明するための入出力
特性図である。
2 and 3 are input / output characteristic diagrams for explaining the operation.

第2図の特性は、可変抵抗器9の摺動位置が第1図にお
いて上側、すなわち反転信号の混合比が大きい場合であ
り、入力レベルがV1,V2,V3,V4と大きくなるに従い固有
のニーポイントが低い方向に制御される。各ニーポイン
トn1,n2,n3,n4に対する固有のニースロープは、夫々の
ニーポイントから上向きに傾斜する細線で示しており、
入力レベルV1,V2,V3,V4に対するニーポイントをn1,
n2,n3,n4とすると、入力レベルV1,V2,V3,V4から縦軸に
平行な破線を夫々に対応した固有のニースロープとの交
点n1,a,b,cが、夫々の入力レベルに対する出力レベル
となる。したがつて、交点n1,a,b,cを結んだ実線が得
られるニースロープとなる。そこで、入力レベルがV1,
V2,V3,V4と変化すると、n1,n2,n3,n4とニーポイントが
変わり、ニースロープが緩やかになつて入力レベルの有
効な範囲が拡張する。
The characteristic of FIG. 2 is when the sliding position of the variable resistor 9 is the upper side in FIG. 1, that is, when the mixing ratio of the inverted signal is large, and the input level is large as V 1 , V 2 , V 3 and V 4. As it gets closer, the unique knee point is controlled in the lower direction. The unique knee slope for each knee point n 1 , n 2 , n 3 , n 4 is shown by a thin line that slopes upward from each knee point,
The knee points for the input levels V 1 , V 2 , V 3 , V 4 are n 1 ,
Assuming that n 2 , n 3 and n 4 , the intersections n 1 , a, b, from the input levels V 1 , V 2 , V 3 and V 4 with the unique knee slopes corresponding to the broken lines parallel to the vertical axis, respectively. c is the output level for each input level. Therefore, the solid line connecting the intersection points n 1 , a, b, and c is a nice slope. Therefore, the input level is V 1 ,
When changing to V 2 , V 3 and V 4 , the knee point changes to n 1 , n 2 , n 3 and n 4 , the knee slope becomes gentle and the effective range of the input level expands.

一方、第3図の特性は、可変抵抗器9の摺動位置が第1
図において下側、すなわち正転信号の混合比が大きい場
合であり、入力レベルがV5,V6,V7,V8と大きくなるに従
い固有のニーポイントが高くなる方向に制御されるた
め、n5,n6,n7,n8とニーポイントが移動し、ニースロー
プを急にすることができる。
On the other hand, the characteristic of FIG. 3 is that the sliding position of the variable resistor 9 is the first.
In the figure, the lower side, that is, the case where the mixing ratio of the normal rotation signals is large, and the unique knee point is controlled to increase in accordance with the increase of the input level to V 5 , V 6 , V 7 , and V 8 , n 5, n 6, n 7 , n 8 and knee-point to be moved, can be steeper knee slope.

第4図は、第1図の回路構成の具体的要部を示す回路図
であつて、11は映像信号の入力端子、12,15,17〜19,21,
23,24,26〜28,30,31はトランジスタ、13はコンデンサ、
16はクランプパルスの入力端子、20は出力端子、22はニ
ーポイント制御電圧の入力端子、25,29は可変抵抗器で
ある。
FIG. 4 is a circuit diagram showing a specific main part of the circuit configuration of FIG. 1, in which 11 is an input terminal of a video signal, 12, 15, 17 to 19, 21,
23,24,26 to 28,30,31 are transistors, 13 is a capacitor,
Reference numeral 16 is an input terminal for a clamp pulse, 20 is an output terminal, 22 is an input terminal for a knee point control voltage, and 25 and 29 are variable resistors.

同図において、映像信号は入力端子11よりトランジスタ
12のベースに供給され、そのエミツタ出力信号は、入力
端子16に供給されるクランプパルスによりトランジスタ
15がスイツチング動作し、黒レベルがクランプされる。
トランジスタ17,18,19は差動増幅器を構成し、上記クラ
ンプ信号を増幅し、出力端子20より出力される。トラン
ジスタ21は、そのベース電位とトランジスタ19のコレク
タ電位の差が順方向電圧以上となるとき導通し、ニーポ
イントをつくる。このニーポイントはは入力端子22の直
流電圧により変化する。トランジスタ30,31は比較器を
構成し、先のクランプ信号と可変抵抗器29の摺動位置で
決まる直流電位とを比較し、両者の電位の大なる方をト
ランジスタ24のベースに出力する。可変抵抗器29によ
り、第2図においては電圧V1を、第3図においてはV5
を与える。トランジスタ24,26,27は差動増幅器を構成
し、先の比較器出力信号を反転および正転増幅する。可
変抵抗器25はこの反転および正転信号を混合し、その摺
動位置で決まる混合比の信号をトランジスタ23を介し
て、ニーポイント制御入力端子22に与える。前述したよ
うに、この可変抵抗器の摺動位置により、第2図または
第3図の特性にすることができる。
In the figure, the video signal is input from the input terminal 11 to the transistor.
The output signal of the emitter supplied to the base of 12 is a transistor by the clamp pulse supplied to the input terminal 16.
15 switches and black level is clamped.
Transistors 17, 18 and 19 form a differential amplifier, amplify the clamp signal, and output it from output terminal 20. The transistor 21 conducts when the difference between the base potential of the transistor 21 and the collector potential of the transistor 19 is equal to or higher than the forward voltage, and forms a knee point. This knee point changes depending on the DC voltage at the input terminal 22. The transistors 30 and 31 form a comparator, compare the above clamp signal with the DC potential determined by the sliding position of the variable resistor 29, and output the larger potential of both to the base of the transistor 24. The variable resistor 29 causes the voltage V 1 in FIG. 2 and V 5 in FIG.
give. Transistors 24, 26 and 27 form a differential amplifier, which inverts and forward-amplifies the output signal of the comparator. The variable resistor 25 mixes the inverted and forward rotation signals and gives a signal of a mixing ratio determined by the sliding position to the knee point control input terminal 22 via the transistor 23. As described above, depending on the sliding position of this variable resistor, the characteristic shown in FIG. 2 or 3 can be obtained.

次に、本発明の他の実施例について第5図,第6図を用
いて説明する。
Next, another embodiment of the present invention will be described with reference to FIGS.

第5図は本発明による映像信号処理回路の他の実施例を
示すブロツク図、第6図はその動作を説明するための入
出力特性図であつて、1は映像信号の入力端子、2クラ
ンプ回路、4は比較器、5と9は可変抵抗器、6は位相
反転回路、7はホワイトニー回路、8はニーポイント制
御電圧の入力端子、10は出力端子、32はピーク検波器で
ある。
FIG. 5 is a block diagram showing another embodiment of the video signal processing circuit according to the present invention, and FIG. 6 is an input / output characteristic diagram for explaining the operation thereof, wherein 1 is an input terminal of a video signal and 2 clamps. Reference numeral 4 is a comparator, 5 and 9 are variable resistors, 6 is a phase inversion circuit, 7 is a white knee circuit, 8 is an input terminal of a knee point control voltage, 10 is an output terminal, and 32 is a peak detector.

第5図において、映像信号は入力端子1に入力され、ク
ランプ回路2により黒レベルがクランプされる。そのク
ランプ信号はピーク検波器32およびホワイトニー回路7
に入力される。
In FIG. 5, the video signal is input to the input terminal 1, and the clamp circuit 2 clamps the black level. The clamp signal is the peak detector 32 and the white knee circuit 7
Entered in.

ピーク検波器32によりクランプ信号のピーク値(たとえ
ば1フイールド内での)が検出され、その直流電圧は比
較器4に入力される。この比較器により可変抵抗器5の
摺動位置で決まる直流電位と先のピーク検波器出力電圧
を比較し、大なる方の電圧が位相反転器6に出力され
る。そして、位相反転器により反転された信号が可変抵
抗器9を介して、ニーポイント制御入力端子8に入力さ
れ、その入力電圧に応動しニーポイントを制御する。
The peak value of the clamp signal (for example, within one field) is detected by the peak detector 32, and its DC voltage is input to the comparator 4. This comparator compares the DC potential determined by the sliding position of the variable resistor 5 with the output voltage of the peak detector, and the larger voltage is output to the phase inverter 6. Then, the signal inverted by the phase inverter is input to the knee point control input terminal 8 via the variable resistor 9, and responds to the input voltage to control the knee point.

以上の動作により、入力端子1と出力端子10の入出力特
性は第6図となる。
With the above operation, the input / output characteristics of the input terminal 1 and the output terminal 10 are as shown in FIG.

第6図において、入力映像信号レベルのピーク値により
ニーポイントの制御される開始電圧はV5であり、可変
抵抗器5により設定される。また、ピーク値がV6のと
きニーポイントをn6に、同様にV7のときn7に、V8
ときn8になるように可変抵抗器9により設定される。
このように、入力映像信号の所定レベル以上のピーク値
から、その値の高くなる方向に対しニーポイントを低く
する制御することにより、ピーク値が小さい場合映像信
号のハイライト部の階調を細かく(正確に)、ピーク値
が大きい場合階調を荒く表現する。これにより、ホワイ
トクリツプレベル内に、全レベルの映像信号の階調を表
現できる。
In FIG. 6, the starting voltage at which the knee point is controlled by the peak value of the input video signal level is V 5, which is set by the variable resistor 5. Further, the knee point is set to n 6 when the peak value is V 6 , similarly to n 7 when V 7 and n 8 when V 8 is set by the variable resistor 9.
In this way, by controlling the knee point from the peak value of a predetermined level or higher of the input video signal to the direction in which the value becomes higher, the gradation of the highlight part of the video signal is made finer when the peak value is small. (Precisely) When the peak value is large, the gradation is roughly expressed. As a result, it is possible to express the gradation of the video signal at all levels within the white clip level.

第7図は第5図の回路構成の具体的要部を示す回路図で
あつて、33,35は可変抵抗器、34,36,37〜39はトランジ
スタであり、第4図は同一符号は同一部分を示す。
FIG. 7 is a circuit diagram showing a specific main part of the circuit configuration of FIG. 5, in which 33 and 35 are variable resistors, 34, 36 and 37 to 39 are transistors, and the same reference numerals in FIG. The same part is shown.

同図において、クランプ回路、ホワイトニー回路は第4
図と同様の回路でありそれらの動作の説明は省略する。
クランプされた映像信号はトランジスタ39のベースに供
給され、コンデンサ38をそのエミツタ出力電圧のピーク
電圧まで充電する。トランジスタ36,37で構成された比
較器により、可変抵抗器35の摺動位置により決められる
直流電位と上記ピーク電圧とが比較され、大なる方が出
力される。そして、トランジスタ34により位相反転さ
れ、トランジスタ23および可変抵抗器33を介してニーポ
イント制御入力端子22に供給される。
In the figure, the clamp circuit and the white knee circuit are the fourth.
The circuits are the same as those in the figure, and the description of their operation is omitted.
The clamped video signal is applied to the base of transistor 39 to charge capacitor 38 to the peak voltage of its emitter output voltage. The DC potential determined by the sliding position of the variable resistor 35 is compared with the peak voltage by the comparator composed of the transistors 36 and 37, and the larger one is output. Then, the phase is inverted by the transistor 34 and supplied to the knee point control input terminal 22 via the transistor 23 and the variable resistor 33.

以上の動作により、可変抵抗器35の摺動位置により決ま
る映像信号のピーク値以上で、そのピーク値に応じてニ
ーポイントを可変し、第6図で示した入出力特性が実現
される。
By the above operation, the knee point is changed according to the peak value of the video signal which is determined by the sliding position of the variable resistor 35 or more, and the input / output characteristic shown in FIG. 6 is realized.

次に、本発明のさらに他の実施例について第8図および
第9図を用いて説明する。
Next, still another embodiment of the present invention will be described with reference to FIGS.

第8図は、本発明による映像信号処理回路のさらに他の
実施例を示すブロツク図、第9図はその動作を説明する
ための入出力特性図であつて、1は映像信号の入力端
子、2はクランプ回路、4は比較器、5は可変抵抗器、
6は位相反転回路、7はホワイトニー回路、8はニーポ
イント制御入力端子、10は出力端子、32はピーク検波
器、40は掛算器である。
FIG. 8 is a block diagram showing still another embodiment of the video signal processing circuit according to the present invention, and FIG. 9 is an input / output characteristic diagram for explaining the operation thereof, in which 1 is a video signal input terminal, 2 is a clamp circuit, 4 is a comparator, 5 is a variable resistor,
6 is a phase inversion circuit, 7 is a white knee circuit, 8 is a knee point control input terminal, 10 is an output terminal, 32 is a peak detector, and 40 is a multiplier.

第8図において、1,2,3は第1図と同一なので説明を省
略する。クランプされた映像信号はホワイトニー回路
7、比較器4およびピーク検波器32に供給される。
In FIG. 8, 1, 2, and 3 are the same as in FIG. The clamped video signal is supplied to the white knee circuit 7, the comparator 4 and the peak detector 32.

比較器4により、可変抵抗器5の摺動位置で決まる直流
電位と上記映像信号の直流電位が比較され、大なる方が
出力される。そして、位相反転器6により反転された信
号と正転信号が別々の掛算器40に供給される。ピーク検
波器32により、上記クランプ信号のピークが検出され、
掛算器40に供給される。ピーク値が大きい場合、ニーポ
イント制御入力端子8には主にクランプ信号の反転信号
が供給され、第9図で示したl3の入出力特性となる。
逆にピーク値が小さい場合、8には主にクランプ信号の
正転信号が供給され、第9図で示したl2の入出力特性
となる。
The comparator 4 compares the DC potential determined by the sliding position of the variable resistor 5 with the DC potential of the video signal, and outputs the larger one. Then, the signal inverted by the phase inverter 6 and the normal signal are supplied to different multipliers 40. The peak detector 32 detects the peak of the clamp signal,
It is supplied to the multiplier 40. When the peak value is large, an inverted signal of the clamp signal is mainly supplied to the knee point control input terminal 8 and the input / output characteristic of l 3 shown in FIG. 9 is obtained.
On the contrary, when the peak value is small, the normal signal of the clamp signal is mainly supplied to 8, and the input / output characteristic of l 2 shown in FIG. 9 is obtained.

以上の動作により、入力映像信号のピークが小さい場合
には、ニースロープが急になるようにしてホワイト部を
細かく再現し、入力映像信号のピークが大きい場合に
は、ニースロープが緩やかになるようにして、階調再現
可能な入力レベルの範囲が拡がるようになる。
With the above operation, when the peak of the input video signal is small, the knee slope becomes steep so that the white part is reproduced finely, and when the peak of the input video signal is large, the knee slope becomes gentle. As a result, the range of input levels in which gradation can be reproduced is expanded.

第10図は第8図の回路構成の具体的要部を示す回路図て
あつて、41,42は可変抵抗器、43〜46はトランジスタ、4
7はコンデンサであり、第4図と同一符号は同一部分を
示す。
FIG. 10 is a circuit diagram showing a specific main part of the circuit configuration of FIG. 8, 41 and 42 are variable resistors, 43 to 46 are transistors, and 4
Reference numeral 7 is a capacitor, and the same symbols as those in FIG. 4 indicate the same portions.

同図において、クランプ回路,ホワイトニー回路は第4
図と同様なので説明を省略する。
In the figure, the clamp circuit and the white knee circuit are the fourth
The description is omitted because it is similar to the figure.

クランプされた映像信号はトランジスタ48のベースに供
給され、コンデンサ47によりそのピーク値が検出され
る。トランジスタ43,44は比較器を構成し、トランジス
タ44のコレクタ電流は、可変抵抗器41の摺動位置により
決まるトランジスタ43のベース電位よりトランジスタ44
のベースに供給されるクランプ信号が大なるとき流れ、
トランジスタ45,46の掛算器によりトランジスタ46のベ
ースに供給されるピーク値に応じて制限される。トラン
ジスタ45のコレクタ電圧はトランジスタ23を介して、ニ
ーポイント制御入力端子22に供給される。
The clamped video signal is supplied to the base of the transistor 48, and its peak value is detected by the capacitor 47. The transistors 43 and 44 form a comparator, and the collector current of the transistor 44 is based on the base potential of the transistor 43 determined by the sliding position of the variable resistor 41.
Flows when the clamp signal supplied to the base of
The multiplier of transistors 45 and 46 limits the peak value supplied to the base of transistor 46. The collector voltage of the transistor 45 is supplied to the knee point control input terminal 22 via the transistor 23.

以上の動作により、映像信号のピーク値に応じて、映像
信号によるニーポイントの制御量が変化し、第9図の入
出力特性が得られる。
With the above operation, the control amount of the knee point by the video signal changes according to the peak value of the video signal, and the input / output characteristic of FIG. 9 is obtained.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、ホワイトニー回
路の特性として、ニーポイントやホワイトクリップレベ
ルを固定として、任意の傾きのニースロープを設定する
ことができるから、映像信号の規定のホワイトレベル以
下の部分を圧縮することなく、該映像信号の階調再現可
能なレベル範囲を任意に設定することができることにな
り、映像信号のハイライト部での階調を損なうことなく
表現することができ、上記従来技術の問題を解決して優
れた機能の映像信号処理回路を提供することができる。
As described above, according to the present invention, as the characteristics of the white knee circuit, the knee point and the white clip level can be fixed and the knee slope with an arbitrary inclination can be set. It is possible to arbitrarily set the level range in which the gradation of the video signal can be reproduced without compressing the following part, and it is possible to express without impairing the gradation in the highlight part of the video signal. It is possible to provide a video signal processing circuit having an excellent function by solving the above-mentioned problems of the prior art.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明による映像信号処理回路の一実施例を示
すブロツク図、第2図および第3図は第1図に示した実
施例の動作を説明するための入出力特性図、第4図は第
1図の回路構成の具体的要部を示す回路図、第5図は本
発明による映像信号処理回路の他の実施例を示すブロツ
ク図、第6図は第5図に示した実施例の動作を説明する
ための入出力特性図、第7図は第5図の回路構成の具体
的要部を示す回路図、第8図は本発明による映像信号処
理回路のさらに他の実施例を示すブロツク図、第9図は
第8図に示した実施例の動作を説明するための入出力特
性図、第10図は第8図の回路構成の具体的要部を示す回
路図、第11図は従来の映像信号処理回路におけるホワイ
トニー回路の入出力特性図である。 1……入力端子、2……クランプ回路、4……比較器、
5,9……可変抵抗器、6……位相反転回路、7……ホワ
イトニー回路、10……出力端子、32……ピーク検波回
路、40……掛算器。
FIG. 1 is a block diagram showing an embodiment of a video signal processing circuit according to the present invention, FIGS. 2 and 3 are input / output characteristic diagrams for explaining the operation of the embodiment shown in FIG. 1, and FIG. FIG. 5 is a circuit diagram showing a specific main part of the circuit configuration of FIG. 1, FIG. 5 is a block diagram showing another embodiment of a video signal processing circuit according to the present invention, and FIG. 6 is an implementation shown in FIG. FIG. 7 is an input / output characteristic diagram for explaining the operation of the example, FIG. 7 is a circuit diagram showing a specific main part of the circuit configuration of FIG. 5, and FIG. FIG. 9 is an input / output characteristic diagram for explaining the operation of the embodiment shown in FIG. 8. FIG. 10 is a circuit diagram showing a specific main part of the circuit configuration of FIG. FIG. 11 is an input / output characteristic diagram of the white knee circuit in the conventional video signal processing circuit. 1 ... input terminal, 2 ... clamp circuit, 4 ... comparator,
5,9 ... Variable resistor, 6 ... Phase inversion circuit, 7 ... White knee circuit, 10 ... Output terminal, 32 ... Peak detection circuit, 40 ... Multiplier.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−251375(JP,A) 特開 昭57−148476(JP,A) 実開 昭57−111119(JP,U) 実開 昭56−37575(JP,U) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-61-251375 (JP, A) JP-A-57-148476 (JP, A) Actually open 57-111119 (JP, U) Actual-open Sho-56- 37575 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】映像信号の規定のホワイトレベルを超える
所定のホワイトクリップレベルで該映像信号をクリップ
するホワイトクリップ回路を備えた映像信号処理回路に
おいて、 入力映像信号の直流レベルが一定の所定レベルとなるよ
うに該入力映像信号をクランプするクランプ回路と、 該クランプ回路の出力映像信号での該規定のホワイトレ
ベル以上の所定の基準レベルを超えるレベルを検出する
検出回路と、 該検出回路による検出レベルを調整可能とし、調整され
た該検出レベルに応じた制御信号を形成する制御信号形
成回路と、 該クランプ回路の出力映像信号が供給され、該出力映像
信号での上記一定基準レベル以下の部分では、一定の利
得が設定され、該出力映像信号での上記一定基準レベル
以上の部分では、該制御信号のレベルに応じて利得が変
化するホワイトニー回路と を設け、 該ホワイトニー回路の特性としては、上記一定基準レベ
ルにニーポイントがあり、かつ、上記クランプ回路の出
力映像信号での上記一定基準レベル以上の部分では、上
記制御信号形成回路での上記検出回路による検出レベル
の調整に応じて傾きが可変のニースロープを呈し、 該ホワイトニー回路の出力映像信号を上記ホワイトクリ
ップ回路に供給することを特徴とする映像信号処理回
路。
1. A video signal processing circuit comprising a white clip circuit for clipping a video signal at a predetermined white clip level exceeding a specified white level of the video signal, wherein a DC level of an input video signal is a predetermined level. A clamp circuit for clamping the input video signal, a detection circuit for detecting a level in the output video signal of the clamp circuit that exceeds a predetermined reference level equal to or higher than the specified white level, and a detection level by the detection circuit. And a control signal forming circuit for forming a control signal according to the adjusted detection level, and an output video signal of the clamp circuit are supplied. , A constant gain is set, and in the part of the output video signal above the constant reference level, the level of the control signal is A white knee circuit whose gain changes in accordance with the characteristics of the white knee circuit has a knee point at the constant reference level, and a portion of the output video signal of the clamp circuit above the constant reference level. The present invention is characterized in that a knee slope whose slope is variable according to the adjustment of the detection level by the detection circuit in the control signal forming circuit is presented, and the output video signal of the white knee circuit is supplied to the white clip circuit. Video signal processing circuit.
JP60293622A 1985-12-28 1985-12-28 Video signal processing circuit Expired - Lifetime JPH07105902B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60293622A JPH07105902B2 (en) 1985-12-28 1985-12-28 Video signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60293622A JPH07105902B2 (en) 1985-12-28 1985-12-28 Video signal processing circuit

Publications (2)

Publication Number Publication Date
JPS62157474A JPS62157474A (en) 1987-07-13
JPH07105902B2 true JPH07105902B2 (en) 1995-11-13

Family

ID=17797093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60293622A Expired - Lifetime JPH07105902B2 (en) 1985-12-28 1985-12-28 Video signal processing circuit

Country Status (1)

Country Link
JP (1) JPH07105902B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3803291C2 (en) * 1988-02-04 1995-08-17 Broadcast Television Syst Method and circuit for white compression of a video signal
JP2547686B2 (en) * 1991-06-21 1996-10-23 三洋電機株式会社 Video signal processing circuit
JP5275122B2 (en) * 2008-05-30 2013-08-28 パナソニック株式会社 Dynamic range compression apparatus, dynamic range compression method, program, integrated circuit, and imaging apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637575U (en) * 1979-08-29 1981-04-09
JPS6322765Y2 (en) * 1980-12-27 1988-06-22
JPS57148476A (en) * 1981-03-10 1982-09-13 Sony Corp Picture signal processing circuit
JPS61251375A (en) * 1985-04-30 1986-11-08 Sony Corp Compression circuit for image pickup signal

Also Published As

Publication number Publication date
JPS62157474A (en) 1987-07-13

Similar Documents

Publication Publication Date Title
US4658297A (en) Automatic gain control circuit
JPH07105902B2 (en) Video signal processing circuit
JPH05151705A (en) Video signal processing device and signal processing circuit
JPS61152166A (en) White compression circuit for video signal
JP2551205B2 (en) Contour correction circuit
JPH0233265A (en) Video signal white compression device
JPS6042668B2 (en) Image quality adjustment device
CA2132142C (en) Noise reducing apparatus
JP2737906B2 (en) Image signal edge enhancement circuit
JPH06245100A (en) Video signal processor
JP2953831B2 (en) Brightness processing circuit of video tape recorder playback device
JPS6148312B2 (en)
JP2547736B2 (en) Image quality adjustment circuit
JP2735544B2 (en) Video signal playback device
JPH01198871A (en) Contour emphasizing circuit
JP2570256B2 (en) Digital clip correction circuit
JPH01212973A (en) Aperture circuit
KR970003249Y1 (en) Auto-tracking input circuit of high fidelity vcr
JPS6326168A (en) Noise eliminating circuit
JPS619083A (en) Noise reduction device of picture signal
KR860001342B1 (en) Pulse nosie reduction device
JPH07147666A (en) Video tape recorder
JPH06133398A (en) Sound reproduction device
JPS60199269A (en) Profile correcting device of video signal
JPS5916465B2 (en) Horizontal oscillation frequency automatic control circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term