Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07107900B2 - Manufacturing method of semiconductor device having patterned semiconductor region - Google Patents
[go: Go Back, main page]

JPH07107900B2 - Manufacturing method of semiconductor device having patterned semiconductor region - Google Patents

Manufacturing method of semiconductor device having patterned semiconductor region

Info

Publication number
JPH07107900B2
JPH07107900B2 JP61143582A JP14358286A JPH07107900B2 JP H07107900 B2 JPH07107900 B2 JP H07107900B2 JP 61143582 A JP61143582 A JP 61143582A JP 14358286 A JP14358286 A JP 14358286A JP H07107900 B2 JPH07107900 B2 JP H07107900B2
Authority
JP
Japan
Prior art keywords
semiconductor
patterned
layer
semiconductor region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61143582A
Other languages
Japanese (ja)
Other versions
JPS63120A (en
Inventor
祥郎 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61143582A priority Critical patent/JPH07107900B2/en
Publication of JPS63120A publication Critical patent/JPS63120A/en
Publication of JPH07107900B2 publication Critical patent/JPH07107900B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板から、その表面側にパターン化半
導体領域を有する半導体装置を製造する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a patterned semiconductor region on its surface side from a semiconductor substrate.

従来の技術 従来、半導体基板から、その表面側にパターン化半導体
領域を有する半導体装置を製造する方法として、半導体
基板上に、電子ビームまたはイオンビームに感応するレ
ジストでなるマスク材層を形成し、そのマスク材層に対
する電子ビームまたはイオンビームの描写処理によっ
て、マスク材層に所望のパターンの潜像を形成し、その
潜像の形成されたマスク材層に対する現像処理によっ
て、マスク材層から、パターン化マスク層を形成し、次
に、半導体基板に対する、パターン化マスク層をマスク
とする例えば反応性イオンを用いたエッチング処理によ
って、半導体基板の表面側に、パターン化半導体領域を
形成する、という工程を有して、目的とするパターン化
半導体領域を有する半導体装置を製造する方法(これを
第1の製法と称する)が提案されている。
2. Description of the Related Art Conventionally, as a method of manufacturing a semiconductor device having a patterned semiconductor region on its surface side from a semiconductor substrate, a mask material layer made of a resist sensitive to an electron beam or an ion beam is formed on the semiconductor substrate, A latent image having a desired pattern is formed on the mask material layer by an electron beam or ion beam drawing process on the mask material layer, and a pattern is formed on the mask material layer by a developing process on the mask material layer on which the latent image is formed. Forming a patterned semiconductor layer, and then forming a patterned semiconductor region on the surface side of the semiconductor substrate by etching the semiconductor substrate using the patterned mask layer as a mask, for example, by using reactive ions. And a method of manufacturing a semiconductor device having a desired patterned semiconductor region (this is a first manufacturing method). Called) is proposed.

このような従来の第1の製法によれば、パターン化マス
ク層を、マスク材層に対する電子ビームまたはイオンビ
ームの描写処理にもとずき形成するので、そのパターン
化マスク層を微細に形成することができ、よって、パタ
ーン化半導体領域を微細に形成することができる。
According to the first conventional manufacturing method as described above, the patterned mask layer is formed based on the electron beam or ion beam drawing process on the mask material layer, so that the patterned mask layer is finely formed. Therefore, the patterned semiconductor region can be formed finely.

また、従来、半導体基板から、その表面側にパターン化
半導体領域を形成する方法として、半導体基板上にパタ
ーン化マスク層を形成することなしに、その半導体基板
に対するイオンビームを用いた描写エッチング処理を、
直ちに、行うことによって、半導体基板の表面側に、パ
ターン化半導体領域を形成する、という工程を有して、
目的とするパターン化半導体領域を有する半導体装置を
製造する方法(これを第2の製法と称する)も提案され
ている。
Further, conventionally, as a method of forming a patterned semiconductor region on the surface side of a semiconductor substrate, a depiction etching process using an ion beam is performed on the semiconductor substrate without forming a patterned mask layer on the semiconductor substrate. ,
Immediately, by performing, to form a patterned semiconductor region on the surface side of the semiconductor substrate, having a step,
A method of manufacturing a semiconductor device having a desired patterned semiconductor region (this is called a second manufacturing method) has also been proposed.

このような従来の第2の製法によれば、パターン化半導
体領域をイオンビームを用いた描写エッチング処理によ
って形成するので、そのパターン化半導体領域を、上述
した従来の第1の製法の場合と同様に、微細に形成する
ことができる。また、半導体基板上にパターン化マスク
層を形成する必要がないので、上述した従来の第1の製
法に比し、簡易に、パターン化マスク層を形成すること
ができる。
According to the second conventional manufacturing method as described above, the patterned semiconductor region is formed by the depiction etching process using the ion beam. Therefore, the patterned semiconductor region is the same as in the first conventional manufacturing method described above. In addition, it can be finely formed. Further, since it is not necessary to form the patterned mask layer on the semiconductor substrate, it is possible to easily form the patterned mask layer as compared with the above-described first conventional manufacturing method.

発明が解決しようとする問題点 しかしながら、上述した従来の第1の製法の場合、パタ
ーン化半導体領域を、半導体基板に対するパターン化マ
スク層をマスクするエッチング処理によって形成してい
るので、パターン化半導体領域が、半導体基板の表面の
パターン化半導体領域の形成されていない領域に、欠陥
を残して形成され、そして、その欠陥がパターン化半導
体領域と連接しているので、パターン化半導体領域を、
所期の特性を有するものとして形成することができな
い、という欠点を有していた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the case of the above-described first conventional manufacturing method, the patterned semiconductor region is formed by the etching process for masking the patterned mask layer on the semiconductor substrate. Is formed in the region of the surface of the semiconductor substrate in which the patterned semiconductor region is not formed, leaving a defect, and since the defect is connected to the patterned semiconductor region, the patterned semiconductor region is
It has the drawback that it cannot be formed as having the desired properties.

また、上述した欠陥のため、半導体基板の表面側にパタ
ーン化半導体領域を形成して後、半導体基板上に、半導
体層を、パターン化半導体領域を埋め込んだ状態に形成
せんとしても、その半導体層を良好な結晶性を有するも
のとして形成することができず、また、このため、パタ
ーン化半導体領域が、所期の特性から劣化してしまう、
という欠点を有していた。
Further, because of the above-mentioned defects, even if the semiconductor layer is not formed on the semiconductor substrate after the patterned semiconductor region is formed on the surface side of the semiconductor substrate, the semiconductor layer is not formed. Can not be formed as having good crystallinity, and therefore, the patterned semiconductor region is deteriorated from the desired characteristics,
It had a drawback.

また、上述した従来の第2の製法の場合、パターン化半
導体領域を、半導体基板に対するイオンビームを用いた
描写エッチング処理によって形成しているので、上述し
た従来の第1の製法の場合と同様に、パターン化半導体
領域が、半導体基板の表面のパターン化半導体領域の形
成されていない領域に、欠陥を残して形成され、このた
め、上述した従来の第1の製法の場合と同様に、パター
ン化半導体領域を所期の特性を有するものとして形成す
ることができない、半導体基板上に、半導体層を、パタ
ーン化半導体領域を埋めこんだ状態に、良好な結晶性を
有するものとして形成することができない、パターン化
半導体領域が、所期の特性から劣化してしまう、などの
欠点を有していたとともに、パターン化半導体領域を形
成するのに比較的長い時間を必要とするなどの欠点を有
していた。
Further, in the case of the above-described second conventional manufacturing method, the patterned semiconductor region is formed by the depiction etching process using the ion beam on the semiconductor substrate, and therefore, similarly to the case of the above-described first conventional manufacturing method. , The patterned semiconductor region is formed on the surface of the semiconductor substrate in a region where the patterned semiconductor region is not formed, leaving a defect, and therefore, the patterned semiconductor region is formed in the same manner as in the case of the above-described first conventional manufacturing method. The semiconductor region cannot be formed with desired properties, or the semiconductor layer cannot be formed on the semiconductor substrate with the patterned semiconductor region embedded therein as having good crystallinity. However, the patterned semiconductor region has a drawback that it deteriorates from the desired characteristics, and it is relatively difficult to form the patterned semiconductor region. It has had a disadvantage, such as requiring a time.

問題点を解決するための手段 よって、本発明は、上述した欠点のない、新規なパター
ン化半導体領域を有する半導体装置の製法を提案せんと
するものである。
By the means for solving the problems, the present invention proposes a method for manufacturing a semiconductor device having a novel patterned semiconductor region, which does not have the above-mentioned drawbacks.

本願第1番目の発明によるパターン化半導体領域を有す
る半導体装置の製法は、次に述べる順次の工程を有し
て、目的とするパターン化半導体領域を有する半導体装
置を製造する。
A method of manufacturing a semiconductor device having a patterned semiconductor region according to the first invention of the present application includes the following sequential steps to manufacture a semiconductor device having a desired patterned semiconductor region.

すなわち、半導体基板上に、その表面側に比し高い温度
で昇華する材料でなるマスク材層を10原子層厚以下とい
う厚さに形成する。
That is, a mask material layer made of a material that sublimes at a temperature higher than the surface side of the semiconductor substrate is formed to a thickness of 10 atomic layers or less.

次に、マスク材層に対するイオンビームを用いたエッチ
ング処理によって、上記マスク材層から、10原子層厚以
下という薄さを有するパターン化マスク層を形成する。
Next, a patterned mask layer having a thickness of 10 atomic layers or less is formed from the mask material layer by etching the mask material layer with an ion beam.

次に、半導体基板に対する上記パターン化マスク層をマ
スクとする昇華処理によって、上記半導体基板の表面側
にパターン化半導体領域を形成する。
Next, a patterned semiconductor region is formed on the front surface side of the semiconductor substrate by sublimation treatment of the semiconductor substrate using the patterned mask layer as a mask.

また、本願第2番目の発明によるパターン化半導体領域
を有する半導体装置の製法は、本願第1番目の発明によ
るパターン化半導体領域を有する半導体装置の製法にお
いて、そのパターン化半導体領域を形成して後、上記パ
ターン化半導体領域を形成している半導体基板上に、外
気に触れさせることなしに、半導体層を、パターン化半
導体領域を埋め込んだ状態に形成する工程を有して、目
的とするパターン化半導体領域を有する半導体装置を製
造する。
The method for manufacturing a semiconductor device having a patterned semiconductor region according to the second invention of the present application is the same as the method of manufacturing a semiconductor device having a patterned semiconductor region according to the first invention of the present application, after the patterned semiconductor region is formed. , The step of forming a semiconductor layer in a state in which the patterned semiconductor region is embedded on the semiconductor substrate on which the patterned semiconductor region is formed, without exposing it to the outside air, A semiconductor device having a semiconductor region is manufactured.

本願第1番目の発明及び本願第2番目の発明によるパタ
ーン化半導体領域を有する半導体装置の製法によれば、
パターン化マスク層を、イオンビームを用いた描写エッ
チング処理によって形成するので、そのパターン化マス
ク層を微細に形成することができ、よって、パターン化
半導体領域を微細に形成することができる。
According to the method of manufacturing a semiconductor device having a patterned semiconductor region according to the first invention of the present application and the second invention of the present application,
Since the patterned mask layer is formed by the depiction etching process using an ion beam, the patterned mask layer can be formed finely, and thus the patterned semiconductor region can be formed finely.

また、本願第1番目の発明及び本願第2番目の発明によ
るパターン化半導体領域を有する半導体装置の製法によ
れば、パターン化半導体領域を、半導体基板に対するパ
ターン化マスク層をマスクとする昇華処理によって形成
するので、そのパターン化半導体領域を、半導体基板の
表面のパターン化半導体領域の形成されていない領域に
実質的に欠陥を残すことなしに形成することができる。
このため、パターン化半導体領域を、所期の特性を有す
るものとして、容易に形成することができる。
Further, according to the method of manufacturing a semiconductor device having a patterned semiconductor region according to the first invention of the present application and the second invention of the present application, the patterned semiconductor region is subjected to sublimation treatment using the patterned mask layer for the semiconductor substrate as a mask. Since it is formed, the patterned semiconductor region can be formed without substantially leaving a defect in a region of the surface of the semiconductor substrate where the patterned semiconductor region is not formed.
Therefore, the patterned semiconductor region can be easily formed as having the desired characteristics.

また、本願第1番目の発明及び本願第2番目の発明によ
るパターン化半導体領域を有する半導体装置の製法によ
れば、パターン化半導体領域を昇華によって形成するの
で、そのパターン化半導体領域を短時間で容易に形成す
ることができる。
Further, according to the method for manufacturing the semiconductor device having the patterned semiconductor region according to the first invention and the second invention of the present application, the patterned semiconductor region is formed by sublimation, so that the patterned semiconductor region can be formed in a short time. It can be easily formed.

さらに、本願第1番目の発明によるパターン化半導体領
域を有する半導体装置の製法によれば、半導体基板の表
面側に、パターン化半導体領域を形成して後、半導体基
板上に、半導体層を、パターン化半導体領域を埋め込ん
だ状態に形成せんとしても、その半導体層を、良好な結
晶性を有するものとして、容易に、形成することがで
き、また、このため、このように、半導体基板上に半導
体層を形成しても、パターン化半導体領域が、所期の特
性から劣化しているパターン化半導体領域になることが
ない。
Further, according to the method for manufacturing a semiconductor device having a patterned semiconductor region according to the first invention of the present application, after the patterned semiconductor region is formed on the front surface side of the semiconductor substrate, the semiconductor layer is patterned on the semiconductor substrate. Even if the semiconductor layer is not formed in a state in which the semiconductor layer is embedded, the semiconductor layer can be easily formed as one having good crystallinity, and thus, the semiconductor layer is thus formed on the semiconductor substrate. Even if a layer is formed, the patterned semiconductor region does not become a patterned semiconductor region which is deteriorated due to its intended characteristics.

また、本願第2番目の発明によるパターン化半導体領域
を有する半導体装置の製法によれば、パターン化半導体
領域を、半導体基板の表面のパターン化半導体領域の形
成されていない領域に実質的に欠陥を残すことなしに形
成することができるため、半導体基板上の、パターン化
半導体領域を埋め込んだ状態に形成されている半導体層
を、良好な結晶性を有するものとして、容易に形成する
ことができ、またこの半導体層の形成によって、パター
ン化半導体領域が所期の特性から劣化することがない。
Further, according to the method of manufacturing a semiconductor device having a patterned semiconductor region according to the second aspect of the present invention, the patterned semiconductor region has substantially no defect in a region of the surface of the semiconductor substrate where the patterned semiconductor region is not formed. Since it can be formed without leaving, the semiconductor layer formed in a state where the patterned semiconductor region is embedded on the semiconductor substrate can be easily formed as one having good crystallinity, In addition, the formation of this semiconductor layer does not cause the patterned semiconductor region to deteriorate from its intended characteristics.

実施例1 次に、第1図を伴なって、本発明によるパターン化半導
体領域を有する半導体装置の製法の第1の実施例を述べ
よう。
Example 1 Next, with reference to FIG. 1, a first example of a method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention will be described.

例えば単結晶GaAsでなる半導体基板本体2と、その半導
体基板本体2上にエピタキシャル成長法によって形成さ
れ且つ例えば単結晶AlxGa1-xAs(ただし、0<x<1)
でなる半導体層3と、その半導体層3上に同様にエピタ
キシャル成長法によって例えば10nmの厚さに形成され且
つ例えば単結晶GaAsでなる半導体層4とからなる半導体
基板1を、それ自体は公知の方法によって用意する(第
1図A)。
For example, a semiconductor substrate body 2 made of single crystal GaAs, and formed on the semiconductor substrate body 2 by an epitaxial growth method, for example, single crystal Al x Ga 1-x As (where 0 <x <1)
A semiconductor substrate 1 composed of a semiconductor layer 3 made of, and a semiconductor layer 4 formed on the semiconductor layer 3 by an epitaxial growth method to a thickness of, for example, 10 nm and made of, for example, single crystal GaAs. (Fig. 1A).

次に、その半導体基板1の半導体層4上に、半導体層4
に比し高い温度で昇華し且つ例えば単結晶AlAsでなるマ
スク材層5を、それ自体は公知のエピタキシャル成長法
によって、3〜10原子層厚という比較的薄い例えば1.5n
mの厚さに形成することによって、半導体基板1上に、
その表面側に比し高温度で昇華するマスク材層5を形成
する(第1図B)。この場合、単結晶AlAsでなるマスク
材層5の表面が後述するパターン化マスク層15の形成時
不必要に酸化したりするのを防止するため、マスク材層
5上に、例えば単結晶GaAsでなる半導体層6を、エピタ
キシャル成長法によって、比較的薄い例えば1.5nmの厚
さに形成する。
Next, the semiconductor layer 4 is formed on the semiconductor layer 4 of the semiconductor substrate 1.
The mask material layer 5 which is sublimated at a higher temperature than that of, and is made of, for example, single crystal AlAs is formed by a known epitaxial growth method, and is relatively thin, for example, 3 to 10 atomic layers, for example, 1.5 n.
By forming to a thickness of m, on the semiconductor substrate 1,
A mask material layer 5 that sublimes at a higher temperature than the surface side is formed (FIG. 1B). In this case, in order to prevent the surface of the mask material layer 5 made of single crystal AlAs from being unnecessarily oxidized at the time of forming the patterned mask layer 15 described later, on the mask material layer 5, for example, single crystal GaAs is used. The semiconductor layer 6 to be formed is formed to a relatively thin thickness of, for example, 1.5 nm by an epitaxial growth method.

次に、半導体層6及びマスク材層5に対する、例えば60
nmのビーム径を有し且つ例えば40KVに加熱された、例え
ばGaのイオンビーム7を用いた描写エッチング処理によ
って、マスク材層5から、パターン化マスク層15を形成
するとともに、半導体層6からパターン化マスク層15上
のパターン化半導体層16を形成する(第1図C)。この
場合、半導体基板1の半導体層4の表面側が、イオンビ
ーム7によってエッチングされても差支えない。
Next, with respect to the semiconductor layer 6 and the mask material layer 5, for example, 60
A patterned mask layer 15 is formed from the mask material layer 5 and a pattern is formed from the semiconductor layer 6 by a drawing etching process using a Ga ion beam 7 having a beam diameter of nm and heated to, for example, 40 KV. A patterned semiconductor layer 16 is formed on the patterned mask layer 15 (FIG. 1C). In this case, the surface side of the semiconductor layer 4 of the semiconductor substrate 1 may be etched by the ion beam 7.

次に、半導体基板1の半導体層4に対するパターン化マ
スク層15をマスクとする昇華処理を、後述する半導体層
18を形成するのに用いる半導体結晶成長装置を用い、そ
のチャンバー内で、そのチャンバー内を例えば10-6〜10
17Torrの圧力を有するAS雰囲気にし、また、半導体基板
1を、半導体層4は昇華するがパターン化マスク層15は
昇華しないというのに十分な例えば720℃以上の温度の
例えば750℃に加熱して行うことによって、半導体層4
から、そのパターン化マスク層15下の領域でなるパター
ン化半導体領域14を形成することによって、半導体基板
1に対するパターン化マスク層15をマスクとする昇華処
理によって半導体基板1の表面側に、パターン化半導体
領域14を形成している半導体板11を得る(第1図D)。
なお、この場合、パターン化マスク層15上のパターン化
半導体層16が、パターン化マスク層15上から昇華する。
Next, a sublimation process using the patterned mask layer 15 as a mask for the semiconductor layer 4 of the semiconductor substrate 1 will be described later.
A semiconductor crystal growth apparatus used to form 18 is used, and the inside of the chamber is set to, for example, 10 −6 to 10 −6.
In an AS atmosphere having a pressure of 17 Torr, the semiconductor substrate 1 is heated to, for example, 750 ° C., which is a temperature of 720 ° C. or higher, which is sufficient to sublimate the semiconductor layer 4 but not the patterned mask layer 15. The semiconductor layer 4
To form a patterned semiconductor region 14 which is a region below the patterned mask layer 15, so that the surface of the semiconductor substrate 1 is patterned by a sublimation process using the patterned mask layer 15 as a mask. The semiconductor plate 11 forming the semiconductor region 14 is obtained (FIG. 1D).
In this case, the patterned semiconductor layer 16 on the patterned mask layer 15 sublimes from the patterned mask layer 15.

次に、半導体基板11上に、例えば半導体基板11の半導体
層2と同じ単結晶AlxGa1-xAsでなる半導体層18を、半導
体基板11を上述したパターン化半導体領域15を形成して
後、その形成時に用いた半導体結晶成長装置外に取出す
ことなしに、従って、半導体基板11を外気に触れさせる
ことなしに、上述した半導体結晶成長装置を用い、その
チャンバー内において、それ自体は公知のエピタキシャ
ル成長法によって、パターン化半導体領域14をパターン
化マスク層15とともに埋め込んだ状態に形成する(第1
図E)。
Next, a semiconductor layer 18 made of, for example, the same single crystal Al x Ga 1 -x As as the semiconductor layer 2 of the semiconductor substrate 11 is formed on the semiconductor substrate 11, and the semiconductor substrate 11 is formed with the patterned semiconductor region 15 described above. After that, the semiconductor crystal growth apparatus described above is used without taking it out of the semiconductor crystal growth apparatus used during its formation, and thus without exposing the semiconductor substrate 11 to the outside air. The patterned semiconductor region 14 is formed together with the patterned mask layer 15 by the epitaxial growth method (1st step).
(Figure E).

本発明によるパターン化半導体領域を有する半導体装置
の製法の第1の実施例は、以上の工程を有して、目的と
するパターン化半導体領域を有する半導体装置を製造す
る。
The first embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention includes the above steps to manufacture a semiconductor device having a desired patterned semiconductor region.

このようなパターン化半導体領域を有する半導体装置の
製法の第1の実施例によれば、パターン化マスク層15
を、イオンビーム8を用いた描写エッチング処理によっ
て形成するので、そのパターン化マスク層15を微細に形
成することができるとともに、パターン化マスク層15を
複数隣接して形成する場合、それら複数のパターン化マ
スク層を、イオンビーム8のビーム径(例えば60nm)と
同程度の相隣る間隔に、高密度に、形成することがで
き、従って、パターン化半導体領域14を微細に形成する
ことができるとともに、パターン化半導体領域14を複数
隣接して形成する場合、それら複数のパターン化半導体
領域14を高密度に形成することができる。
According to the first embodiment of the method for manufacturing a semiconductor device having such a patterned semiconductor region, the patterned mask layer 15
Is formed by a drawing etching process using the ion beam 8, so that the patterned mask layer 15 can be formed finely, and when a plurality of patterned mask layers 15 are formed adjacent to each other, the plurality of patterns can be formed. The masking mask layer can be formed with a high density at adjacent intervals that are approximately the same as the beam diameter of the ion beam 8 (for example, 60 nm), and thus the patterned semiconductor regions 14 can be formed finely. At the same time, when a plurality of patterned semiconductor regions 14 are formed adjacent to each other, the plurality of patterned semiconductor regions 14 can be formed at high density.

また、第1図で上述した本発明によるパターン化半導体
領域を有する半導体装置の製法の第1の実施例によれ
ば、パターン化半導体領域14を、半導体基板1の半導体
層4に対するパターン化マスク層15のマスクとする昇華
処理によって形成するので、そのパターン化半導体領域
14を、半導体基板11の表面のパターン化半導体領域14の
形成されていない領域(半導体層3のパターン化半導体
領域14下以外の領域の表面領域)に実質的に欠陥を残す
ことなしに形成することができる。このため、パターン
化半導体領域14を所期の特性を有するものとして、容易
に形成することができる。
Further, according to the first embodiment of the method of manufacturing the semiconductor device having the patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned semiconductor region 14 is formed into the patterned mask layer for the semiconductor layer 4 of the semiconductor substrate 1. Since it is formed by the sublimation process using 15 masks, its patterned semiconductor region
14 is formed on the surface of the semiconductor substrate 11 in a region where the patterned semiconductor region 14 is not formed (the surface region of the semiconductor layer 3 other than below the patterned semiconductor region 14) without substantially leaving defects. be able to. Therefore, it is possible to easily form the patterned semiconductor region 14 having the desired characteristics.

さらに、第1図で上述した本発明によるパターン化半導
体領域を有する半導体装置の製法の第1の実施例によれ
ば、パターン化半導体領域14を昇華によって形成するの
で、そのパターン化半導体領域14を、短時間で、容易に
形成することができる。
Further, according to the first embodiment of the method of manufacturing the semiconductor device having the patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned semiconductor region 14 is formed by sublimation. It can be easily formed in a short time.

また、第1図で上述した本発明によるパターン化半導体
領域を有する半導体装置の製法によれば、パターン化マ
スク層15が10原子厚以下という厚さすなわち3nm以下と
いうような極めて薄い厚さであっても、そのパターン化
マスク層15をマスクとして、半導体層4から、パターン
化半導体領域14を形成することができるので、マスク材
層5を10原子層厚以下という厚さすなわち3nm以下とい
うような極めて薄い厚さに形成していることによって、
パターン化マスク層15をより微細に、より高精度に形成
することができ、よって、パターン化半導体領域14をよ
り微細に、より高精度に形成することができる。
Further, according to the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned mask layer 15 has a thickness of 10 atomic thickness or less, that is, an extremely thin thickness of 3 nm or less. However, since the patterned semiconductor region 14 can be formed from the semiconductor layer 4 using the patterned mask layer 15 as a mask, the mask material layer 5 has a thickness of 10 atomic layers or less, that is, 3 nm or less. By forming it to an extremely thin thickness,
The patterned mask layer 15 can be formed finer and with higher precision, and thus the patterned semiconductor region 14 can be formed finer and with higher precision.

さらに、第1図で上述した本発明によるパターン化半導
体領域を有する半導体装置の製法の第1の実施例によれ
ば、パターン化半導体領域14を、上述したように、半導
体基板11の表面のパターン化半導体領域14の形成されて
いない領域に実質的に欠陥を残すことなしに形成するこ
とができるので、半導体基板11上のパターン化半導体領
域14を埋め込んだ状態に形成されている半導体層18を、
良好な結晶性を有するものとして容易に形成することが
でき、また、その半導体層の形成によって、パターン化
半導体領域14が、所期の特性から劣化することがない。
Furthermore, according to the first embodiment of the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned semiconductor region 14 is formed on the surface of the semiconductor substrate 11 as described above. Since it can be formed substantially without leaving a defect in the region where the patterned semiconductor region 14 is not formed, the semiconductor layer 18 formed in the state where the patterned semiconductor region 14 on the semiconductor substrate 11 is embedded is formed. ,
It can be easily formed to have good crystallinity, and the formation of the semiconductor layer does not cause the patterned semiconductor region 14 to deteriorate from its intended characteristics.

また、第1図で上述した本発明によるパターン化半導体
領域を有する半導体装置の製法の第1の実施例によれ
ば、半導体基板1の表面側にパターン化半導体領域14を
半導体結晶成長装置のチャンバー内で形成し、続いて、
半導体基板11を外気に触れさせることなしに、その半導
体基板11に、上述した半導体層18を、同じ半導体結晶成
長装置のチャンバー内で形成するので、半導体層18の形
成時、パターン化半導体領域14の側面を含む半導体基板
11の全外表面に、実質的に不要な酸化物層を形成してい
たり、欠陥を生ぜしめていたりしていないので、半導体
層18を良好な結晶性を有するものとして形成することが
できるとともに、パターン化半導体領域14が、所期の特
性から劣化しない。
Further, according to the first embodiment of the method of manufacturing the semiconductor device having the patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned semiconductor region 14 is provided on the surface side of the semiconductor substrate 1 in the chamber of the semiconductor crystal growth device. Formed in, then,
Since the semiconductor layer 18 is formed on the semiconductor substrate 11 in the same chamber of the semiconductor crystal growth apparatus without exposing the semiconductor substrate 11 to the outside air, the patterned semiconductor region 14 is formed when the semiconductor layer 18 is formed. Substrate including the side surface of
On the entire outer surface of 11, a substantially unnecessary oxide layer is formed, or since it does not cause defects, it is possible to form the semiconductor layer 18 as having good crystallinity, The patterned semiconductor region 14 does not deteriorate from its intended properties.

さらに、第1図で上述した本発明によるパターン化半導
体領域を有する半導体装置の製法の第1の実施例によれ
ば、上述したように、パターン化半導体領域14及び半導
体層18を、上述したように欠陥を有しないものとして形
成することができ、また、このため、それらパターン化
半導体領域14及び半導体層18を、それら間に1原子層オ
ーダ厚のような極めて薄厚さの遷移領域しか有せしめな
いで形成することができ、勿論、半導体層3上に、それ
に欠陥を生ぜしめない状態で、半導体層4を欠陥のない
良好な結晶性を有するものとして形成することができ、
同様に、半導体層4上に、それに欠陥を生ぜしめない状
態で、マスク材層5を欠陥のない良好な結晶性を有する
ものとして形成することができ、また、そのため、それ
ら半導体領域3、パターン化半導体領域14及びパターン
化マスク層を、半導体領域3及びパターン化半導体領域
14、及びパターン化半導体領域14及びパターン化マスク
層15間に、極めて薄い厚さの遷移領域しか有せしめない
で形成することができるので、パターン化半導体領域14
を、半値幅の小さいフォトルミネセンス特性を呈するも
のとして形成することができる。
Further, according to the first embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned semiconductor region 14 and the semiconductor layer 18 are formed as described above. Of the patterned semiconductor region 14 and the semiconductor layer 18 so as to have only a very thin transition region such as one atomic layer order thickness between them. Of course, it is possible to form the semiconductor layer 4 on the semiconductor layer 3 without defects and to have good crystallinity without defects, as a matter of course.
Similarly, the mask material layer 5 can be formed on the semiconductor layer 4 in a state where it does not cause defects and has good crystallinity without defects, and therefore, the semiconductor regions 3 and the patterns thereof can be formed. The patterned semiconductor region 14 and the patterned mask layer are used as the semiconductor region 3 and the patterned semiconductor region.
14 and the patterned semiconductor region 14 and the patterned mask layer 15 can be formed with only a transition region having an extremely thin thickness, so that the patterned semiconductor region 14
Can be formed so as to exhibit photoluminescence characteristics with a narrow half width.

また、第1図で上述した本発明によるパターン化半導体
領域を有する半導体装置の製法の第1の実施例によれ
ば、パターン化半導体領域14を、上述したように、欠陥
を有しないものとして形成することができるので、その
パターン化半導体領域14を用いて、1mA以下のような低
い閾値を有する半導体レーザや、106cm−2/V・S以下の
ような高いキャリアの移動度を有するトランジスタを、
半導体装置として製造することができる。
Further, according to the first embodiment of the method of manufacturing the semiconductor device having the patterned semiconductor region according to the present invention described above with reference to FIG. 1, the patterned semiconductor region 14 is formed as having no defects as described above. Therefore, by using the patterned semiconductor region 14, a semiconductor laser having a low threshold value of 1 mA or less and a transistor having a high carrier mobility of 106 cm −2 / V · S or less,
It can be manufactured as a semiconductor device.

実施例2 次に、第2図を伴なって、本発明によるパターン化半導
体領域を有する半導体装置の製法の第2の実施例を述べ
よう。
Second Embodiment Next, a second embodiment of the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention will be described with reference to FIG.

第2図において、第1図との対応部分には同一符号を付
し、詳細説明を省略する。
2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

第2図に示す本発明によるパターン化半導体領域を有す
る半導体装置の製法の第2の実施例は、第1図で上述し
た本発明によるパターン化半導体領域を有する半導体装
置の製法の第1の実施例において、半導体基板1が、半
導体基板本体2と、半導体層3と、半導体層4とを有す
るのに代え、半導体層3を有せず、半導体基板本体2と
半導体層4とを有し、ただし、半導体基板本体2が、半
導体層4に比し高い温度で昇華する、例えば単結晶AlGa
As系でなり、これに応じて、半導体層18を半導体基板本
体2上に直接形成する、ということを除いて、第1図で
上述した本発明によるパターン化半導体領域を有する半
導体装置の製法と同様の方法によって、目的とするパタ
ーン化半導体領域を有する半導体装置を製造する。
The second embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention shown in FIG. 2 is the first embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG. In the example, the semiconductor substrate 1 does not have the semiconductor layer 3 but has the semiconductor substrate body 2 and the semiconductor layer 4 instead of having the semiconductor substrate body 2, the semiconductor layer 3, and the semiconductor layer 4. However, the semiconductor substrate body 2 sublimates at a higher temperature than the semiconductor layer 4, for example, single crystal AlGa
And a method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG. 1, except that the semiconductor layer 18 is directly formed on the semiconductor substrate body 2 in accordance with As. A semiconductor device having a target patterned semiconductor region is manufactured by the same method.

以上が、本発明によるパターン化半導体領域を有する半
導体装置の製法の第2の実施例である。
The above is the second embodiment of the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention.

このような本発明によるパターン化半導体領域を有する
半導体装置の製法の第2の実施例によれば、それが、上
述した事項を除いて、第1図で上述した本発明によるパ
ターン化半導体領域を有する半導体装置の製法の第1の
実施例と同様であるので、詳細説明は省略するが、第1
図で上述した本発明によるパターン化半導体領域を有す
る半導体装置の製法の第1の実施例の場合と同様の優れ
た作用・効果が得られる。
According to the second embodiment of the method for manufacturing a semiconductor device having the patterned semiconductor region according to the present invention, it is possible to obtain the patterned semiconductor region according to the present invention described above with reference to FIG. 1 except for the matters described above. Since the manufacturing method of the semiconductor device has the same as that of the first embodiment, the detailed description is omitted.
The same excellent actions and effects as in the case of the first embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above are obtained.

実施例3 次に、第3図を伴なって、本発明によるパターン化半導
体領域を有する半導体装置の製法の第3の実施例を述べ
よう。
Third Embodiment Next, with reference to FIG. 3, a third embodiment of a method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention will be described.

第3図において、第1図との対応部分には同一符号を付
し、詳細説明を省略する。
In FIG. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

第3図に示す本発明によるパターン化半導体領域を有す
る半導体装置の製法の第3の実施例は、第1図で上述し
た本発明によるパターン化半導体領域を有する半導体装
置の製法の第1の実施例において、半導体基板1が、半
導体基板本体2と、半導体層3と、半導体層4とを有す
るのに代え、半導体層3及び4を有さず半導体基板本体
2からなり、これに応じて、マスク材層5及びパターン
化マスク層15を、半導体基板本体2上に直接形成し、さ
らに、半導体層18を半導体基板本体2上に直接形成す
る、ということを除いて、第1図で上述した本発明によ
るパターン化半導体領域を有する半導体装置の製法と同
様の方法によって、目的とするパターン化半導体領域を
有する半導体装置を製造する。
The third embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention shown in FIG. 3 is the first embodiment of the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG. In the example, instead of having the semiconductor substrate 1 having the semiconductor substrate body 2, the semiconductor layer 3 and the semiconductor layer 4, the semiconductor substrate 1 is made up of the semiconductor substrate body 2 without the semiconductor layers 3 and 4, and accordingly, As described above with reference to FIG. 1, except that the mask material layer 5 and the patterned mask layer 15 are formed directly on the semiconductor substrate body 2 and the semiconductor layer 18 is formed directly on the semiconductor substrate body 2. A semiconductor device having a desired patterned semiconductor region is manufactured by a method similar to the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention.

以上が、本発明によるパターン化半導体領域を有する半
導体装置の製法の第3の実施例である。
The above is the third embodiment of the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention.

このような本発明によるパターン化半導体領域を有する
半導体装置の製造の第3の実施例によれば、それが、上
述した事項を除いて、第1図で上述した本発明によるパ
ターン化半導体領域を有する半導体装置の第1の実施例
と同様であるので、詳細説明は省略するが、第1図で上
述した本発明によるパターン化半導体領域を有する半導
体装置の第1の実施例の場合と同様の優れた作用・効果
が得られる。
According to the third embodiment of the manufacture of the semiconductor device having the patterned semiconductor region according to the present invention, it is possible to obtain the patterned semiconductor region according to the present invention described in FIG. 1 except for the matters described above. Since the semiconductor device is the same as the first embodiment of the semiconductor device, detailed description thereof will be omitted, but it is the same as that of the first embodiment of the semiconductor device having the patterned semiconductor region according to the present invention described above with reference to FIG. Excellent action and effect can be obtained.

なお、上述においては、パターン化マスク層15を、マス
ク材層5から、Gaのイオンビームを用いて形成した場合
について述べたが、マスク材層5を3nm以下のような薄
い厚に形成する場合、ビーム径を10nm以下の小なる値に
することができるHeのイオンビームを用いて、パターン
化マスク層15を、より微細に、且より高密度に形成し、
よって、パターン化半導体領域14を、より微細に、且つ
より高密度に形成することもできる。
In the above description, the patterned mask layer 15 is formed from the mask material layer 5 by using Ga ion beam, but when the mask material layer 5 is formed to a thin thickness of 3 nm or less. The patterned mask layer 15 is formed finer and more densely using an ion beam of He capable of making the beam diameter a small value of 10 nm or less,
Therefore, the patterned semiconductor region 14 can be formed finer and with higher density.

また、第1及び第2図で上述した本発明によるパターン
化半導体領域を有する半導体装置の製法において、半導
体基板1における半導体層4がGaAsであり、マスク材層
5がAlAsでなる場合につき述べたが、半導体層4を、10
-6〜10-7Torrの圧力を有するAs雰囲気中で約700℃以上
の温度で昇華するInAsでなるものとし、一方、マスク材
層5を同じ条件でInAsに比し高い温度でしか昇華しない
AlAsでなるものとし、または、半導体層4を、10-6〜10
-7Torrの圧力を有するP雰囲気で約650℃以上の温度で
昇華するInPでなるものとし、一方、マスク材層5を同
じ条件でInPに比し高い温度でしか昇華しないAlPでなる
ものとし、上述したと同様の作用・効果を得ることもで
きる。
Further, in the manufacturing method of the semiconductor device having the patterned semiconductor region according to the present invention described above with reference to FIGS. 1 and 2, the case where the semiconductor layer 4 in the semiconductor substrate 1 is GaAs and the mask material layer 5 is AlAs has been described. But the semiconductor layer 4 is
InAs, which has a pressure of -6 to 10 -7 Torr, is assumed to be InAs that sublimes at a temperature of about 700 ° C or higher, while the mask material layer 5 sublimes only at a higher temperature than InAs under the same conditions.
The semiconductor layer 4 is made of AlAs, and the semiconductor layer 4 is made of 10 −6 to 10 −10.
It shall be made of InP that sublimes at a temperature of approximately 650 ° C or higher in a P atmosphere having a pressure of -7 Torr, while the mask material layer 5 should be made of AlP that sublimes only at a higher temperature than InP under the same conditions. It is also possible to obtain the same action and effect as described above.

また、第3図で上述した本発明によるパターン化半導体
領域を有する半導体装置の製法において、半導体基板1
を構成している半導体基板本体2がGaAsでなり、マスク
材層5がAlAsでなる場合につき述べたが、半導体基板本
体2を上述したInAsでなるものとし、一方、マスク材層
5を上述したAlAsでなるものとし、または、半導体基板
本体2を、上述したInPでなるものとし、一方、マスク
材層5を上述したAlPでなるものとし、上述したと同様
の作用・効果を得ることもできる。
In addition, in the method of manufacturing a semiconductor device having a patterned semiconductor region according to the present invention described above with reference to FIG.
Although the semiconductor substrate body 2 constituting the above is made of GaAs and the mask material layer 5 is made of AlAs, the semiconductor substrate body 2 is made of InAs described above, while the mask material layer 5 is made of Alternatively, the semiconductor substrate body 2 may be made of InP as described above, and the mask material layer 5 may be made of AlP as described above, so that the same action and effect as described above can be obtained. .

さらに、上述においては、マスク材層5から、その上に
半導体層6を形成している状態で、パターン化マスク層
15を形成し、また、これと同時に、半導体層6からパタ
ーン化半導体層16を形成し、そして、パターン化マスク
層15上にパターン化半導体層16を存在させている状態
で、そのパターン化マスク層15をマスクとして、半導体
層4から、パターン化半導体領域14を形成する場合につ
き述べたが、マスク材層5から、パターン化マスク層15
を形成する時に、そのパターン化マスク層15を、パター
ン化マスク層15の表面が不必要に酸化しないのに十分な
高い真空度を有する雰囲気中で形成すれば、パターン化
マスク層15の表面が不必要に酸化しないので、マスク材
層5上に半導体層6を形成するのを省略し、パターン化
マスク層15にパターン化半導体層16を存在させていない
状態で、半導体層4から、パターン化半導体領域14を形
成することもできる。
Further, in the above description, the patterned mask layer is formed from the mask material layer 5 with the semiconductor layer 6 formed thereon.
15 is formed, and at the same time, the patterned semiconductor layer 16 is formed from the semiconductor layer 6, and the patterned mask 16 is formed on the patterned mask layer 15. The case where the patterned semiconductor region 14 is formed from the semiconductor layer 4 using the layer 15 as a mask has been described, but from the mask material layer 5 to the patterned mask layer 15
When forming the patterned mask layer 15, if the surface of the patterned mask layer 15 is formed in an atmosphere having a sufficiently high degree of vacuum that the surface of the patterned mask layer 15 is not unnecessarily oxidized, the surface of the patterned mask layer 15 is Since the semiconductor layer 6 is not unnecessarily oxidized, the formation of the semiconductor layer 6 on the mask material layer 5 is omitted, and the patterned semiconductor layer 16 is patterned from the semiconductor layer 4 in the state where the patterned semiconductor layer 16 is not present in the patterned mask layer 15. The semiconductor region 14 can also be formed.

さらに、上述においては、半導体基板1上に、半導体層
18を形成する場合を述べたが、ある場合は、半導体層18
を形成する工程を省略して、目的とするパターン化半導
体領域を有する半導体装置を製造することもでき、その
他、本発明の精神を脱することなしに種々の変型、変更
をなし得るであろう。
Further, in the above description, the semiconductor layer is formed on the semiconductor substrate 1.
Although the case of forming 18 has been described, in some cases, the semiconductor layer 18
It is also possible to manufacture the semiconductor device having the desired patterned semiconductor region by omitting the step of forming the above, and other various modifications and alterations can be made without departing from the spirit of the present invention. .

【図面の簡単な説明】[Brief description of drawings]

第1図A〜Eは、本発明によるパターン化半導体領域を
有する半導体装置の製法の第1の実施例を示す順次の工
程における略線的断面図である。 第2図A〜Eは、本発明によるパターン化半導体領域を
有する半導体装置の製法の第2の実施例を示す順次の工
程における略線的断面図である。 第3図A〜Eは、本発明によるパターン化半導体領域を
有する半導体装置の製法の第3の実施例を示す順次の工
程における略線的断面図である。 1……半導体基板 2……半導体基板本体 3……半導体層 4……半導体層 5……マスク材層 6……半導体層 7……イオンビーム 11……半導体基板 14……パターン化半導体領域 15……パターン化マスク層 16……パターン化半導体層 18……半導体層
1A to 1E are schematic cross-sectional views in sequential steps showing a first embodiment of a method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention. 2A to 2E are schematic cross-sectional views in sequential steps showing a second embodiment of the method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention. 3A to 3E are schematic cross-sectional views in sequential steps showing a third embodiment of a method for manufacturing a semiconductor device having a patterned semiconductor region according to the present invention. 1 ... Semiconductor substrate 2 ... Semiconductor substrate body 3 ... Semiconductor layer 4 ... Semiconductor layer 5 ... Mask material layer 6 ... Semiconductor layer 7 ... Ion beam 11 ... Semiconductor substrate 14 ... Patterned semiconductor region 15 ...... Patterned mask layer 16 …… Patterned semiconductor layer 18 …… Semiconductor layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の表面上に、その表面側に比し
高い温度で昇華する材料でなるマスク材層を1原子層厚
以下という薄い厚さに形成する工程と、 上記マスク材層に対するイオンビームを用いた描写エッ
チング処理によって、上記マスク材層から、10原子層厚
以下という薄い厚さを有するパターン化マスク層を形成
する工程と、 上記半導体基板に対する上記パターン化マスク層をマス
クとする昇華処理によって、上記半導体基板の表面側
に、パターン化半導体領域を形成する工程とを有するこ
とを特徴とするパターン化半導体領域を有する半導体装
置の製法。
1. A step of forming, on a surface of a semiconductor substrate, a mask material layer made of a material that sublimes at a temperature higher than that of the surface side, to a thin thickness of 1 atomic layer or less, and the mask material layer. Forming a patterned mask layer having a thin thickness of 10 atomic layers or less from the mask material layer by a depiction etching process using an ion beam; and using the patterned mask layer for the semiconductor substrate as a mask And a step of forming a patterned semiconductor region on the front surface side of the semiconductor substrate by a sublimation treatment, the method for manufacturing a semiconductor device having a patterned semiconductor region.
【請求項2】特許請求の範囲第1項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記半導体基板が、半導体基板本体と、第1の半導体層
と、該第1の半導体層に比し低い温度で昇華する第2の
半導体層とを有し、 上記マスク材層から形成する工程において、上記マスク
材層を上記第2の半導体層上に形成し、 上記パターン化半導体領域を形成する工程において、上
記パターン化半導体領域を、上記第2の半導体層から形
成することを特徴とするパターン化半導体領域を有する
半導体装置の製法。
2. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 1, wherein the semiconductor substrate comprises a semiconductor substrate body, a first semiconductor layer, and the first semiconductor layer. A second semiconductor layer that sublimes at a relatively low temperature, and in the step of forming the mask material layer, the mask material layer is formed on the second semiconductor layer to form the patterned semiconductor region. The method of manufacturing a semiconductor device having a patterned semiconductor region, comprising forming the patterned semiconductor region from the second semiconductor layer in the step of.
【請求項3】特許請求の範囲第1項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記半導体基板が、半導体基板本体と、該半導体基板本
体に比し低い温度で昇華する第1の半導体層とを有し、 上記マスク材層を形成する工程において、上記マスク材
層を、上記第1の半導体層上に形成し、 上記パターン化半導体領域を形成する工程において、上
記パターン化半導体領域を、上記第1の半導体層から形
成することを特徴とするパターン化半導体領域の製法。
3. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 1, wherein the semiconductor substrate sublimates at a temperature lower than that of the semiconductor substrate main body. In the step of forming the mask material layer, the mask material layer is formed on the first semiconductor layer, and the patterned semiconductor region is formed in the step of forming the mask material layer. A method of manufacturing a patterned semiconductor region, wherein the region is formed from the first semiconductor layer.
【請求項4】特許請求の範囲第1項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記半導体基板が、半導体基板本体でなり、 上記マスク材層を形成する工程において、上記マスク材
層を上記半導体基板本体上に形成し、 上記パターン化半導体領域を形成する工程において、上
記パターン化半導体領域を、上記半導体基板本体の表面
側に形成することを特徴とするパターン化半導体領域を
有する半導体装置の製法。
4. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 1, wherein the semiconductor substrate is a semiconductor substrate body, and the mask material layer is formed in the step of forming the mask material layer. Forming a layer on the semiconductor substrate body and forming the patterned semiconductor region, the patterned semiconductor region is formed on the front surface side of the semiconductor substrate body. Manufacturing method of semiconductor device.
【請求項5】半導体基板上に、その表面側に比し高い温
度で昇華する材料でなるマスク材層を10原子層厚以下と
いう薄い厚さに形成する工程と、 上記マスク材層に対するイオンビームを用いた描写エッ
チング処理によって、上記マスク材層から、10原子層厚
以下という薄い厚さを有するパターン化マスク層を形成
する工程と、 上記半導体基板に対する上記パターン化マスク層をマス
クとする昇華処理によって、上記半導体基板の表面側
に、パターン化半導領域を形成する工程と、 上記パターン化半導体領域を形成している半導体基板上
に、それを外気に触れさせることなしに、半導体層を、
上記パターン化半導体領域を埋め込んだ状態に形成する
工程とを有することを特徴とするパターン化半導体領域
を有する半導体装置の製法。
5. A step of forming, on a semiconductor substrate, a mask material layer made of a material that sublimes at a temperature higher than that of the surface side thereof so as to have a thin thickness of 10 atomic layers or less, and an ion beam for the mask material layer. Forming a patterned mask layer having a thin thickness of 10 atomic layers or less from the mask material layer by a depiction etching process using, and a sublimation process using the patterned mask layer as a mask for the semiconductor substrate. The step of forming a patterned semiconductor region on the surface side of the semiconductor substrate, and a semiconductor layer on the semiconductor substrate forming the patterned semiconductor region without exposing it to the outside air,
And a step of forming the patterned semiconductor region in a buried state, the method for manufacturing a semiconductor device having a patterned semiconductor region.
【請求項6】特許請求の範囲第5項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記半導体基板が、半導体基板本体と、第1の半導体層
と、該第1の半導体層に比し低い温度で昇華する第2の
半導体層とを有し、 上記マスク材層を形成する工程において、上記マスク材
層を上記第2の半導体層上に形成し、 上記パターン化半導体領域を形成する工程において、上
記パターン化半導体領域を、上記第2の半導体層から形
成し、 上記パターン化半導体領域を埋め込んだ状態に形成され
ている半導体層を形成する工程において、上記半導体層
を、上記第1の半導体層上に形成することを特徴とする
パターン化半導体領域を有する半導体装置の製法。
6. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 5, wherein the semiconductor substrate comprises a semiconductor substrate body, a first semiconductor layer, and the first semiconductor layer. A second semiconductor layer that sublimes at a relatively low temperature, and in the step of forming the mask material layer, the mask material layer is formed on the second semiconductor layer to form the patterned semiconductor region. In the step of forming the patterned semiconductor region from the second semiconductor layer, and in the step of forming a semiconductor layer formed in a state where the patterned semiconductor region is embedded, 1. A method of manufacturing a semiconductor device having a patterned semiconductor region, which is characterized in that the semiconductor device is formed on one semiconductor layer.
【請求項7】特許請求の範囲第5項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記半導体基板が、半導体基板本体と、該半導体基板本
体に比し低い温度で昇華する第1の半導体層とを有し、 上記マスク材層を形成する工程において、上記マスク材
層を、上記第1の半導体層上に形成し、 上記パターン化半導体領域を形成する工程において、上
記パターン化半導体領域を、上記第1の半導体層から形
成し、 上記パターン化半導体領域を埋め込んだ状態に形成され
ている半導体層を形成する工程において、上記半導体層
を、上記半導体基板本体上に形成することを特徴とする
パターン化半導体領域の製法。
7. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 5, wherein the semiconductor substrate sublimates at a temperature lower than that of the semiconductor substrate body. In the step of forming the mask material layer, the mask material layer is formed on the first semiconductor layer, and the patterned semiconductor region is formed in the step of forming the mask material layer. Forming a region from the first semiconductor layer and forming a semiconductor layer in a state where the patterned semiconductor region is buried, forming the semiconductor layer on the semiconductor substrate body; A method of making a featured patterned semiconductor region.
【請求項8】特許請求の範囲第5項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記半導体基板が、半導体基板本体でなり、 上記マスク材層を形成する工程において、上記マスク材
層を上記半導体基板本体上に形成し、 上記パターン化半導体領域を形成する工程において、上
記パターン化半導体領域を、上記半導体基板本体の表面
側に形成し、 上記パターン化半導体領域を埋め込んだ状態に形成され
ている半導体層を形成する工程において、上記半導体層
を、上記半導体基板本体上に形成することを特徴とする
パターン化半導体領域を有する半導体装置の製法。
8. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 5, wherein the semiconductor substrate is a semiconductor substrate body, and the mask material layer is formed in the step of forming the mask material layer. In the step of forming a layer on the semiconductor substrate body and forming the patterned semiconductor region, the patterned semiconductor region is formed on the front surface side of the semiconductor substrate body, and the patterned semiconductor region is embedded. A method of manufacturing a semiconductor device having a patterned semiconductor region, wherein the semiconductor layer is formed on the semiconductor substrate body in the step of forming a formed semiconductor layer.
【請求項9】特許請求の範囲第5項記載のパターン化半
導体領域を有する半導体装置の製法において、 上記パターン化半導体領域を形成する工程において、半
導体基板が配されるチャンバーを有し、そのチャンバー
内に配された半導体基板を加熱し得、また上記チャンバ
ー内に配された半導体基板上に半導体層を形成し得るよ
うになされた半導体結晶成長装置を用い、上記パターン
化半導体領域を、上記半導体結晶成長装置のチャンバー
内で形成し、 上記パターン化半導体領域を埋込んだ状態に形成されて
いる半導体層を形成する工程において、上記半導体基板
を上記パターン化半導体領域を形成して後上記半導体結
晶成長装置のチャンバー外に取出すことなしに、上記半
導体層を、上記半導体結晶成長装置を用いて、そのチャ
ンバー内で形成することを特徴とするパターン化半導体
領域を有する半導体装置の製法。
9. A method of manufacturing a semiconductor device having a patterned semiconductor region according to claim 5, wherein in the step of forming the patterned semiconductor region, a chamber in which a semiconductor substrate is arranged is provided, and the chamber is provided. Using the semiconductor crystal growth apparatus adapted to heat the semiconductor substrate disposed in the chamber and to form a semiconductor layer on the semiconductor substrate disposed in the chamber, In the step of forming a semiconductor layer which is formed in a chamber of a crystal growth apparatus and in which the patterned semiconductor region is embedded, the semiconductor substrate is formed into the patterned semiconductor region and then the semiconductor crystal is formed. Without taking it out of the chamber of the growth apparatus, the semiconductor layer is used in the chamber by using the semiconductor crystal growth apparatus. Preparation of a semiconductor device having a patterned semiconductor region, characterized by forming.
JP61143582A 1986-06-19 1986-06-19 Manufacturing method of semiconductor device having patterned semiconductor region Expired - Fee Related JPH07107900B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61143582A JPH07107900B2 (en) 1986-06-19 1986-06-19 Manufacturing method of semiconductor device having patterned semiconductor region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61143582A JPH07107900B2 (en) 1986-06-19 1986-06-19 Manufacturing method of semiconductor device having patterned semiconductor region

Publications (2)

Publication Number Publication Date
JPS63120A JPS63120A (en) 1988-01-05
JPH07107900B2 true JPH07107900B2 (en) 1995-11-15

Family

ID=15342087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61143582A Expired - Fee Related JPH07107900B2 (en) 1986-06-19 1986-06-19 Manufacturing method of semiconductor device having patterned semiconductor region

Country Status (1)

Country Link
JP (1) JPH07107900B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142987A (en) * 1984-08-06 1986-03-01 Rohm Co Ltd Manufacture of semiconductor laser
JPS6196733A (en) * 1984-10-17 1986-05-15 Fujitsu Ltd Ion beam working process

Also Published As

Publication number Publication date
JPS63120A (en) 1988-01-05

Similar Documents

Publication Publication Date Title
US4256829A (en) Method of manufacturing solid-state devices in which planar dimensional distortion is reduced
DE69635326T2 (en) Process for etching silicon
US5472812A (en) Method for forming a photomask pattern
CN86107855B (en) Method of making submicron mask wicket by utilization of side-board and removing technics
US5208181A (en) Locos isolation scheme for small geometry or high voltage circuit
JPH07107900B2 (en) Manufacturing method of semiconductor device having patterned semiconductor region
US4635344A (en) Method of low encroachment oxide isolation of a semiconductor device
JPS59165434A (en) Manufacture of semiconductor device
JPS5923105B2 (en) Manufacturing method for soft X-ray exposure mask
JPH0410544A (en) Manufacturing method of semiconductor device
JPH04245662A (en) Manufacture of semiconductor device
US3615940A (en) Method of forming a silicon nitride diffusion mask
JPH079930B2 (en) Method for manufacturing semiconductor device
JP2524431B2 (en) Ion implantation blocking method
JPS62232143A (en) Manufacture of semiconductor device
JPH02283029A (en) Manufacture of semiconductor device
JPS58209159A (en) Manufacture of semiconductor device
JPH05121401A (en) Manufacture of semiconductor device
JPH0613459A (en) Element isolating method and semiconductor device
JPH04324955A (en) Manufacture of semiconductor device
JPS61174645A (en) Manufacture of semiconductor device
JPH04115525A (en) Manufacture of semiconductor element
JPS6165447A (en) Manufacture of semiconductor device
JPH04245633A (en) Manufacture of semiconductor device
JPS60101961A (en) Bipolar integrated circuit device and manufacture of thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees