JPH07109595B2 - LAN adapter control method - Google Patents
LAN adapter control methodInfo
- Publication number
- JPH07109595B2 JPH07109595B2 JP1264052A JP26405289A JPH07109595B2 JP H07109595 B2 JPH07109595 B2 JP H07109595B2 JP 1264052 A JP1264052 A JP 1264052A JP 26405289 A JP26405289 A JP 26405289A JP H07109595 B2 JPH07109595 B2 JP H07109595B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- lan
- bus
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 入出力バスと内部バスとの間の接続の制御を行う入出力
バス制御部と、LANの伝送路と内部バスとの間の接続の
制御を行うLAN制御部と、内部バスとメモリとの間のデ
ータの転送の制御を行うデータ転送制御部とを有し、伝
送路と入出力バスとの間の接続の制御を行うLANアダプ
タ制御方式に関し、 円滑なデータの転送を行うことができるLANアダプタ制
御方式を提供することを目的とし、 入出力バス制御部及びLAN制御部からの内部バスの占有
要求が競合した場合にはLAN制御部からの要求を優先さ
せる指示をデータ転送制御部に行うバス占有権調整部
と、割込み要求が競合した場合に入出力バス制御部から
の要求を優先させる割込み処理部とを有する構成であ
る。DETAILED DESCRIPTION [Overview] An input / output bus control unit that controls a connection between an input / output bus and an internal bus, and a LAN control that controls a connection between a LAN transmission line and an internal bus Section and a data transfer control section that controls the transfer of data between the internal bus and memory, and a LAN adapter control method that controls the connection between the transmission path and the input / output bus. The purpose is to provide a LAN adapter control method that can transfer data, and when the internal bus occupation requests from the I / O bus control unit and LAN control unit compete, the request from the LAN control unit is given priority. A bus possession right adjusting unit that gives an instruction to the data transfer control unit and an interrupt processing unit that prioritizes the request from the input / output bus control unit when the interrupt requests conflict with each other.
本発明はLANアダプタの制御方式に係り、特に、LANの伝
送路を入出力バスとの間に介在し、当該入出力バスと内
部バスとの間の接続の制御を行う入出力バス制御部と、
当該伝送路と内部バスとの接続の制御を行うLAN制御部
と、割込み処理部と、内部バスとメモリとの間のデータ
の転送の制御を行うデータ転送制御部とを有し、前記伝
送路と前記入出力バスとの間の接続の制御を行うLANア
ダプタ制御方式に関する。The present invention relates to a control method for a LAN adapter, and more particularly, to an input / output bus control unit that controls a connection between the input / output bus and an internal bus by interposing a LAN transmission path between the input / output bus and the input / output bus. ,
A LAN control unit that controls the connection between the transmission path and the internal bus, an interrupt processing unit, and a data transfer control unit that controls the transfer of data between the internal bus and the memory. And a LAN adapter control method for controlling the connection between the input / output bus and the input / output bus.
ここで、LAN(Local Area Network)とは利用者の構内
の敷地等の限られた地域に敷設され独立した各種装置を
相互に接続して通信可能としたネットワーク・システム
をいう。Here, a LAN (Local Area Network) refers to a network system that is laid in a limited area such as a site of a user's premises and that enables independent devices to be connected to each other for communication.
従来、第4図に示すように、LANアダプタ制御方式に近
い回線アダプタにあっては、 回線49と入出力バス48との間に介在し、当該入出力バス
48と内部バス47との間の接続の制御を行うIOBC(I/O Bu
s Controler入出力バス制御部)41と、回線49と内部バ
ス47との接続の制御を行うLANC(LAN ControlerLAN制御
部)42と、割込み処理部43と、DMA転送部44と、内部バ
ス47とメモリ46との間のデータの転送の制御を行うデー
タ転送制御部44とを有し、前記回線49と前記入出力バス
48との間の接続の制御を行うものである。尚、入出力に
ついて48はホスト・プロセッサと接続されている。Conventionally, as shown in FIG. 4, in a line adapter close to the LAN adapter control system, the line adapter is interposed between the line 49 and the input / output bus 48, and
The IOBC (I / O Bu) that controls the connection between the 48 and the internal bus 47.
s Controler input / output bus control unit) 41, LANC (LAN Controler LAN control unit) 42 that controls connection between line 49 and internal bus 47, interrupt processing unit 43, DMA transfer unit 44, and internal bus 47. A data transfer control unit 44 for controlling data transfer with the memory 46, and the line 49 and the input / output bus.
It controls the connection with 48. Regarding input / output, 48 is connected to the host processor.
従来、前記入出力バス48間のデータの転送については前
記DMA転送部44によりデータの転送を行うが、回線から
のデータの受信はDMA動作は行わず、1キャラクタ毎の
割込みによりCCU上で動作する割込み処理プログラムが
行っている。Conventionally, the data transfer between the input / output buses 48 is carried out by the DMA transfer unit 44, but the data reception from the line is not carried out by the DMA operation but is carried out on the CCU by interruption of each character. Interrupt processing program.
ところで、CCUを用いてLANアダプタを作る場合にあって
も、同じようにバス占有権に関し、LANコントローラ42
側を優先して割込みプログラムの実行レベルも優先する
と、プロミスカス・モード(伝送路上に乗せられたフレ
ームをすべて受信するモード)によりフレーム受信が連
続した場合には、LANコントロールに対するホスト・プ
ロセッサからの指示及びメモリへのDMA転送ができない
という問題点があった。By the way, even when making a LAN adapter using a CCU, the LAN controller 42
If the priority is given to the side and the execution level of the interrupt program is also prioritized, if the frame reception continues due to the promiscuous mode (mode that receives all the frames placed on the transmission line), the host processor for LAN control There was a problem that instructions and DMA transfer to memory could not be performed.
そこで、本発明は円滑なデータの転送を行うことができ
るLANアダプタ制御方式を提供することを目的としてな
されたものである。Therefore, the present invention has been made for the purpose of providing a LAN adapter control system capable of smoothly transferring data.
以上の技術的課題を解決するため本発明は第1図に示す
ように、入出力バス8と内部バス7との間の接続の制御
を行う入出力バス制御部1と、LANの伝送路9と内部バ
ス7との間の接続の制御を行うLAN制御部2と、内部メ
モリ7とメモリ6との間のデータの転送の制御を行うデ
ータ転送制御部4とを有し、LANの伝送路9と入出力バ
ス8との間の接続の制御を行うLANアダプタ制御方式に
おいて、入出力バス制御部1及びLAN制御部2からの内
部バス7の占有要求が競合した場合にはLAN制御部2か
らの要求を優先させる指示をデータ転送制御部4に行う
バス占有権調整部5と、割込み要求が競合した場合に入
出力バス制御部1からの要求を優先させる割込み処理部
3とを有するものである。In order to solve the above technical problems, the present invention is, as shown in FIG. 1, an input / output bus control unit 1 for controlling the connection between the input / output bus 8 and an internal bus 7, and a LAN transmission line 9. LAN control unit 2 for controlling the connection between the internal bus 7 and the internal bus 7, and a data transfer control unit 4 for controlling the transfer of data between the internal memory 7 and the memory 6, and a LAN transmission line. In the LAN adapter control method for controlling the connection between the I / O bus 9 and the I / O bus 8, if the I / O bus control unit 1 and the LAN control unit 2 occupy the occupancy requests of the internal bus 7, the LAN control unit 2 Which has a bus occupation right adjusting unit 5 for giving an instruction to prioritize a request from the data transfer control unit 4 and an interrupt processing unit 3 for prioritizing a request from the I / O bus control unit 1 when the interrupt requests conflict with each other. Is.
ここで、「内部バス」とはLANアダプタ内のバスであっ
て、例えば、実施例に示すような通信制御装置にあって
はCCU(Central Controler Unit)バスである。Here, the "internal bus" is a bus in the LAN adapter, and is, for example, a CCU (Central Controller Unit) bus in the communication control device as shown in the embodiment.
前記LAN制御部2及び前記入出力バス制御部1からデー
タの転送の要求があった場合には、前記バス占有権調整
部5は前記LAN制御部2からのデータ転送要求を優先さ
せ前記データ転送制御部4にその指示を行う。When there is a data transfer request from the LAN control unit 2 and the input / output bus control unit 1, the bus occupation right adjusting unit 5 gives priority to the data transfer request from the LAN control unit 2 and transfers the data. The controller 4 is instructed to do so.
一方、前記割込み処理部3は前記入出力制御部1からの
割込み要求と前記LAN制御部2からの割込み要求が競合
した場合には、入出力バス制御部1からの要求を優先さ
せることになる。On the other hand, when the interrupt request from the input / output control unit 1 and the interrupt request from the LAN control unit 2 compete with each other, the interrupt processing unit 3 gives priority to the request from the input / output bus control unit 1. .
これは、フレーム受信に関してはLANコントローラをプ
ロミスカス・モードで動作させる場合が多いのでデータ
転送に関しては優先させる必要がある一方、実行するプ
ログラムについてはホスト等からの指示を優先する必要
があるからである。This is because the LAN controller is often operated in promiscuous mode for frame reception, so it is necessary to give priority to data transfer, but it is necessary to give priority to the instruction from the host etc. for the program to be executed. is there.
続いて、本発明の実施例について説明する。 Next, examples of the present invention will be described.
第2図に実施例に係るLANアダプタを示す。FIG. 2 shows a LAN adapter according to the embodiment.
当該LANアダプタ10はホスト・プロセッサ30と入出力バ
ス18を介して接続され、かつ、他の入出力装置等とLAN
の伝送路19を介して接続されたものである。The LAN adapter 10 is connected to the host processor 30 via the input / output bus 18, and is connected to another input / output device or the like via LAN.
Are connected via the transmission line 19 of FIG.
当該LANアダプタ10は入出力バス18と内部バス17との接
続の制御を行う入出力制御部11と、前記伝送路19と内部
バス17との接続の制御を行うLANコントローラ12と、LAN
コントローラ12側と入出力バス制御部11側とのデータ転
送要求が競合した場合にはLANコントローラ12側の要求
を優先させるバス占有権調整部15と、CCU(Central Con
troler Unit)20と、メモリ6とを有する。The LAN adapter 10 includes an input / output control unit 11 that controls the connection between the input / output bus 18 and the internal bus 17, a LAN controller 12 that controls the connection between the transmission path 19 and the internal bus 17, and a LAN.
When the data transfer requests of the controller 12 side and the input / output bus control unit 11 side compete with each other, the bus occupancy right adjusting unit 15 and the CCU (Central Control Unit)
troller unit) 20 and a memory 6.
前記CCU20はサイクル・スチール(Cycle Stealing;プロ
セッサ装置の間隙を使って入出力装置と記憶装置間のデ
ータの転送を行うこと)によりデータの転送を行う前記
データ転送制御部14と割込み処理部13に相当するもので
ある。The CCU 20 transfers data to and from the data transfer control unit 14 and the interrupt processing unit 13 by cycle stealing (transferring data between an input / output device and a storage device by using a gap between processor devices). It is equivalent.
さらに、前記バス占有権調整部15は第3図に示すよう
に、AND回路15aと、OR回路15bとを有する。Further, the bus occupation right adjusting unit 15 has an AND circuit 15a and an OR circuit 15b, as shown in FIG.
本実施例は次のように動作する。The present embodiment operates as follows.
前記LANコントローラ12から前記メモリ16へのデータ転
送または当該メモリ16からデータの転送の要求信号
(“1")があった場合には、当該信号は前記バス占有権
調整部15のOR素子15bを介して前記CCU20に通知されると
ともに、当該バス占有権調整部15のAND素子15aの端子に
“0"信号が入力する。When there is a request signal (“1”) for data transfer from the LAN controller 12 to the memory 16 or data transfer from the memory 16, the signal is supplied to the OR element 15b of the bus occupation right adjusting unit 15. The CCU 20 is notified via this, and the “0” signal is input to the terminal of the AND element 15a of the bus occupation right adjusting unit 15.
したがって、前記CCU20から前記要求信号に対する許可
信号“1"が出力された場合には、そのまま前記LANコン
トローラ12に当該許可信号が出力されることになる。Therefore, when the permission signal “1” for the request signal is output from the CCU 20, the permission signal is directly output to the LAN controller 12.
一方、前記IOBC11からデータ転送要求があった場合に
も、当該要求信号は前記CCU20へ当該バス占有権調整部1
5のOR端子15bを介して通知され、当該CCU20は許可信号
を出力する。On the other hand, even when there is a data transfer request from the IOBC 11, the request signal is sent to the CCU 20 and the bus occupation right adjusting unit 1
The CCU 20 is notified via the OR terminal 15b of 5 and outputs the permission signal.
ただし、IOBC11及びLANコントローラ12からのデータ転
送要求が競合した場合には、前記AND素子の一端子前記L
ANコントローラ12からの要求信号“1"の反転信号“0"が
入力しているため前記IOBC11への許可信号は出力されな
いことになる。However, if data transfer requests from the IOBC 11 and LAN controller 12 conflict, one terminal of the AND element
Since the inverted signal "0" of the request signal "1" from the AN controller 12 is input, the permission signal to the IOBC11 is not output.
一方、LANコントローラ12側及びIOBC11側から前記CCU20
の割込み処理部13への割込み信号が競合した場合には、
IOBC11側からの割込みレベルを前記LANコントローラ12
側からの割込みレベルよりも高くしているのでIOBC11側
からの割込み処理が優先して実行されることになる。On the other hand, from the LAN controller 12 side and the IOBC11 side to the CCU20
When the interrupt signals to the interrupt processing unit 13 of
The interrupt level from the IOBC11 side is the LAN controller 12
Since it is higher than the interrupt level from the side, the interrupt processing from the IOBC11 side will be executed with priority.
尚、本実施例では前記データ転送制御部14はサイクル・
スチール(Cycle Stealing)によりデータの転送を行う
場合について説明したが、当該例に限られることなく、
前記CCU20と別に設けられたDMAコントローラによりデー
タの転送を行う場合であっても良い。In the present embodiment, the data transfer control unit 14
The case of performing data transfer by stealing (Cycle Stealing) has been described, but the present invention is not limited to this example.
The data may be transferred by a DMA controller provided separately from the CCU 20.
以上説明したように、本実施例では、AND素子及びOR素
子を用いた簡単な構成により前記バス占有権の調整を行
うことができることになる。As described above, in this embodiment, the bus occupancy right can be adjusted with a simple configuration using AND elements and OR elements.
以上説明したように、本発明では入出力制御部とLAN制
御部からのデータ転送要求が競合した場合には、LAN制
御部からのデータ転送要求を優先させるが、入出力制御
部とLAN制御部からの割込み要求があった場合には入出
力制御部からの割込み要求を優先させるようにしてい
る。As described above, in the present invention, when the data transfer requests from the input / output control unit and the LAN control unit compete with each other, the data transfer request from the LAN control unit is prioritized, but the input / output control unit and the LAN control unit When there is an interrupt request from the I / O controller, the interrupt request from the input / output control unit is prioritized.
したがって、LAN制御部によるプロミスカス・モードで
のデータ伝送に対処することができるとともに、入出力
制御部による上位装置からの割込み処理を優先すること
ができる。Therefore, it is possible to deal with the data transmission in the promiscuous mode by the LAN control unit, and to give priority to the interrupt processing from the host device by the input / output control unit.
第1図は本発明の原理ブロック図、第2図は実施例に係
るブロック図、第3図は実施例に係るバス占有権調整部
を示す図、及び第4図は従来例に係るブロック図であ
る。 1(11)……入出力バス制御部(IOBC) 2(12)……LAN制御部(LANコントローラ) 3,13……割込み処理部 4,14……データ転送制御部 5,15……バス占有権調整部 6……メモリ 7……内部バス 8……入出力バス 9……LANの伝送路FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment, FIG. 3 is a diagram showing a bus occupation right adjusting unit of the embodiment, and FIG. 4 is a block diagram of a conventional example. Is. 1 (11) …… Input / output bus control unit (IOBC) 2 (12) …… LAN control unit (LAN controller) 3,13 …… Interrupt processing unit 4,14 …… Data transfer control unit 5,15 …… Bus Occupancy right adjustment unit 6 …… Memory 7 …… Internal bus 8 …… I / O bus 9 …… LAN transmission path
Claims (1)
の接続の制御を行う入出力バス制御部(1)と、LANの
伝送路(9)と内部バス(7)との間の接続の制御を行
うLAN制御部(2)と、内部バス(7)とメモリ(6)
との間のデータの転送の制御を行うデータ転送制御部
(4)とを有し、伝送路(9)と入出力バス(8)との
間の接続の制御を行うLANアダプタ制御方式において、 入出力バス制御部(1)及びLAN制御部(2)からの内
部バス(7)の占有要求が競合した場合にはLAN制御部
(2)からの要求を優先させる指示をデータ転送制御部
(4)に行うバス占有権調整部(5)と、 割込み要求が競合した場合に入出力バス制御部(1)か
らの要求を優先させる割込み処理部(3)とを有するこ
とを特徴とするLANアダプタの制御方式。1. An input / output bus control unit (1) for controlling a connection between an input / output bus (8) and an internal bus (7), a LAN transmission line (9) and an internal bus (7). LAN control unit (2) for controlling connection between the two, internal bus (7) and memory (6)
In a LAN adapter control system that has a data transfer control unit (4) that controls the transfer of data to and from, and that controls the connection between the transmission path (9) and the input / output bus (8), When the internal bus (7) occupancy requests from the input / output bus control unit (1) and the LAN control unit (2) compete with each other, an instruction to prioritize the request from the LAN control unit (2) is issued. LAN having a bus occupation right adjusting unit (5) for performing 4) and an interrupt processing unit (3) for prioritizing a request from the input / output bus control unit (1) when the interrupt requests conflict with each other. Control method of the adapter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264052A JPH07109595B2 (en) | 1989-10-12 | 1989-10-12 | LAN adapter control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1264052A JPH07109595B2 (en) | 1989-10-12 | 1989-10-12 | LAN adapter control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03126150A JPH03126150A (en) | 1991-05-29 |
| JPH07109595B2 true JPH07109595B2 (en) | 1995-11-22 |
Family
ID=17397877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1264052A Expired - Lifetime JPH07109595B2 (en) | 1989-10-12 | 1989-10-12 | LAN adapter control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109595B2 (en) |
-
1989
- 1989-10-12 JP JP1264052A patent/JPH07109595B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03126150A (en) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07109595B2 (en) | LAN adapter control method | |
| JPH06139188A (en) | Method and device for bus control | |
| JPS5864528A (en) | Data transfer system of plural microprocessors | |
| JPH07219887A (en) | Dma transfer controller | |
| JPH0342741B2 (en) | ||
| JP4432268B2 (en) | Bus arbitration system and interrupt processing method for a device serving as a bus master in this system | |
| JPS6280753A (en) | Bus control method | |
| JPS58202643A (en) | Controlling system of communication bus route | |
| JPH0236016B2 (en) | ||
| JPH04106651A (en) | Controller for system bus | |
| JPH04137161A (en) | Bus arbitrating system | |
| JPH04264652A (en) | Dma control system | |
| JP2737179B2 (en) | Bus system | |
| JPH05233517A (en) | Central control auxiliary processor | |
| JPS60136853A (en) | Data transfer system | |
| JPH0573512A (en) | Multiprocessor system | |
| JPH0120457B2 (en) | ||
| JPS61143863A (en) | Bus division control system | |
| JPH05108553A (en) | Bus coupling device | |
| JPH03240151A (en) | Data transfer control system | |
| JPH06175970A (en) | Data communication control circuit | |
| JPH03238549A (en) | Microprocessor | |
| JPS61153750A (en) | Common bus control system | |
| JPH03164851A (en) | Data processor | |
| JPS62145345A (en) | Control system for direct memory access interval |