Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07109828B2 - Method for manufacturing multilayer wiring structure - Google Patents
[go: Go Back, main page]

JPH07109828B2 - Method for manufacturing multilayer wiring structure - Google Patents

Method for manufacturing multilayer wiring structure

Info

Publication number
JPH07109828B2
JPH07109828B2 JP63281862A JP28186288A JPH07109828B2 JP H07109828 B2 JPH07109828 B2 JP H07109828B2 JP 63281862 A JP63281862 A JP 63281862A JP 28186288 A JP28186288 A JP 28186288A JP H07109828 B2 JPH07109828 B2 JP H07109828B2
Authority
JP
Japan
Prior art keywords
gold
film
wiring
pillar
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63281862A
Other languages
Japanese (ja)
Other versions
JPH02168625A (en
Inventor
哲哉 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63281862A priority Critical patent/JPH07109828B2/en
Publication of JPH02168625A publication Critical patent/JPH02168625A/en
Publication of JPH07109828B2 publication Critical patent/JPH07109828B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層金属配線構造体及びその製造方法に関
し、特に、各層配線間に金の接続柱を有する金配線、又
は、タングステン膜又は、ボリブデン膜で被覆された金
の接続柱と金配線を有する高信頼性多層微細金配線構造
体及び、その製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a multilayer metal wiring structure and a method for manufacturing the same, and in particular, gold wiring having a gold connection pillar between each layer wiring, or a tungsten film, or The present invention relates to a highly reliable multilayer fine gold wiring structure having a gold connection column and a gold wiring covered with a bolybdenum film, and a manufacturing method thereof.

〔従来の技術〕[Conventional technology]

従来、この種の各層配線間に接続柱を有する多層配線技
術として、例えばAl配線の場合には、第5図に示すよう
に、まず、基板501上にAl配線となる第1のAl膜(Cu含
有)502,Al膜エッチング時のバリアとなる第1のW膜
(Ti含有)503,Al柱となる第2のAl膜(Cu含有)504,Al
膜エッチング時のバリアとなる第2のW膜(Ti含有)50
5を連続的にスパッタ形成する(第5図(a))。
Conventionally, in the case of Al wiring as a multi-layer wiring technology having a connection pillar between each layer wiring of this kind, as shown in FIG. 5, first, as shown in FIG. Cu-containing) 502, Al film First W film (containing Ti) 503 as a barrier during etching, Al column second Al film (containing Cu) 504, Al
Second W film (containing Ti) that acts as a barrier during film etching 50
5 is continuously sputtered (FIG. 5 (a)).

次に、Al柱506となる部分のみを残すべく、フォトエッ
チング技術を用いて、第2のW膜(Ti含有)505と第2
のAl膜304を選択的にエッチング除去する(第5図
(b))。続いて、Al配線507となる部分を残すため
に、フォトエッチング技術を用いて、第1のW膜(Ti含
有)503,第1のAl膜502を選択的にエッチング除去する
ことによってAl柱506を有するAl配線507が形成される
(第5図(c))。層間絶縁膜形成と平坦化は、第5図
(d)に示すようにプラズマ化学気相成長シリコン酸化
膜508と形成後、フォトレジスト膜509を形成し、Al柱上
の部分に開口を設け(第5図(e))、Al柱上のシリコ
ン酸化膜をエッチング除去し、Al柱の上部を露出させる
(第5図(f))。さらに、以上の工程をくり返すこと
により、2層以上の多層Al配線を形成する方法がある
(V−MIC Conf.Proc.1986 Jure9−10,P450〜456)。
Next, in order to leave only the portion that will be the Al pillar 506, the second W film (containing Ti) 505 and the second
Al film 304 is selectively removed by etching (FIG. 5 (b)). Subsequently, in order to leave a portion to be the Al wiring 507, the Al pillar 506 is selectively removed by etching the first W film (containing Ti) 503 and the first Al film 502 using a photoetching technique. The Al wiring 507 having the above is formed (FIG. 5 (c)). As shown in FIG. 5 (d), the interlayer insulating film is formed and flattened by forming a plasma chemical vapor deposition silicon oxide film 508, then forming a photoresist film 509, and forming an opening in a portion above the Al pillar ( 5 (e)), the silicon oxide film on the Al pillar is removed by etching to expose the upper portion of the Al pillar (FIG. 5 (f)). Further, there is a method of forming a multi-layer Al wiring having two or more layers by repeating the above steps (V-MIC Conf. Proc. 1986 Jure 9-10, P450 to 456).

一方、Al配線では、Alヒロックが発生しやすく、エレク
トロマイグレーション耐性が悪い等の問題があることか
ら、バイポーラLSI等の高電流で使用するデバイスで
は、層間膜としてプラズマ化学気相成長法によるシリコ
ン窒化膜とシリコン酸化膜の2層構造を用いた、2層金
メッキ配線が検討されている(Solid State Technolog
y,12,1983,P137)。
On the other hand, Al wiring is prone to Al hillocks and has poor electromigration resistance.Therefore, in devices used at high currents such as bipolar LSI, silicon nitride produced by plasma enhanced chemical vapor deposition is used as an interlayer film. A two-layer gold-plated wiring using a two-layer structure of a film and a silicon oxide film has been studied (Solid State Technolog
y, 12,1983, P137).

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかしながら、上述した従来の技術では、Al配線におい
ては、以下のような問題点がある。まず、第1に工程数
が多く複雑になり、高歩留りが望めない。第2に、Al柱
の形成をドライエッチングで行っているが、その制御性
は悪く、微細なAl柱の形成は望めず、高密度化が難し
い。さらに、層間膜として用いているプラズマ化学気相
成長シリコン酸化膜は、平坦性が悪いことから、レジス
ト膜で平坦化パターニングし、金属柱上部のシリコン酸
化膜をエッチング除去するため、パターニング時に、わ
ずかな目合せずれが生じると、平坦性が極端に悪い部分
が発生し、歩留りが低下するという問題がある。
However, the above-described conventional technique has the following problems with Al wiring. First, the number of steps is large and complicated, and high yield cannot be expected. Second, although the Al pillars are formed by dry etching, the controllability is poor, and it is difficult to form fine Al pillars, and it is difficult to increase the density. Further, since the plasma-enhanced chemical vapor deposition silicon oxide film used as the interlayer film has poor flatness, the resist film is used for flattening and patterning, and the silicon oxide film on the metal pillar is removed by etching. When such misalignment occurs, there is a problem in that a portion having extremely poor flatness is generated and the yield is reduced.

また、前述した従来の2層の層間膜構造を有する金メッ
キ配線においては、層間膜がプラズマ化学気相成長法に
よるシリコン窒化膜とシリコン酸化膜の2層構造である
ことからその平坦性は悪く、微細化したときに高歩留り
が得られないという問題がある。
Further, in the above-described conventional gold-plated wiring having a two-layered interlayer film structure, the interlayer film has a two-layered structure of a silicon nitride film and a silicon oxide film formed by plasma enhanced chemical vapor deposition, so that its flatness is poor, There is a problem that a high yield cannot be obtained when miniaturized.

本発明の目的は、上記の問題点を解消した、すなわち、
平坦性に優れ、高歩留り,高信頼性の金メッキ柱を有す
る多層微細金配線構造体及び、その製造方法を提供する
ことにある。
The object of the present invention is to solve the above problems, namely,
An object of the present invention is to provide a multilayer fine gold wiring structure having a gold-plated pillar with excellent flatness, high yield, and high reliability, and a manufacturing method thereof.

〔課題を解決するための手段〕[Means for Solving the Problems]

本発明の高信頼性多層微細金配線構造体は、メッキ法で
形成した金配線と、各層配線間を電気的に接続するため
の、メッキ法で形成した金柱又は、金配線と金柱の表面
が、選択的に形成されたタングステン膜又は、モリブデ
ン膜で覆われた金メッキ配線を有し、さらに、層間絶縁
膜としてポリイミド膜,シリコン含有ポリイミド膜又は
有機シリカ膜等の有機塗布膜、又は、下層に、プラズマ
化学気相成長法、あるいは、スパッタ法により形成され
た、シリコン窒化膜、又は、シリコン酸化膜をもつ有機
塗布膜を有している。
The highly reliable multilayer fine gold wiring structure of the present invention is a gold wiring formed by a plating method, and a gold pillar or a gold wiring and a gold pillar formed by the plating method for electrically connecting between the respective layer wirings. The surface has a selectively formed tungsten film or a gold-plated wiring covered with a molybdenum film, and further an organic coating film such as a polyimide film as an interlayer insulating film, a silicon-containing polyimide film or an organic silica film, or The lower layer has an organic coating film having a silicon nitride film or a silicon oxide film formed by a plasma chemical vapor deposition method or a sputtering method.

さらに、本発明の高信頼性多層微細金配線構造体の製造
方法は、素子基板上に絶縁膜を形成後、第1のバリアメ
タルとして、チタン含有タングステン膜、又は、チタン
膜とチタン含有タングステン膜の2層膜をスパッタ法に
より形成する工程と、さらに、厚さ500〜1000Åの金薄
膜をスパッタ法により形成する工程と、第1のフォトレ
ジスト膜を形成・パターニングする工程と、電解メッキ
法により第1の金配線を形成する工程と、CF4等のフッ
素系のガスを用いる反応性イオンエッチング、又は、紫
外光を照射することにより、第1のフォトレジスト膜表
面を硬化せしめる工程と、次に、第1の金配線を第1の
フォトレジスト膜上に第2のフォトレジスト膜を形成・
パターニングすることにより、第1の金配線と、第2の
金配線との間の電気的導通をとる部分に第1の開口を設
ける工程と、続いて、電解メッキ法により第1の開口部
に金を析出せしめ、金柱を形成する工程と、熱処理によ
り、下層金配線と金柱との接着性を向上せしめる工程
と、続いてO2プラズマを用いて、第1のフォトレジスト
膜と、第2のフォトレジスト膜を同時に灰化せしめる工
程と、イオンミリング又は、反応性イオンビームエッチ
ング等により、第1の金配線部以外の金薄膜とバリアメ
タルを除去することによって、上部に金メッキ柱を有す
る金配線を形成する工程と、又は、金メッキ柱を有する
第1の金配線表面にのみに化学気相成長法により選択的
タングステン膜又はモリブデン膜を形成することによっ
て表面にタングステン膜又はモリブデン膜を有する、上
部に金メッキ柱を有する第一の金配線を形成する工程
と、続いて、ポリイミド膜、又は、シリコン含有ポリイ
ミド膜、又は、有機シリカ膜等の有機塗布膜を形成する
工程、又は、下層にプラズマ化学気相成長法、あるい
は、スパッタ法により、シリコン窒化膜、又は、シリコ
ン酸化膜を形成した後に、有機塗布膜を形成する工程
と、該層間絶縁膜をエッチバッグせしめることによっ
て、金メッキ柱上部又は、金メッキ柱上部のタングステ
ン膜表面又は、モリブデン膜表面を露出せしめる工程
と、続いて、第2のバリアメタルの形成以降の工程をく
り返すことによって、第2の金配線を形成する工程と、
さらに同様な工程により多層化された、金配線を形成す
る工程とを有している。
Further, according to the method of manufacturing a highly reliable multilayer fine gold wiring structure of the present invention, after forming an insulating film on an element substrate, a titanium-containing tungsten film or a titanium film and a titanium-containing tungsten film is used as a first barrier metal. 2 step of forming a two-layer film by a sputtering method, a step of forming a gold thin film having a thickness of 500 to 1000Å by a sputtering method, a step of forming and patterning a first photoresist film, and an electrolytic plating method. A step of forming a first gold wiring, a step of curing the first photoresist film surface by reactive ion etching using a fluorine-based gas such as CF 4 or irradiation with ultraviolet light; Then, the first gold wiring is formed on the first photoresist film to form the second photoresist film.
Patterning to form a first opening in a portion where electrical conduction is established between the first gold wiring and the second gold wiring, and subsequently, the first opening is formed in the first opening by electrolytic plating. A step of depositing gold to form a gold pillar, a step of improving the adhesion between the lower-layer gold wiring and the gold pillar by heat treatment, and subsequently, using O 2 plasma, a first photoresist film and a first photoresist film, The step of ashing the second photoresist film at the same time and the gold thin film and the barrier metal other than the first gold wiring portion are removed by ion milling, reactive ion beam etching or the like, thereby forming a gold-plated pillar on the upper part. The step of forming the gold wiring, or the selective tungsten film or the molybdenum film is formed only on the surface of the first gold wiring having the gold-plated pillars by the chemical vapor deposition method to form a tungsten film on the surface. A step of forming a first gold wiring having a film or a molybdenum film and having a gold-plated pillar on the upper part, and subsequently forming a polyimide film, a silicon-containing polyimide film, or an organic coating film such as an organic silica film. Step, or a step of forming an organic coating film after forming a silicon nitride film or a silicon oxide film by a plasma chemical vapor deposition method or a sputtering method in the lower layer, and etching back the interlayer insulating film The step of exposing the upper part of the gold-plated pillar, the surface of the tungsten film or the surface of the molybdenum film on the upper part of the gold-plated pillar, and the step of forming the second barrier metal and the subsequent steps are repeated to obtain the second gold wiring. A step of forming
Further, there is a step of forming multi-layered gold wiring by the same step.

すなわち、本発明は下層金配線形成時に金メッキのマス
クとなるフォトレジスト膜を、メッキ後に除去すること
なく、該フォトレジスト膜表面を、CF4を用いる反応性
イオンエッチングにより、もしくは紫外光を照射するこ
とにより硬化させた後に、該フォトレジスト膜と金配線
上フォトレジスト膜を形成・パターニングし、下層金配
線上に開口を設け、再び金メッキを行うことによって、
下層金配線上に金メッキ柱を形成し、O2プラズマ処理に
より、フォトレジスト膜を完全に除去した後に、金配線
部以外の金薄膜,バリアメタルを除去することによっ
て、上部に金メッキ柱を有する第1の金配線、又は金配
線と金メッキ柱の表面に選択的にタングステン膜又は、
モリブデン膜を形成し、ポリイミド樹脂膜、又は、シリ
コン含有ポリイミド膜、又は、有機シリカ膜等の塗布
膜、又は、下層にプラズマ化学気相成長法、あるいは、
スパッタ法により、シリコン窒化膜、又は、シリコン酸
化膜を有する該塗布膜を形成し、エッチバックさせるこ
とによって金メッキ柱上部又は、該金メッキ柱上部又
は、該金メッキ柱上部のタングステン膜、又は、モリブ
デン膜の表面を露出せしめ、第2の金配線を形成する。
さらに同様な工程により、多層微細金配線を形成するも
のである。
That is, the present invention does not remove the photoresist film, which serves as a mask for gold plating during formation of the lower layer gold wiring, after removing the photoresist film surface, by reactive ion etching using CF 4 or by irradiating with ultraviolet light. After being cured by the above, by forming and patterning the photoresist film and the photoresist film on the gold wiring, providing an opening on the lower layer gold wiring, and performing gold plating again,
After forming a gold-plated pillar on the lower layer gold wiring and completely removing the photoresist film by O 2 plasma treatment, the gold thin film and the barrier metal other than the gold wiring portion are removed to form a gold-plated pillar on top. Selectively tungsten film on the surface of gold wiring or gold wiring and gold-plated pillar of 1 or
A molybdenum film is formed, a polyimide resin film, a silicon-containing polyimide film, or a coating film such as an organic silica film, or a plasma chemical vapor deposition method in the lower layer, or
The coating film having a silicon nitride film or a silicon oxide film is formed by a sputtering method, and the gold plating pillar upper part or the gold plating pillar upper part or the tungsten film or the molybdenum film on the gold plating pillar upper part is formed by etching back. The surface of is exposed and a second gold wiring is formed.
Further, the multilayer fine gold wiring is formed by the same process.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は、本発明の第1の実施例である、2層金配線構
造体の製造方法の工程断面図である。
FIG. 1 is a process sectional view of a method for manufacturing a two-layer gold wiring structure according to the first embodiment of the present invention.

まず、第1図(a)に示すように素子基板101上に、開
口103を有する絶縁膜102を形成し、続いて第1図(b)
に示すように厚さ約1500Åのチタン含有タングステン膜
104,厚さ約500Åの金薄膜105をスパッタ法により形成
し、第1図(c)に示すように厚さ約1.5μmのフォト
レジスト膜106を形成,パターニングし、金配線を形成
する部分のフォトレジスト膜106を除去する。次に、第
1図(d)に示すように電解メッキ法により、厚さ1μ
mの第1の金メッキ配線107を形成する。続いて、CF4
ス流量を30SCCM,圧力5Pa,高周波電力400Wなる条件で、1
0分間反応性イオンエッチングを行い、第1図(e)に
示すように、フォトレジスト膜106を約0.5μmの厚さ分
だけエッチバック除去すると同時にフォトレジスト膜10
6の表面に硬化層108を形成する。続いて、第1図(f)
に示すように再び、厚さ約1.5μmのフォトレジスト膜1
09を形成・パターニングし、第1と第2の金配線の電気
的導通をとるための金柱110を電界メッキ法により高さ
約1μmで形成する。次に、第1の金配線107と、金柱1
10との接着性向上のための熱処理を200℃で30分間、窒
素ガス雰囲気中で行う。続いて、O2プラズマにより、フ
ォトレジスト膜106,108,109を同時に灰化除去し、第1
図(g)に示す構造を得る。次に第1図(h)に示すよ
うに、イオンミリング法により、金メッキ配線のない部
分の金薄膜105と、チタン含有タングステン膜104を除去
することにより、金柱を有する第の金配線が形成され
る。
First, as shown in FIG. 1 (a), an insulating film 102 having an opening 103 is formed on an element substrate 101, and then, FIG. 1 (b) is formed.
Titanium-containing tungsten film with a thickness of about 1500Å as shown in
104, a gold thin film 105 having a thickness of about 500 Å is formed by a sputtering method, and a photoresist film 106 having a thickness of about 1.5 μm is formed and patterned as shown in FIG. 1 (c). The photoresist film 106 is removed. Next, as shown in FIG. 1 (d), a thickness of 1 μm was formed by electrolytic plating.
m first gold-plated wiring 107 is formed. Then, under the conditions that the flow rate of CF 4 gas is 30 SCCM, the pressure is 5 Pa, and the high frequency power is 400 W,
Reactive ion etching is performed for 0 minutes, and as shown in FIG. 1 (e), the photoresist film 106 is etched back by a thickness of about 0.5 μm, and at the same time, the photoresist film 10 is removed.
A hardened layer 108 is formed on the surface of 6. Then, FIG. 1 (f)
As shown in Figure 1, again, a photoresist film 1 with a thickness of about 1.5 μm
09 is formed and patterned, and a gold pillar 110 for electrically connecting the first and second gold wirings is formed with a height of about 1 μm by the electroplating method. Next, the first gold wiring 107 and the gold pillar 1
A heat treatment for improving the adhesiveness with 10 is performed at 200 ° C. for 30 minutes in a nitrogen gas atmosphere. Subsequently, the photoresist films 106, 108, and 109 are simultaneously ashed and removed by O 2 plasma, and the first
The structure shown in Figure (g) is obtained. Next, as shown in FIG. 1 (h), the gold thin film 105 and the titanium-containing tungsten film 104 in the portion without the gold-plated wiring are removed by an ion milling method to form a first gold wiring having a gold pillar. To be done.

次に、上記形成された金柱を有する第1の金配線上に、
第1図(i)に示すように、ポリイミド膜111を厚さ約
2μmで形成し、CF4ガス流量5SCCM,O2ガス流量30SCCM,
圧力6Pa,高周波電力300Wなる条件で、約5分間反応性イ
オンエッチングにより全面、エッチバックを行い、金柱
110の表面が現れるようにする。次に、第1図(j)に
示すように、厚さ約1500Åのチタン含有タングステン膜
112,厚さ約500Åの金薄膜113をスパッタ法により形成
し、第1図(k)に示すように厚さ約1.5μmのフォト
レジスト膜114を形成・パターニングし、第2の金配線
を形成する部分のフォトレジスト膜114を除去する。続
いて、電界メッキ法により、厚さ約1μmの第2の金配
線115を形成し、次にフォトレジスト膜114を除去し、第
1図(l)の構造を得る。続いて、第2の金配線115の
ない部分の金薄膜113と、チタン含有タングステン膜112
を、イオンミリング法により除去することによって、第
1図(m)に示すように2層金配線構造体が形成され
る。
Next, on the first gold wiring having the gold pillar formed above,
As shown in FIG. 1 (i), a polyimide film 111 is formed with a thickness of about 2 μm, and CF 4 gas flow rate is 5 SCCM, O 2 gas flow rate is 30 SCCM,
Under the conditions of a pressure of 6 Pa and a high frequency power of 300 W, the entire surface is etched back by reactive ion etching for about 5 minutes, and the gold pillar is used.
Make the surface of 110 appear. Next, as shown in FIG. 1 (j), a titanium-containing tungsten film having a thickness of about 1500Å
112, a gold thin film 113 having a thickness of about 500Å is formed by a sputtering method, a photoresist film 114 having a thickness of about 1.5 μm is formed and patterned as shown in FIG. 1 (k), and a second gold wiring is formed. The portion of the photoresist film 114 to be removed is removed. Subsequently, a second gold wiring 115 having a thickness of about 1 μm is formed by the electroplating method, and then the photoresist film 114 is removed to obtain the structure shown in FIG. 1 (l). Then, the gold thin film 113 in the portion where the second gold wiring 115 is not formed and the titanium-containing tungsten film 112.
Are removed by an ion milling method to form a two-layer gold wiring structure as shown in FIG. 1 (m).

形成された2層金配線構造体の直径約1μmの金柱と、
第1,第2の金配線との電気的導通を調べたところ、金柱
1本当りの配線抵抗を含む接続抵抗は、0.1〜0.2Ωであ
り、その歩留りは95%以上であった。これは、実用上、
問題ないものであった。
A gold pillar having a diameter of about 1 μm of the formed two-layer gold wiring structure;
When the electrical continuity with the first and second gold wirings was examined, the connection resistance including the wiring resistance per gold pillar was 0.1 to 0.2Ω, and the yield was 95% or more. This is practically
There was no problem.

次に、本発明に基づく、第2の実施例について説明す
る。第2の実施例では、層間絶縁膜として、プラズマ化
学気相成長シリコン窒化膜と、ポリイミド膜の2層膜を
用いた場合の製造方法を述べる。
Next, a second embodiment according to the present invention will be described. In the second embodiment, a manufacturing method in the case of using a two-layer film of a plasma chemical vapor deposition silicon nitride film and a polyimide film as an interlayer insulating film will be described.

第2図(a)において、第1の実施例で述べた第1図
(h)の工程まで終了した、すなわち、下層にチタン含
有タングステン膜を有する第1の金メッキ配線202,金柱
203が形成された素子基板201上に、厚さ約0.2μmのプ
ラズマ化学気相成長シリコン窒化膜204を形成し、続い
て、厚さ約2μmのポリイミド膜205を形成する(第2
図(b))。次に、CF4ガス流量5SCCM,O2ガス流量30SCC
M,圧力6Pa,高周波電力300Wなる条件で約5分間、エッチ
バックした後、CF4ガス流量30SCCM,圧力5Pa,高周波電力
300Wなる条件で、プラズマ化学気相成長シリコン窒化膜
204をエッチバックすることにより、金柱203の表面が現
れるようにする(第2図(c))。続いて、第1の実施
例と同様な工程により、厚さ約1500Åの第2のチタン含
有タングステン膜206,厚さ約500Åの第2の金薄膜207を
スパッタ法により形成し(第2図(d))、厚さ約1.5
μmのフォトレジスト膜208を形成,パターニングし、
電界メッキ法により厚さ1.5μmの第2の金配線209を形
成する(第2図(e))。次にフォトレジスト膜208を
除去し、第2の金メッキ配線209の設けられていない部
分の金薄膜207と、チタン含有タングステン膜206を、イ
オンミリング法により順次除去し、第2図(f)に示す
ような2層金配線構造体が形成される。
In FIG. 2 (a), the process up to that of FIG. 1 (h) described in the first embodiment is completed, that is, the first gold-plated wiring 202 and the gold pillar having a titanium-containing tungsten film in the lower layer.
A plasma-enhanced chemical vapor deposition silicon nitride film 204 having a thickness of about 0.2 μm is formed on the element substrate 201 on which 203 is formed, and subsequently a polyimide film 205 having a thickness of about 2 μm is formed (second).
Figure (b)). Next, CF 4 gas flow rate 5SCCM, O 2 gas flow rate 30SCC
After etching back for about 5 minutes under the conditions of M, pressure 6Pa, high frequency power 300W, CF 4 gas flow rate 30SCCM, pressure 5Pa, high frequency power
Plasma chemical vapor deposition silicon nitride film under the condition of 300 W
The surface of the gold pillar 203 is exposed by etching back 204 (FIG. 2 (c)). Then, a second titanium-containing tungsten film 206 having a thickness of about 1500Å and a second gold thin film 207 having a thickness of about 500Å are formed by a sputtering method by the same process as in the first embodiment (see FIG. d)), thickness about 1.5
forming and patterning a photoresist film 208 of μm,
A second gold wiring 209 having a thickness of 1.5 μm is formed by the electroplating method (FIG. 2 (e)). Next, the photoresist film 208 is removed, and the gold thin film 207 in the portion where the second gold-plated wiring 209 is not provided and the titanium-containing tungsten film 206 are sequentially removed by the ion milling method, as shown in FIG. A two-layer gold wiring structure as shown is formed.

上記形成された2層金配線構造体は、第1の実施例で述
べたと同様に、金柱1本当りの配線抵抗を含む接続抵抗
は、0.1〜0.2Ωであり、歩留りは95%以上であり、実用
上、問題のないレベルであった。
The two-layer gold wiring structure thus formed has a connection resistance of 0.1 to 0.2 Ω including a wiring resistance per gold pole, and a yield of 95% or more, as described in the first embodiment. Yes, there was no problem in practical use.

第3図は、本発明の第3の実施例である金メッキ柱と第
1の金配線がタングステン膜で覆われた2層金配線構造
体の製造方法の工程断面図である。
FIG. 3 is a process cross-sectional view of a method for manufacturing a two-layer gold wiring structure in which a gold-plated pillar and a first gold wiring are covered with a tungsten film, which is a third embodiment of the present invention.

第3図(a)に示すように、素子基板301上に開口303を
有する絶縁膜302を形成し、続いて、第3図(b)に示
すように、厚さ約2000Åのチタン含有タングステン膜30
4,厚さ約500Åの金薄膜305をスパッタ法により形成し、
第3図(c)に示すように、厚さ約1.5μmの第1のフ
ォトレジスト膜306を形成・パターニングする。次に、
第3図(d)に示すように、電解メッキ法により、厚さ
約1μmの第1の金メッキ配線307を形成する。続い
て、CF4ガス流量を30SCCM,圧力5Pa,高周波電力400Wなる
条件で20分間、反応性イオンエッチングを行い、第3図
(e)に示すように、フォトレジスト膜306を約0.5μm
の厚さだけエッチバック除去すると同時に、フォトレジ
スト膜306表面に硬化層308を形成する。続いて、第3図
(f)に示すように再び、厚さ約1.5μmのフォトレジ
スト膜309を形成,パターニングし、第1と第2の金配
線の間の電気的導通をとるための金柱310を、電解メッ
キにより高さ約1μmで形成する。次に、第1の金配線
307と金柱310との接着性向上のための熱処理を200℃で3
0分間、窒素ガス雰囲気中で行う。続いて、O2プラズマ
により、フォトレジスト膜306,308,309を灰化除去し、
第3図(g)に示す構造を得る。
As shown in FIG. 3 (a), an insulating film 302 having an opening 303 is formed on an element substrate 301, and subsequently, as shown in FIG. 3 (b), a titanium-containing tungsten film having a thickness of about 2000 Å. 30
4, forming a gold thin film 305 with a thickness of about 500 Å by sputtering,
As shown in FIG. 3C, a first photoresist film 306 having a thickness of about 1.5 μm is formed and patterned. next,
As shown in FIG. 3D, the first gold-plated wiring 307 having a thickness of about 1 μm is formed by the electrolytic plating method. Then, reactive ion etching was performed for 20 minutes under the conditions of a CF 4 gas flow rate of 30 SCCM, a pressure of 5 Pa, and a high frequency power of 400 W, and a photoresist film 306 was formed to a thickness of about 0.5 μm as shown in FIG. 3 (e).
At the same time, the hardened layer 308 is formed on the surface of the photoresist film 306 at the same time as it is etched back and removed. Subsequently, as shown in FIG. 3 (f), a photoresist film 309 having a thickness of about 1.5 μm is formed and patterned again, and gold for electrically connecting the first and second gold wirings is formed. The pillar 310 is formed by electrolytic plating to have a height of about 1 μm. Next, the first gold wiring
Heat treatment at 200 ℃ for improving adhesion between 307 and gold pillar 310
Perform in a nitrogen gas atmosphere for 0 minutes. Then, the photoresist films 306, 308, 309 are ashed and removed by O 2 plasma,
The structure shown in FIG. 3 (g) is obtained.

次に、第3図(h)に示すように、反応性イオンビーム
エッチングにより、金メッキ配線307のない部分の金薄
膜305と、チタン含有タングステン膜304を除去すること
により、金柱310を有する第1の金配線が形成される。
次に、第3図(i)に示すように化学気相成長法によ
り、第1の金配線と金柱310の表面に選択的に厚さ約0.2
μmのタングステン膜311を形成する。
Next, as shown in FIG. 3 (h), by removing the gold thin film 305 and the titanium-containing tungsten film 304 in the portion where the gold-plated wiring 307 is not formed by reactive ion beam etching, the gold pillar 310 having the gold pillars 310 is formed. 1 gold wiring is formed.
Next, as shown in FIG. 3 (i), a thickness of about 0.2 is selectively formed on the surfaces of the first gold wiring and the gold pillars 310 by the chemical vapor deposition method.
A tungsten film 311 having a thickness of μm is formed.

この後、第3図(j)に示すように、ポリイミド膜312
を厚さ約2μmで形成し、CF4ガス流量5SCCM,O2ガス流
量30SCCM,圧力6Pa,高周波電力300Wなる条件で約5分
間、反応性イオンエッチングにより、全面エッチバック
を行い、金柱310上部のタングステン膜311の表面を露出
せしめる。次に、第3図(k)に示すように、厚さ約20
00Åのチタン含有タングステン膜313,厚さ約500Åの金
薄膜314をスパッタ法により形成し、第3図(l)に示
すように厚さ約1.5μmのフォトレジスト膜315を形成・
パターニングする。続いて、電解メッキ法により、厚さ
約1μmの第2の金配線316を形成し、次にフォトレジ
スト膜315を除去し、第3図(m)の構造を得る。この
後、第2の金配線316のない部分の金薄膜314と、チタン
含有タングステン膜313を、反応性イオンビームエッチ
ングにより除去することによって、第3図(n)に示す
ように、2層金配線構造体が形成される。
After that, as shown in FIG. 3 (j), the polyimide film 312
Is formed to a thickness of about 2 μm, and the entire surface is etched back by reactive ion etching for about 5 minutes under the conditions of CF 4 gas flow rate 5 SCCM, O 2 gas flow rate 30 SCCM, pressure 6 Pa, high frequency power 300 W, and the top of the gold pillar 310. The surface of the tungsten film 311 is exposed. Next, as shown in FIG. 3 (k), the thickness is about 20.
A tungsten film 313 containing titanium having a thickness of 00 Å and a gold thin film 314 having a thickness of about 500 Å are formed by a sputtering method, and a photoresist film 315 having a thickness of about 1.5 μm is formed as shown in FIG. 3 (l).
Pattern. Subsequently, a second gold wiring 316 having a thickness of about 1 μm is formed by electrolytic plating, and then the photoresist film 315 is removed to obtain the structure of FIG. 3 (m). After that, the gold thin film 314 and the titanium-containing tungsten film 313 in the portion where the second gold wiring 316 is not present are removed by reactive ion beam etching, so that the two-layer gold is formed as shown in FIG. 3 (n). A wiring structure is formed.

形成された2層金配線構造体の直径約1μmの金柱310
と、第1,第2の金配線との電気的導通を調べたところ、
金柱1本当りの接続抵抗(含・配線抵抗)は、0.1〜0.2
Ωであり、その歩留りは95%以上であり、実用上、問題
のない値である。
A gold pillar 310 with a diameter of about 1 μm of the formed two-layer gold wiring structure
Then, when the electrical continuity with the first and second gold wirings was examined,
The connection resistance (including wiring resistance) per gold pillar is 0.1 to 0.2
Ω, and the yield is 95% or more, which is a value with no problem in practical use.

次に、本発明に基づく、第4の実施例について説明す
る。第4の実施例では、金メッキ柱と第1の金配線表面
がタングステン膜で覆われ、かつ層間絶縁膜としてプラ
ズマ化学気相成長シリコン窒化膜と、ポリイミド膜の2
層膜を用いた場合の製造方法を述べる。
Next, a fourth embodiment based on the present invention will be described. In the fourth embodiment, the surface of the gold-plated pillar and the surface of the first gold wiring are covered with the tungsten film, and the plasma chemical vapor deposition silicon nitride film and the polyimide film are used as the interlayer insulating film.
A manufacturing method using a layer film will be described.

第4図(a)において、第3の実施例で述べた、第3図
(h)の工程まで終了した。すなわち、下層にチタン含
有タングステン膜を有する第1の金メッキ配線402,金メ
ッキ柱403が形成された素子基板401上に、第4図(b)
に示すように、化学気相成長法により、第1の金配線
と、金柱の表面に選択的に厚さ約0.2μmのタングステ
ン膜404を形成する。続いて、厚さ約0.2μmのプラズマ
化学気相成長シリコン窒化膜405を形成し、次に、厚さ
約2μmのポリイミド膜406を形成する(第4図
(c))。続いて、CF4ガス流量5SCCM,O2ガス流量30SCC
M,圧力6Pa,高周波電力300Wなる条件で、約5分間、エッ
チバックした後、CF4ガス流量30SCCM,圧力5Pa,高周波電
力300Wなる条件で、プラズマ化学気相成長シリコン窒化
膜をエッチバックすることにより、金柱403上部のタン
グステン膜404の表面を露出せしめる(第4図
(d))。続いて、第3の実施例と同様な工程により、
厚さ約2000Åの第2のチタン含有タングステン膜407,厚
さ500Åの第2の金薄膜408をスパッタ法により形成する
(第4図(e))。この後、厚さ約2μmのフォトレジ
スト膜409を形成・パターニングし、電解メッキ法によ
り、厚さ約1.5μmの第2の金配線410を形成する(第4
図(f))。次に、フォトレジスト膜409を除去し、第
2の金メッキ配線410の設けられていない部分の金薄膜4
08と、チタン含有タングステン膜407を反応性イオンビ
ームエッチングにより順次、除去し、第4図(g)に示
すような2層金配線構造体が形成される。
In FIG. 4 (a), the process of FIG. 3 (h) described in the third embodiment is completed. That is, as shown in FIG. 4B, on the element substrate 401 on which the first gold-plated wiring 402 and the gold-plated pillar 403 having the titanium-containing tungsten film as the lower layer are formed.
As shown in FIG. 3, a tungsten film 404 having a thickness of about 0.2 μm is selectively formed on the surface of the first gold wiring and the gold pillar by the chemical vapor deposition method. Subsequently, a plasma chemical vapor deposition silicon nitride film 405 having a thickness of about 0.2 μm is formed, and then a polyimide film 406 having a thickness of about 2 μm is formed (FIG. 4 (c)). Next, CF 4 gas flow rate 5SCCM, O 2 gas flow rate 30SCC
Etch back for about 5 minutes under the conditions of M, pressure 6Pa, high frequency power 300W, and then etch back the plasma chemical vapor deposition silicon nitride film under conditions of CF 4 gas flow rate 30SCCM, pressure 5Pa, high frequency power 300W. Thus, the surface of the tungsten film 404 above the gold pillar 403 is exposed (FIG. 4 (d)). Then, by the same process as the third embodiment,
A second titanium-containing tungsten film 407 having a thickness of about 2000Å and a second gold thin film 408 having a thickness of 500Å are formed by the sputtering method (FIG. 4 (e)). Then, a photoresist film 409 having a thickness of about 2 μm is formed and patterned, and a second gold wiring 410 having a thickness of about 1.5 μm is formed by electrolytic plating (fourth).
(F)). Next, the photoresist film 409 is removed, and the gold thin film 4 in the portion where the second gold-plated wiring 410 is not provided.
08 and the titanium-containing tungsten film 407 are sequentially removed by reactive ion beam etching to form a two-layer gold wiring structure as shown in FIG. 4 (g).

上記形成された2層金配線構造体は、第3の実施例で述
べたと同様に、金柱1本当りの配線抵抗を含む接続抵抗
は0.1〜0.2Ωであり、歩留りは95%以上であり、実用
上、問題のないレベルであった。さらに、作成した2層
配線構造体の信頼性試験を行った結果は良好であり、実
用上、特に問題ないことがわかった。
In the formed two-layer gold wiring structure, the connection resistance including the wiring resistance per gold pillar is 0.1 to 0.2Ω, and the yield is 95% or more, as described in the third embodiment. The level was practically no problem. Further, the result of the reliability test of the formed two-layer wiring structure was good, and it was found that there was no particular problem in practical use.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、下層金メッキ配線形成
時に、マスクとして用いるフォトレジスト膜表面を、CF
4等のフッ素系ガスによる反応性イオンエッチングを行
うことにより、又は、紫外光を照射することにより硬化
せしめることによって、金柱形成時に塗布形成するフォ
トレジスト膜と下層フォトレジスト膜との混合が全くな
く、金柱を形成する部分の開口の下部にフォトレジスト
膜の残査が残るという問題も、全く生じない。
As described above, according to the present invention, when the lower layer gold plated wiring is formed, the photoresist film surface used as the mask is
By performing reactive ion etching with a fluorine-based gas such as 4 or by curing by irradiating with ultraviolet light, the photoresist film formed by coating at the time of forming the gold pillar and the lower photoresist film are completely mixed. In addition, the problem that the photoresist film remains in the lower part of the opening where the gold pillar is formed does not occur at all.

また、金配線部以外の部分にはフォトレジスト膜が残っ
ているため、表面の平坦性は高く、金配線パターンの高
さによらず、均一な金柱の形成が可能である。したがっ
て、歩留りの向上が可能となる。さらに、平坦性に優れ
ていることから、容易に多層化できるという利点も有す
るようになる。また、従来の技術に比べて、工程数の短
縮が可能となり、量産性が高いという利点も有する。
Further, since the photoresist film remains on the portion other than the gold wiring portion, the flatness of the surface is high and a uniform gold pillar can be formed regardless of the height of the gold wiring pattern. Therefore, the yield can be improved. Further, since it has excellent flatness, it also has an advantage that it can be easily formed into a multi-layer. In addition, the number of steps can be shortened and mass productivity is high as compared with the conventional technique.

したがって、本発明は、多層配線構造体を有する、デバ
イスの製造に非常に有益である。
Therefore, the present invention is very useful for manufacturing a device having a multilayer wiring structure.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(m)は、本発明に基づく第1の実施例
である2層金配線構造体の製造方法を示す工程断面図、
第2図(a)〜(f)は、第2の実施例である2層金配
線構造体の製造方法を示す工程断面図、第3図(a)〜
(n)は、本発明に基づく、第3の実施例である2層金
配線構造体の製造方法を示す工程断面図、第4図(a)
〜(g)は、第4の実施例である2層金配線構造体の製
造方法を示す工程断面図、第5図(a)〜(f)は、従
来の金属柱を有する多層配線構造体の製造方法を示す工
程断面図である。 101……素子基板、102……絶縁膜、103……開口、104,1
12……チタン含有タングステン膜、105,113……金薄
膜、106,109,114……フォトレジスト膜、107……第1の
金メッキ配線、108……フォトレジスト膜表面硬化層、1
10……金柱、111……ポリイミド樹脂膜、115……第2の
金メッキ配線、201……素子基板、202……第1の金メッ
キ配線、203……金柱、204……プラズマ化学気相成長シ
リコン窒化膜、205……ポリイミド膜、206……第2のチ
タン含有タングステン膜、207……第2の金薄膜、208…
…フォトレジスト膜、209……第2の金メッキ配線、301
……素子基板、302……絶縁膜、303……開口、304,313
……チタン含有タングステン膜、305,314……金薄膜、3
06,309,315……フォトレジスト膜、307……第1の金メ
ッキ配線、308……フォトレジスト膜表面硬化層、310…
…金柱、311……タングステン膜、312……ポリイミド
膜、316……第2の金メッキ配線、401……素子基板、40
2……第1の金メッキ配線、403……金柱、404……タン
グステン膜、405……プラズマ化学気相成長シリコン窒
化膜、406……ポリイミド膜、407……第2のチタン含有
タングステン膜、408……第2の金薄膜、409……フォト
レジスト膜、410……第2の金メッキ配線、501……基
板、502……第1のAl膜、503……第1のW膜(Ti含
有)、504……第2のAl膜、505……第2のW膜(Ti含
有)、506……Al柱、507……Al配線、508……シリコン
酸化膜、509……フォトレジスト膜。
FIGS. 1A to 1M are process cross-sectional views showing a method for manufacturing a two-layer gold wiring structure according to the first embodiment of the present invention,
2A to 2F are process cross-sectional views showing a method for manufacturing a two-layer gold wiring structure according to the second embodiment, and FIGS. 3A to 3F.
(N) is a process sectional view showing a method for manufacturing a two-layer gold wiring structure according to a third embodiment of the present invention, and FIG. 4 (a).
5A to 5G are process cross-sectional views showing a method for manufacturing a two-layer gold wiring structure according to the fourth embodiment, and FIGS. 5A to 5F are conventional multilayer wiring structures having metal pillars. FIG. 6 is a process cross-sectional view showing the manufacturing method of FIG. 101 ... Element substrate, 102 ... Insulating film, 103 ... Opening, 104,1
12 ... Titanium-containing tungsten film, 105,113 ... Gold thin film, 106,109, 114 ... Photoresist film, 107 ... First gold-plated wiring, 108 ... Photoresist film surface hardening layer, 1
10 …… Gold pillar, 111 …… Polyimide resin film, 115 …… Second gold plated wiring, 201 …… Element substrate, 202 …… First gold plated wiring, 203 …… Gold pillar, 204 …… Plasma chemical vapor phase Growing silicon nitride film, 205 ... Polyimide film, 206 ... Second titanium-containing tungsten film, 207 ... Second gold thin film, 208 ...
… Photoresist film, 209… Second gold-plated wiring, 301
...... Element substrate, 302 …… Insulation film, 303 …… Aperture, 304,313
...... Titanium-containing tungsten film, 305,314 …… Gold thin film, 3
06,309,315 …… Photoresist film, 307 …… First gold-plated wiring, 308 …… Photoresist film surface hardening layer, 310…
… Gold pillars, 311 …… Tungsten film, 312 …… Polyimide film, 316 …… Second gold plated wiring, 401 …… Element substrate, 40
2 ... First gold-plated wiring, 403 ... Gold pillar, 404 ... Tungsten film, 405 ... Plasma chemical vapor deposition silicon nitride film, 406 ... Polyimide film, 407 ... Second titanium-containing tungsten film, 408 ... second gold thin film, 409 ... photoresist film, 410 ... second gold-plated wiring, 501 ... substrate, 502 ... first Al film, 503 ... first W film (containing Ti) ), 504 ... second Al film, 505 ... second W film (containing Ti), 506 ... Al pillar, 507 ... Al wiring, 508 ... silicon oxide film, 509 ... photoresist film.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】素子基板上に表面に金薄膜を有する配線層
を形成する工程と、前記金薄膜を有する配線層上に第1
のフォトレジスト膜を選択的に形成し前記第1のフォト
レジスト膜で覆われていない前記配線層の部分上に電解
メッキ法により第1の金配線を形成する工程と、前記第
1のフォトレジスト膜表面を硬化し硬化層を形成する工
程と、前記第1の金配線および前記第1のフォトレジス
ト膜の表面の前記硬化層上に第2のフォトレジスト膜を
形成する工程と、前記第2のフォトレジスト膜に選択的
に開孔を設けて前記第1の金配線の一部を露出させる工
程と、電解メッキ法により、前記開孔部に金を析出せし
め金柱を形成する工程と、前記第1および第2のフォト
レジスト膜を除去する工程と、その後、少なくとも有機
塗布膜を有する層間絶縁膜を形成する工程とを有するこ
とを特徴とする多層配線構造体の製造方法。
1. A step of forming a wiring layer having a gold thin film on a surface of an element substrate, and a first step on the wiring layer having the gold thin film.
Selectively forming a photoresist film and forming a first gold wiring on the portion of the wiring layer not covered with the first photoresist film by electrolytic plating, and the first photoresist. Curing the film surface to form a cured layer; forming a second photoresist film on the cured layer on the surface of the first gold wiring and the first photoresist film; A step of selectively forming an opening in the photoresist film to expose a part of the first gold wiring; and a step of forming a gold pillar by depositing gold in the opening part by an electrolytic plating method, A method of manufacturing a multilayer wiring structure, comprising: a step of removing the first and second photoresist films; and a step of forming an interlayer insulating film having at least an organic coating film after that.
【請求項2】前記硬化層を、前記第1のフォトレジスト
膜に対するCF4ガスを用いた反応性イオンエッチングに
より形成することを特徴とする請求項1記載の多層配線
構造体の製造方法。
2. The method of manufacturing a multilayer wiring structure according to claim 1, wherein the hardened layer is formed by reactive ion etching using CF 4 gas for the first photoresist film.
JP63281862A 1988-09-14 1988-11-07 Method for manufacturing multilayer wiring structure Expired - Lifetime JPH07109828B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63281862A JPH07109828B2 (en) 1988-09-14 1988-11-07 Method for manufacturing multilayer wiring structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-232028 1988-09-14
JP23202888 1988-09-14
JP63281862A JPH07109828B2 (en) 1988-09-14 1988-11-07 Method for manufacturing multilayer wiring structure

Publications (2)

Publication Number Publication Date
JPH02168625A JPH02168625A (en) 1990-06-28
JPH07109828B2 true JPH07109828B2 (en) 1995-11-22

Family

ID=26530248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281862A Expired - Lifetime JPH07109828B2 (en) 1988-09-14 1988-11-07 Method for manufacturing multilayer wiring structure

Country Status (1)

Country Link
JP (1) JPH07109828B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211144A (en) * 1991-12-27 1993-08-20 Nec Corp Semiconductor device and its manufacture
JP4748967B2 (en) * 2003-11-04 2011-08-17 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153149A (en) * 1984-01-23 1985-08-12 Matsushita Electric Ind Co Ltd Formation of multilayer interconnection
JPH067575B2 (en) * 1986-05-02 1994-01-26 住友電気工業株式会社 Multi-layer wiring method
JPH01208842A (en) * 1988-02-16 1989-08-22 Nec Corp Manufacture of semiconductor integrated circuit device
JPH01211946A (en) * 1988-02-18 1989-08-25 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH02168625A (en) 1990-06-28

Similar Documents

Publication Publication Date Title
US4721689A (en) Method for simultaneously forming an interconnection level and via studs
JPS61258453A (en) Manufacture of semiconductor device
JP2518435B2 (en) Multilayer wiring formation method
JPH0360055A (en) Manufacturing method of integrated circuit
JPH06244135A (en) Laminar structure of contact stud and manufacture thereof
JPS61280638A (en) Manufacture of semiconductor device
JPH07109828B2 (en) Method for manufacturing multilayer wiring structure
JP2985326B2 (en) Method for manufacturing semiconductor device
JPH03244126A (en) Manufacture of semiconductor device
TWI242835B (en) Structure of interconnects and fabricating method thereof
JPH04127454A (en) Semiconductor device
JPH04316351A (en) Manufacture of semiconductor device
JP2753098B2 (en) Method for manufacturing semiconductor device
JP3166912B2 (en) Method for manufacturing semiconductor device
JP2993044B2 (en) Method for manufacturing semiconductor device
JP3033171B2 (en) Method for manufacturing semiconductor device
JPH04307737A (en) Manufacture of semiconductor device
JP2637726B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH04165624A (en) Plated wiring method on insulating film
JPH05243217A (en) Manufacture of semiconductor device
JPS5932153A (en) Manufacture of semiconductor device
JPH0684908A (en) Semiconductor device and its manufacturing method
JPH0645453A (en) Manufacture of semiconductor device
JPH0645283A (en) Manufacture of semiconductor device
JPH0366128A (en) Multilayer interconnection structure body and its manufacture