Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07111940B2 - 半導体基板の接合方法 - Google Patents
[go: Go Back, main page]

JPH07111940B2 - 半導体基板の接合方法 - Google Patents

半導体基板の接合方法

Info

Publication number
JPH07111940B2
JPH07111940B2 JP62226262A JP22626287A JPH07111940B2 JP H07111940 B2 JPH07111940 B2 JP H07111940B2 JP 62226262 A JP62226262 A JP 62226262A JP 22626287 A JP22626287 A JP 22626287A JP H07111940 B2 JPH07111940 B2 JP H07111940B2
Authority
JP
Japan
Prior art keywords
film
semiconductor substrates
liquid
wafer
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62226262A
Other languages
English (en)
Other versions
JPS6471115A (en
Inventor
誠 内山
秀智 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP62226262A priority Critical patent/JPH07111940B2/ja
Priority to US07/238,421 priority patent/US4962062A/en
Publication of JPS6471115A publication Critical patent/JPS6471115A/ja
Publication of JPH07111940B2 publication Critical patent/JPH07111940B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00Bonding of wafers, substrates or parts of devices
    • H10P10/12Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/012Bonding, e.g. electrostatic for strain gauges
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/135Removal of substrate

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 この本発明は、二枚の半導体基板を強固に接合して一体
化する半導体基板の接合方法に関するものである。
〔従来技術〕
半導体基板に不純物濃度の異なる部分を精度良くしかも
信頼性高く形成することは、半導体装置を製造するため
には不可欠で最も基本的な技術である。そのためには従
来から拡散、イオン注入、エピタキシャル成長などの方
法が用いられている。
〔発明が解決しようとする問題点〕
しかしながら、このような従来の不純物導入技術におい
ては、例えば数100μmといった厚い層を形成する場合
には通常のイオン注入技術や拡散技術では不可能であ
り、またエピタキシャル法によると極めて長時間を要
し、経済的でないという問題があった。
また、シリコンを材料とした圧力センサ等においては、
ダイアフラムと基板との接合には、従来、例えば低融点
ガラスを用いる方法等が用いられているが、その接合強
度が弱いことや熱膨張係数がシリコンとガラスとで大き
く異なることから、加熱時に熱応力によって接合部が破
壊しやすいという問題があった。
また、通常の高分子接着剤等を用いて不純物濃度の異な
る半導体基板を接合する方法も考えられるが、この方法
においては、オーミックに接合できないうえに、基板へ
多量の異物の混入をまねくという問題があった。
また、公開特許公報昭和60年第51700号に記載されてい
るごとく、二つのシリコン結晶体の接合面を鏡面研磨
し、親水性処理して乾燥したのち、両者を接合する方法
もあるが、この方法においては、二つの結晶体を合わ
せると直ちに固着してしまうため、一度合わせると位置
を移動することが出来ないので、位置合わせが困難であ
る、接合面が露出しているので、キズがつきやすく、
また表面を清浄に保つのが困難である、接合面に空気
が残ると、1000℃程度の高温加熱操作によっても空気中
の窒素分子や酸素分子は容易に拡散しないため、接合面
にそれらの影響が生じるので、真空下で作業を行なう必
要がある、等の問題があった。
本発明は、上記のごとき従来技術の問題を解決すること
を目的とするものである。
〔問題点を解決するための手段〕
上記の目的を達成するため、本発明においては、二つの
半導体基板の各接合面をそれぞれ鏡面研磨し、固相の析
出に寄与する溶質を含まない液体、すなわち乾燥したと
き固体が析出することのない液体の薄膜を介して密着さ
せ、熱処理を加えることにより、上記二つの半導体基板
を相互に接合するように構成している。なお、上記の熱
処理は、半導体基板の融点よりかなり低い温度で行な
う。
上記のように構成したことにより、本発明においては、
2枚の半導体基板をバルクの強度と同様の強度を有する
接合界面をもって一体化すると同時に、オーミックに接
合することが出来る。
また、液体の薄膜を介して接合するため、合わせたのち
に相互の位置を容易に移動させることが出来るので、ウ
ェハ同志の位置合わせが両ウェハの研磨面を傷つけるこ
となく極めて容易に行なうことが出来る。また、表面が
液体の薄膜に覆われているので、表面を清浄に保ちやす
く、真空下で作業を行なう必要もない。また、非圧縮性
であるためウェハ間に均一厚みで薄膜を形成することが
容易であり、大量生産に適している。また、ウェハ接合
表面に対する事前の処置は接合表面が鏡面研磨されてい
れば良く、市販のウェハに何ら手を加える必要がなく極
めて簡便である。
〔発明の実施例〕
以下、本発明を実施例に基づいて説明する。
(A)第1の実施例 この実施例は、単結晶の半導体基板(例えば、単結晶Si
基板)同志を接合するものである。
通受の半導体装置製造において用いられる市販の半導体
ウェハは、素子形成を行なう主面に鏡面研磨が施されて
いる。
本実施例においては、上記のごとき鏡面研磨を施された
市販の3インチおよび2インチのシリコンウェハを用
い、まず、0.3μm粒子でクラス1000設定(1000個/f
t3)のクリーンルーム内で、2枚のシリコンウェハ鏡面
にメチルアルコールを滴下し、全体を濡らした。ちなみ
に、水によって良く濡れない撥水性の鏡面であってもメ
タノールを主とするアルコール類、酢酸、ギ酸、アンモ
ニアを含む溶液を用いれば良く濡らすことが出来た。
なお、この際に用いる液体としては、固相の析出に寄与
する溶質を含まないもの、すなわち乾燥したとき固体が
析出することのない液体を用いる必要がある。
次に、メタノールによって濡れたままの表面、すなわち
メタノールの薄膜が形成された表面同志を気泡の混入が
ないように密着させた。
密着させた当初は、両ウェハは相互に水平に極めて動き
易いが何度か相互にスライドさせてから数100g/cm3以下
の加圧下にて一定時間静置するだけで相互に所望の位置
で両ウェハは強固に一体化し容易に引きはがすことがで
きなくなる。なお、相互スライドを繰り返すと、加圧放
置しなくとも密着一体化する。
また、液体によって一方のウェハの研磨面を均一に濡ら
してから、もう一方のウェハの研磨面を気泡の混入がな
いように合わせ、50℃前後のホットプレート上に水平に
数時間以上放置しておくと、オリエンテーションフラッ
トが自然に一致しながら、二つのウェハは密着一体化す
る。
上記の固着状態はかなり強固であり、密着し一体化した
ものの境界面とみられるところに、先端の鋭いステンレ
ス性ピンセットの先をねじり込んでも容易に引きはがす
ことはできず、引きはがすことに成功しても、シリコン
基板そのものがピンセットによって傷つく場合が多かっ
た。
また、上記のようにして引きはがしたウェハ鏡面には、
メチルアルコールの干渉縞が観察された。
また、秤量法によればメタノール薄膜の厚さは数μm以
下であった。
なお、以上の操作は全て常温下で行なった。
次に、メタノール薄膜を介して密着一体化した2枚のウ
ェハを約100℃で約30分間加熱処理し、さらに、N2ガス
通気の加熱炉を用いて、約1000℃で約90分間加熱した。
こうして得られた接合体界面は、充分強固であり、ダイ
シングソーによって一辺2mmの正方形に切り出したもの
に対して圧縮せん断破壊テストを行ったところ、破壊強
度として70〜90kg/cm2が得られた。なお、破壊された破
片を観察したところ、接合面から二つに剥離することは
殆どなく、多くの破片になった。このことから両ウェハ
はほぼ一体化していることが判る。
また電気的にも良好なオーミック特性を示した。
なお、加熱温度を変化して試みたところ、500℃程度以
上であれば接合強度は1000℃で得られたものの強度とほ
ぼ一致していることが明らかとなった。
次に作用を説明する。
従来、研磨面同志を液体薄膜を介して接触させると両者
が密着する現象はしばしば観察されることであり、研磨
状態が良好であれば液体膜を介さずともかなりの密着性
を持つことも良く観察されるところである。特に、シリ
コンウェハの研磨面同志がかなりの密着性を有すること
も良く観察されることである。これらは鏡面効果として
古くから知られている。市販のシリコンウェハの研磨面
は、その平坦性が数100Å以内であるといわれており、
そのことがこの鏡面効果を増す作用をしていることは確
実であると考えられる。
しかし、負圧による毛管現象による鏡面効果だけによっ
て2枚のシリコンウェハが密着しているとは考えにく
い。即ち、自然環境下においてはシリコンの表面は自然
酸化膜におおわれていることは定説となっている。ただ
し、通常その膜厚は、単層の膜に近い吸着層と考えられ
る。本発明者の実測によっても20Å以上の厚みの酸化膜
を形成はみられなかった。この酸化膜は表面のシリコン
原子のダングリングボンドに水酸基を結合したシラノー
ル基が形成されているということは定説となっている。
シラノール基は空気中の水分と容易に結合し、水素結合
していることもまた定説である。これらの水素結合水と
会合性を有する液体は、通常の分子間の1.5〜2.0倍の水
素結合エネルギーと分子間力との作用によって結合する
ことが推測される。しかも会合性液体が固体間で薄膜状
をなす場合は、固体界面との相互作用が液体バルクの構
造性による液体分子同志の相互作用よりも強く、しか
も、その情報を液薄膜は受け取り易く、そのために加熱
によってもその構造性からの変態は通常の液体−ガス化
膨張という形態(この形態をとれば二枚のウェハは分離
又は破壊されることになる)を経ず、あたかも界面の相
互作用によって液体固体の区別がなくなり、液体から急
激に固体中へ拡散するというルートをとることが推測さ
れる。そのため負圧が生じて界面が更に緻密化される。
会合性を有する液体の中で水はその構造性が最も強いと
言われているが、メタノールの替りに水を用いてシリコ
ンウェハ接合を行なうと、密着ウェハを数100℃にする
と破壊する場合が時々生じた。これは、水の構造性が強
すぎるため、密着時に充分薄い膜とならないので、通常
の変態に従って水が変化膨張したためか、あるいは構造
性が強すぎるため、その変化が臨界点に集中される、い
わゆる突沸現象が生じたためと考えられる。これは加熱
時にシリコン表面と水との相互作用よりも水分子同志の
相互作用の方が強く、水の膜バルク内での活性化分子が
界面の構造性をふり切ってしまい、界面依存性の弱い水
バルク内での急激な膨張を引き起こすためと推測され
る。このことは、水よりは構造性の弱い酢酸やアンモニ
ア水をメタノールのかわりに用いると、メタノールの場
合と同様に良好な2枚のシリコン結合体が得られたこと
から推測される。
また、加熱によってSi表面の状態は変化を来たし、シリ
カ表面で知られるごとく激しいシラノール基が振動し、
OH基2個から水1分子が生成するアルコールの分解脱水
反応を生じ、良く知られるMeOH+SiOH→Me−O−Si+H2
Oのエステル化反応が生じ、更に分解して単分子に分解
された各元素はSiバルク中を拡散し、ウェハ両表面のシ
リコンはSi−O−Siで結合し、最終的にSi−Siで結合さ
れることが推測される。また、このとき、界面のミクロ
のキャビティ構造を平坦化する作用を液膜が果す可能性
が想像される。
さらに高温の液膜は通常の液体と異なることが予想さ
れ、Si原子がその中へ溶解拡散する機構も想像され得
る。
また、シリコン半導体表面で撥水性となっていても、液
体を介して負圧によって密着し、その密着性がある程度
高ければ、その加熱途中において構造性液体と相互作用
を増すことが考えられ、密着体は加熱途中に接合体にな
ることが推測される。このことはフッ素処理をした撥水
性ウェハ同志も上記方法によって接合体とすることがで
きることが確認されていることと矛盾しない。ただし、
この場合、介在液体が水の場合は成功の歩留まりは余り
良くなかった。
シリコンウェハ接合は、メタノールのかわりに酢酸、ギ
酸、エタノール、アンモニア水、水等の会合性を有し、
構造性の大きな液体を含む液体を用いた場合にも行なえ
ることが確認された。
第1図は、その接合面の10,000倍の走査型電子顕微鏡写
真を示すものである。
上記のごとく、第1の実施例においては、2枚の半導体
基板の研磨面同志を固相の析出に寄与する溶質を含まな
い液体の薄膜を介して密着させ、固体の融点により可成
低い温度で加熱することによって接合する方法としたた
め、2枚の半導体基板をバルクの強度と同様の強度を有
する接合界面をもって一体化すると同時に、オーミック
に接合することが出来る。
また、液体の薄膜を介して接合するため、合わせたのち
に相互の位置を容易に移動させることが出来るので、ウ
ェハ同志の位置合わせが両ウェハの研磨面を傷つけるこ
となく極めて容易に行なうことが出来る。また、ウェハ
接合前に前処理洗浄を行ってもその後の乾燥行程におい
てゴム等で汚染されやすいが、本発明では最も汚染され
やすい乾燥行程が不要なので、表面を清浄に保ちやす
い。また、加熱処理によっても容易に拡散しない空気等
をウェハ密着時にウェハ間に入り込ませないようにする
ために真空下で密着作業を行なわなければならないとい
う必要もない。また、密着に用いるものが液体であって
非圧縮性であるためウェハ間に均一厚みで薄膜を形成す
ることが容易であり、大量生産に適している。また、ウ
ェハ接合表面に対する事前の処置は接合表面が鏡面研磨
されていれば良く、市販のウェハに何ら手を加える必要
がなく極めて簡便である、等の効果が得られる。
(B)第2の実施例 この実施例は、二つの半導体基板の少なくとも一方が、
接合側の表面に多結晶半導体膜を有するものを接合する
ものであり、これによって単結晶基板中に多結晶層を形
成することが出来る。
従来の半導体プロセスにおいては、単結晶基板上に多結
晶を堆積し、更にその上に単結晶を形成する単結晶−多
結晶−単結晶のいわゆるサンドイッチ構造は製造できな
かった。しかし、例えば、第2図に示すような電導度変
調MOSFETにおいては、上記サンドイッチ構造を形成する
ことが出来れば、ポリシリコン再結合領域3が多量のキ
ャリア再結合中心を含むのでラッチアップ防止に絶大な
る効果がある。また、この層間ポリシリコン構造は、CM
OS・ICのラッチアップ防止にも多大な効果を有する。従
って信頼性の高いMOS・ICデバイス製造の基礎として単
結晶−多結晶−単結晶構造を製造することは極めて大切
である。
この実施例は、上記のごとき単結晶−多結晶−単結晶の
いわゆるサンドイッチ構造の実現するために、多結晶薄
膜を堆積した単結晶半導体基板と単結晶半導体基板又は
多結晶薄膜を堆積した単結晶半導体基板とを接合し、単
結晶−多結晶−単結晶構造を製造可能にしたものであ
る。
この実施例においては、まず、二つの単結晶半導体基板
の各接合面をそれぞれ鏡面研磨し、次に、上記二つの接
合面の一方あるいは双方に多結晶膜を形成し、その形成
した多結晶面と半導体鏡面あるいは多結晶面同志を、固
相の析出に寄与する溶質を含まない液体の薄膜を介して
溶着させ、その後に熱処理を加えて上記2枚の基板を接
合するものである。
以下、詳細に説明する。
本実施例においては、表面が鏡面研磨された市販の3イ
ンチ・シリコンウェハを用い、まず、2枚のシリコンウ
ェハの一方又は双方の鏡面に厚さ約3000Åのポリシリコ
ン膜(多結晶シリコン膜)を堆積した。堆積は、LPCVD
により、630℃、0.6Torrの条件下において、SiH4とHeの
混合ガスによって約100Å/minの堆積速度で行なった。
さらに、N2ガスを用いて約1000℃で約2時間アニール操
作を加えた。その後、このポリシリコン膜を表面粗さ50
0Å以下に鏡面研磨した。
このようにして作成したポリシリコン膜面と研磨シリコ
ン面(単結晶シリコン)、あるいは、ポリシリコン膜面
同志を特級のメタノールの薄膜を介して密着させた。そ
の方法は0.3μm粒子でクラス1000設定のクリーンルー
ム内で2枚のウェハの接合面全体をメタノールで濡らし
た。メタノールによってポリシリコン膜面またはシリコ
ン面は容易に濡れた。こうして、メタノールに濡れたま
まの表面同志を気泡の混入を防ぎながら密着させた。密
着させた直後は両ウェハは水平方向に相互に動き易いが
少し押さえながら何度か相互に水平にスライドさせてか
ら所望の位置に2枚を位置決めし、数100g/cm3以下の加
圧下で一定時間静置するか、更に何度が相互にスライド
させることにより、両ウェハは所望の相対的位置で強固
に一体化し容易に引きはがすことができなくなった。
また、液体によって一方のウェハの研磨面を均一に濡ら
してから、もう一方のウェハの研磨面を気泡の混入がな
いように合わせ、50℃前後のホットプレート上に水平に
数時間以上放置しておくと、オリエンテーションフラッ
トが自然に一致しながら、二つのウェハは密着一体化す
る。
なお、以上の操作は全て常温にて行なった。
また、上記の液体としては、メタノールのかわりに酢
酸、ギ酸、エタノール、アンモニア水、水等のように、
会合性を有し、構造性の大きな液体を含む液体を用いた
場合にも行えることが確認された。ただし、この際に用
いる液体としては、固相の析出に寄与する溶質を含まな
いもの、すなわち乾燥したとき固体が析出することのな
い液体を用いる必要がある。
次に、密着し一体化したウェハを約100℃で30分加熱処
理し、さらにN2ガス雰囲気に晒しながら約1000℃で約12
0分間加熱した。
こうして得られた接合体を無理に引きはがすと、ポリシ
リコン面とシリコン研磨面との接合の場合は、ポリシリ
コン膜の多くの部分が基々形成されていた方のウェハ面
より剥がれて、接合したシリコンの研磨面に付着した。
また、ポリシリコン膜同志の接合の場合は、一方のウェ
ハ部からポリシリコン膜が一体化されたまま剥がれて他
方のウェハに付着した。これらのことから、堆積したポ
リシリコン膜表面−シリコン表面の界面の強度と接合に
よるポリシリコン膜表面−シリコン表面の界面の強度と
はほぼ同一であり、接合によるポリシリコン膜表面−ポ
リシリコン膜表面の界面の強度はポリシリコン膜そのも
のの強度とほぼ同一であることが確認された。なお、ダ
イシングソーによって接合ウェハを一辺5mmの正方形に
切り出したものに対して圧縮せん断破壊テストを行った
ところ、破壊強度として20〜40kg/cm2が得られた。
なお、p型−n型単結晶切板の間にn型のポリシリコン
層を本方法によって挾み込み、その電気特性を測定した
ところ、整流性は良好で降伏電圧は充分高く、リーク電
流は充分に低いことが確認された。
上記のごとく、本実施例によれば、多結晶膜を形成した
半導体基板同志あるいは多結晶膜を形成した基板と単結
晶基板とを固相の析出に寄与する溶質を含まない液体の
薄膜を介して密着させ、固体の融点よりはるかに低い温
度で加熱することにより、半導体単結晶基板中に多結晶
層を埋め込んだ構造の基板を安価に制御性良好に大量製
造できるという効果が得られる。
その他の効果については前記第1の実施例と同様であ
る。
(C)第3の実施例 この実施例は、二つの半導体基板の少なくとも一方が、
接合側の表面に誘電体膜を有するものを接合する方法で
あり、これによって内部に誘電体埋込み層が形成された
半導体基板を製造することが出来る。
従来の半導体集積回路における素子分離方法としては、
古くからpn接合による方法が用いられて来たが、集積度
の高度化とともに分離容量の増大、素子寸法の縮小に対
応しきれなくなっている。
上記の方法に替わる素子分離法としては、誘電体分離法
が望ましい。特に、高耐圧素子を含む場合にはそのこと
が言える。例えば出力段のパワートランジスタとそれを
駆動または制御するICを一体化したパワーICでは、パワ
ートランジスタと駆動または制御IC部分を電気適に確実
に分離することが必要となるが、pn接合分離では充分で
ないことが多い。
しかしながら、従来の誘電耐分離方法を用いる場合に
は、素子の一部を誘電体を包み込むことが容易ではな
い。特に素子の領域を基板領域と電気的に分離するため
には、誘電体層を基板中に埋め込むことが必要である
が、従来の誘電体埋込み方法には多くの難点があった。
例えば、多結晶支持構造誘電体分離方法として知られる
方法は、半導体基板表面に素子を形成し、横方向の素子
分離を行なった後、半導体基板を裏面からラッピングし
て素子領域の下部を露出させ、ここに酸化膜等の誘電体
膜を形成し、再び支持体となるべき多結晶シリコン層等
を形成するものであるが、この方法はプロセス上の制約
が多いうえに多結晶シリコンと単結晶シコンの熱膨張の
差によって基板に反りが生じ易いという問題があった。
また、別の例として、単結晶基板上に形成した誘電体層
上に多結晶あるいはアモルファスシリコン膜を形成し、
その膜を、加熱処理、レーザ光、電子ビームなどによっ
て単結晶化するSOI法があるが、この方法では、レー
ザ、電子ビームなどの高価な装置が必要であるうえ、形
成される単結晶の大きさや質、形状等に制約がある。
本実施例においては、二つの半導体基板の少なくとも一
方が、接合側の表面に誘電体膜を有するものを接合する
ことにより、基板内部に誘電体層を安価に、かつ信頼性
良く埋込み形成することを可能にしている。
本実施例においては、まず、二枚の半導体基板の各接合
面をそれぞれ鏡面研磨し、一方あるいは双方の研磨面に
自然酸化膜より厚い酸化膜(誘電体膜)を形成し、該酸
化膜と半導体基板研磨面あるいは酸化膜同志を、固相の
析出に寄与する溶質を含まない液体の薄膜を介して密着
させ、酸化性ガス雰囲気の中に加熱することにより、二
枚の半導体基板を相互に接合するものである。
以下、詳細に説明する。
本実施例においては市販のシリコン半導体基板を用い、
まず2枚のシリコンウェハの一方又は双方の鏡面に約10
00Åの酸化膜を形成した。酸化膜の形成は、酸素ガス雰
囲気中で1000℃程度で加熱することにより行なった。
このようにして作成した酸化膜面と研磨シリコンウェハ
面、あるいは酸化膜面同志をメタノールの薄膜を介して
密着させた。その方法は、0.3μm粒子でクラス1000設
定のクリーンルーム内で2枚のウェハの接合面全体をメ
タノールで濡らした。メタノールにより酸化膜面も鏡面
研磨面も容易に濡れた。
また、上記の液体としては、メタノールのかわりに酢
酸、ギ酸、エタノール、アンモニア水、水等のように、
会合性を有し、構造性の大きな液体を含む液体を用いた
場合にも行なえることが確認された。ただし、この際に
用いる液体としては、固相の析出に寄与する溶質を含ま
ないもの、すなわち乾燥したとき固体が析出することの
ない液体を用いる必要がある。
次に、メタノールによって濡れたままの表面同志を気泡
の混入がないよう密着させた。合わせた直後は両ウェハ
は水平に動き易いが、少し押さえながら何度が相互にス
ライドさせることにより、両ウェハは所望の相対的位置
で強固に一体化し、容易に引きはがすことができなくな
った。
また、液体によって一方のウェハの研磨面を均一に濡ら
してから、もう一方のウェハの研磨面を気泡の混入がな
いように合わせ、50℃前後のホットプレート上に水平に
数時間以上放置しておくと、オリエンテーションフラッ
トが自然に一致しながら、二つのウェハは密着一体化す
る。
秤量法によればメタノール薄膜は数μm以下であった。
なお、以上の操作は全て常温下にて行なった。
次に、密着し一体化した2枚のウェハを約100℃で30分
加熱処理し、さらに、O2ガス又は水蒸気雰囲気に晒しな
がら1000℃で120分間化した。
こうして得られた接合体を無理に引きはがすと、酸化膜
面とシリコン研磨面との接合の場合は、酸化膜の多くの
部分が元々形成されていたウェハから剥がれて接合した
シリコンの研磨面に付着した。また、酸化膜同志の接合
の場合は、一方のウェハ部から酸化膜が一体化して剥が
れ、他方のウェハに付着した。これらのことより、堆積
した酸化膜表面−シリコン表面の界面の強度と接合によ
る酸化膜表面−シリコン表面の界面強度とはほぼ同一で
あり、接合による酸化膜表面−酸化膜表面界面の強度は
酸化膜そのものの強度とほぼ同一であることが確認でき
た。例えば、ダイシングソーによって接合したウェハを
一辺5mmの正方形に切り出し、圧縮せん断破壊テストを
行った結果、破壊強度として約25〜40kg/cm2の強度が得
られた。
なお、加熱温度を変化させて試みたところ、約700℃以
上であれば接合強度は十分であることが明らかになっ
た。
上記のごとく、本実施例においては、誘電耐膜となる酸
化膜を形成した半導体基板同志あるいは酸化膜を形成し
た基板と通常の基板とを固相の析出に寄与する溶質を含
まない液体の薄膜を介して密着させ、固体の融点よりは
るかに低い温度で、酸化性ガス雰囲気の中で加熱するこ
とにより、2枚の基板を強固に一体化接合できるので、
半導体単結晶基板中に誘電体膜(酸化膜)を埋め込んだ
構造の基板を安価、簡単にかつ制御性良く大量に製造で
きるという効果が得られる。また、接合前にウェハの接
合表面に対する事前の処理は酸化膜の形成のみであり、
市販のウェハに何ら手を加える必要はなく大量生産に有
利である。
なお、その他の効果は前記第1の実施例と同様である。
(D)第4の実施例 この実施例は、二つの半導体基板の少なくとも一方の接
合側の表面に溝が設けられており、その溝の表面に誘電
体物質を設けたものである。これによって前記第3の実
施例と同様に、内部に誘電体埋込み層が形成された半導
体基板を製造することが出来る。
本実施例においては、まず、鏡面研磨された第1の半導
体基板の表面に、基板の端部に開口する溝を形成し、鏡
面研磨された第2の半導体基板と上記第1の半導体基板
との研磨面同志を固相の析出に寄与する溶質を含まない
液体の薄膜を介して密着させ、熱処理を加えて接合し、
上記接合体基板間に形成された基板端部に開口する上記
溝に有機高分子樹脂溶液を注入したのち、該接合体基板
を加熱することにより、上記溝の表面に誘電体膜を形成
するものである。
以下、詳細に説明する。
第3図は、本実施例の製造工程を示す断面図である。
この実施例においては、市販の片面が鏡面研磨された2
枚のシリコンウェハ21および30を用いた。
まず、(a)に示すごとく、シリコンウェハ21の研磨面
に、ウェハ端部に開口する溝22、23、24のうちの少なく
とも1つを形成した。これらの溝の形成方法は、フォト
パターニングによりフォトレジストをマスクとしてウェ
ット又はドライエッチングによって行なった。ただし、
溝24のような形状を形成するには、深い部分のみを最初
に長いエッチングによって形成し、残りの浅い部分を短
いエッチングによって形成する等の工夫が必要である。
次に、0.3μm粒子でクラス1000設定のクリーンルーム
内で、これらの基板の鏡面全体をメタノールにより濡ら
した。この後メタノールによって濡れたままの表面同志
を気泡の混入がないよう密着させる。両ウェハを水平に
相互に何度かスライドさせてから位置合わせを行ない、
数100g/cm3以下の加圧下にて数時間放置するだけで両ウ
ェハは強固に一体化する。
また、液体によって一方のウェハの研磨面を均一に濡ら
してから、もう一方のウェハの研磨面を気泡の混入がな
いように合わせ、50℃前後のホットプレート上に水平に
数時間以上放置しておくと、オリエンテーションフラッ
トが自然に一致しながら、二つのウェハは密着一体化す
る。
以上の操作は全て常温下で行なう。
なお、上記の液体としては、メタノールのかわりに酢
酸、ギ酸、エタノール、アンモニア水、水等の会合性を
有する液体を用いた場合にも行なえることが確認され
た。ただし、この際に用いる液体としては、固相の析出
に寄与する溶質を含まないもの、すわなち乾燥したとき
固体が析出することのない液体を用いる必要がある。
次に、密着し一体化した2枚のウェハ21、30を約100℃
で30分加熱し、さらに、N2ガス通気の加熱炉にて約1000
℃で約90分間加熱した。
こうして得られた接合体界面は充分強固であり、シリコ
ンバルクの強度とほぼ一致した。また、電気的にも良好
なオーミック特性を示した。
なお、加熱処理温度は約500℃以上であれば、接合強度
はシリコンバルクの強度とぼ一致していることが確認さ
れている。
次に、(b)に示すごとく、上記のようにして形成した
ウェハ接合体を一点鎖線の位置まで研磨等により切削
し、(c)に示すような基板31とした。
このようにして製造された基板31に所望の素子を形成す
る。通常の半導体プロセス技法によって所望の横方向の
素子分離を行なえば集積回路が得られる。
次に、(d)に示すごとく、誘電体膜25を形成すること
になる。この工程の順序は、用いる誘電体膜形成溶樹脂
の耐熱性能によって異なるが、通常は、高温の熱処理工
程を含む素子形成およびそれらの間の配線形成工程がお
わり、それらに対するPSG、ナイトライド膜等の保護膜
形成後に有機高分子樹脂を用いて形成する。
この実施例では、ポリイミド系樹脂として「PIQ」(商
品名、日立化成工業株式会社製)およびイソイミドタイ
プ「IP−6001」(商品名 株式会社カネボウ、エヌエヌ
シー製)、フッ素系樹脂として「フロロコート」(商品
名 旭硝子株式会社製)、フッソ化タイプサーミッド樹
脂「FA−7001」(株式会社カネボウ、エヌエヌシー製)
を用いたが、誘電体形成用有機高分子樹脂溶液はこれら
に限ることはない。
上記の誘電体膜形成方法としては、いずれの樹脂溶液を
用いる場合も、まず所望の樹脂溶液を各溝へ注入し、な
るべく均一に各溝の表面を覆う。
注入方法は種々あるが、その一例として円形のシリコン
ウェハを用いる場合は、ウェハ端部に開口する溝のもう
一方の開口部をウェハ中心部に設けておき、そこに樹脂
溶液を注入し、溶液の飽和蒸気中でスピンを加えて端部
まで溝に行き渡らせる方法がある。ただし、溝23のよう
な形の場合は、表面からの注入均一化、いわゆるスピン
コート法で充分である。回転数は3インチのウェハを用
いた場合には安全を見込んで6000rpmとした。
上記の各樹脂溶液商品の粘性は、常温の目安としてCPで
表わすと以下のようである。
PIQ…11(14.5%) 溶媒 NMP/DMAc IP−6001…28(30%) 〃 NMP/キシレン フロロコート「EC−104」…1.1 〃 フロンR−113 FA−7001…50(30%) 〃 NMP/キシレン したがって、溝の形状、寸法によっては、溶媒を加え粘
性を下げる必要が生じることもある。また、フロロコー
トはエアロゾル状態で注入付着が可能である。
注入後の加熱処理は以下の条件で、いずれも窒素通気で
行なう。
PIQ……200℃で60分、次いで350℃で30分 IP−6001……300℃で60分、次いで400℃で15分 フロロコート「EC−104」……60℃3時間、次いで常温
乾燥 FA−7001……300℃で60分、次いで400℃で15分 上記のごとき処理により、以下に示すごときそれぞれ所
望の性能の誘電体層が形成される。
PIQ 比誘電率(1kHz) 3.4 IP−6001 〃 〃 3.6 フロロコート「EC−104」 〃 〃 3.7 FA−7001 〃 〃 3.0 なお、溝の形状、寸法は目的に応じて種々様々に形成す
ればよく、これらはいずれの半導体基板にどのように形
成しても差し支えない。また、その溝の形状、寸法等に
合わせて誘電体形成用の材料を所望のものに調合あるい
は選択する。
また、有機膜を形成したくない部分は、形成後にO2プラ
ズマエッチング等によって除去する。
また、ここで形成する膜は後処理のワイヤボンディング
処理における200〜350℃程度の温度に充分耐え得る。
また、素子、配管等の形成が樹脂の耐熱範囲内の温度で
可能であるならば、上記の樹脂による誘電体形成後に素
子、配線の形成を行なってもよい。
上記のごとく、本実施例においては、半導体基板内部に
簡単で安価に信頼性良く誘電体埋込み層を大量に製造で
きるという効果が得られる。
また、形成する溝の形状によっては、溝以外の部分、例
えば素子の上にも自然に有機膜が形成されるが、これは
パッシベーション膜として有効であり、素子分離膜形成
と同時に防食、機械ストレスに対する保護膜形成もでき
るという利点がある。
その他の効果は前記第1の実施例と同様である。
(E)第5の実施例 この実施例は、前記第4の実施例において、有機高分子
樹脂による誘電体の代わりに、溝の表面に誘電体となる
酸化膜を形成するものである。
第4図は本実施例の製造工程を示す断面図であり、前記
第3図と同符号は同一物を示す。
第4図において、まず、前記第3図と同様にして、溝を
有する基板21と30との接合体を形成する。次に、(b)
に示すごとき基板21と30との接合体の溝22、23、24の表
面に酸化膜を形成する。この形成方法としては、例えば
スピンオングラスとして知られるSiO2被膜形成用塗布液
OCD(商品名 東京応化工業株式会社)及びSi(OR)
で表わされるSiのアルコキシドをエタノール等の有機溶
媒に溶解したものに、必要に応じて加水分解用の水およ
び酸または塩基を加えて調整したものを用いる。
前者は、例えばSiのwt%が5.9のものを、後者は例えば
次のような溶液配分のものを用いる。
ケイ酸エチル Si(OC2H5 1mol 水(H2O) 500cm3 塩酸(HCl) 0.02mol エタノール 300cm3 なお、この混合溶液は、例えば90℃で2時間還流して均
一化を図った後に使用する。
誘電体となる酸化膜の形成法は、先ずSiO2被膜形成用塗
布液を溝部分に注入し、なるべく均一に各溝表面を覆っ
た。注入方法は種々あるが、一例として円形のシリコン
ウェハを用いる場合は、ウェハ端部に開口する溝と通ず
るもう片一方の開口部をウェハ中心部に設けておき、そ
こから塗布液を注入して溶媒の飽和蒸気中でスピンを加
えることにより、溝の端部まで行き渡らせた。スピンの
回転数は安全を見込んで、例えば5000〜6000rpmとし
た。
注入後に加熱処理を行なうことによって溝の表面に酸化
膜(SiO2膜)26を形成するが、その条件は例えば下記の
通りである。
OCD……窒素通気中で150℃で30分、次いで900℃で30分 Siアルコキシド溶液……窒素通気中で120℃で30分、次
いで600℃で60分 なお、後者は Si(OC2H5+4H2O→Si(OH)+4C2H5OH Si(OH)→SiO2+2H2O↑ の反応によってSiO2が形成される。
次に、(b)中に示した一点鎖線の位置まで研磨等の手
段によって切削することにより、(c)に示すような基
板31とする。
さらに、通常の半導体プロセス技術によって所望の横方
向の素子分離、素子形成を行なえば集積回路が得られ
る。
なお、酸化膜形成用液はここにあげたものに限ることは
ない。
また、溝の形状、寸法は目的に応じて種々様々に形成す
ればよく、これらはいずれの半導体基板にどのように形
成しても差し支えない。また、その溝の形状、寸法等に
合わせて誘電体形成用の材料を所望のものに調合あるい
は選択する。
上記のごとく、本実施例においては、半導体基板内部に
簡単で安価に信頼性良く酸化膜(誘電体埋込み層)を製
造できるという効果が得られる。
その他の効果は前記第1の実施例と同様である。
また、第4及び第5の実施例においては、誘電体埋込層
を形成するにあたり、常温では液体である物質を用いて
いる。このことは、材料にガスを用いた場合、ガスの注
入口に酸化膜等の誘電体が選択的に形成されやすく、内
部の溝表面を十分酸化する以前に開口部が閉塞されてし
まうという問題を生じさせない、という効果がある。
〔発明の効果〕
以上説明したごとく、本発明においては、2枚の半導体
基板をバルクの強度と同様の強度を有する接合界面をも
って一体化すると同時に、オーミックに接合することが
出来る。また、液体の薄膜を介して接合するため、合わ
せたのちに相互の位置を容易に移動させることが出来る
ので、ウェハ同志の位置合わせが両ウェハの研磨面を傷
つけることなく極めて容易に行なうことが出来る。ま
た、ウェハ接合前に前処理洗浄を行ってもその後の乾燥
行程においてゴミ等で汚染されやすいが、本発明では最
も汚染されやすい乾燥行程が不要なので、表面を清浄に
保ちやすい。また、加熱処理もによっても容易に拡散し
ない空気等をウェハ密着時にウェハ間に入り込ませない
ようにするために真空下で密着作業を行なわなければな
らないという必要もない。また、密着に用いるものが液
体であって非圧縮性であるためウェハ間に均一厚みで薄
膜を形成することが容易であり、大量生産に適してい
る。また、ウェハ接合表面に対する事前の処置は接合表
面が鏡面研磨されていれば良く、市販のウェハに何ら手
を加える必要がなく極めて簡便である、等の多くの優れ
た効果が得られる。
また、第2の実施例においては、上記の効果に加えて、
半導体単結晶基板中に多結晶層を埋め込んだ構造の基板
を安価に制御性良好に大量製造できるという効果が得ら
れる。
また、第3乃至第5の実施例においては、上記の効果に
加えて、半導体単結晶基板中に誘電体埋込み層を形成し
た基板を安価、簡単にかつ制御性良く大量に製造できる
という効果が得られる。
【図面の簡単な説明】
第1図は本発明の方法によって接合した半導体基板の接
合面の電子顕微鏡写真、第2図は本発明を適用するのに
好適なMOSFETの一例の断面図、第3図及び第4図はそれ
ぞれ本発明の製造工程の一実施例図である。 〈符号の説明〉 21……第1のシリコン基板 22、23、24……溝 25……誘電体膜 26……酸化膜(誘電体膜) 30……第2のシリコン基板 31……接合された基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】二つの半導体基板の各接合面をそれぞれ鏡
    面研磨し、固相の析出に寄与する溶質を含まない液体の
    薄膜を介して密着させ、熱処理を加えることにより、上
    記二つの半導体基板を相互に接合することを特徴とする
    半導体基板の接合方法。
  2. 【請求項2】上記二つの半導体基板が共に単結晶基板で
    あることを特徴とする特許請求の範囲第1項記載の半導
    体基板の接合方法。
  3. 【請求項3】上記二つの半導体基板の少なくとも一方が
    接合側の表面に多結晶半導体膜を有するものであること
    を特徴とする特許請求の範囲第1項記載の半導体基板の
    接合方法。
  4. 【請求項4】上記二つの半導体基板の少なくとも一方が
    接合側の表面に誘電体膜を有するものであることを特徴
    とする特許請求の範囲第1項記載の半導体基板の接合方
    法。
  5. 【請求項5】上記二つの半導体基板の少なくとも一方の
    接合側の表面に溝が設けられており、その溝の表面に誘
    電体物質を設けたものであることを特徴とする特許請求
    の範囲第1項記載の半導体基板の接合方法。
JP62226262A 1987-09-11 1987-09-11 半導体基板の接合方法 Expired - Lifetime JPH07111940B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62226262A JPH07111940B2 (ja) 1987-09-11 1987-09-11 半導体基板の接合方法
US07/238,421 US4962062A (en) 1987-09-11 1988-08-31 Method of tightly joining two semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62226262A JPH07111940B2 (ja) 1987-09-11 1987-09-11 半導体基板の接合方法

Publications (2)

Publication Number Publication Date
JPS6471115A JPS6471115A (en) 1989-03-16
JPH07111940B2 true JPH07111940B2 (ja) 1995-11-29

Family

ID=16842445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62226262A Expired - Lifetime JPH07111940B2 (ja) 1987-09-11 1987-09-11 半導体基板の接合方法

Country Status (2)

Country Link
US (1) US4962062A (ja)
JP (1) JPH07111940B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164218A (en) * 1989-05-12 1992-11-17 Nippon Soken, Inc. Semiconductor device and a method for producing the same
US5266135A (en) * 1990-02-07 1993-11-30 Harris Corporation Wafer bonding process employing liquid oxidant
JPH03283636A (ja) * 1990-03-30 1991-12-13 Nippon Soken Inc 半導体基板の製造方法
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
DE4115046A1 (de) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung Direktes substratbonden
US5451547A (en) * 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
DE4133885C2 (de) * 1991-10-12 1996-03-21 Bosch Gmbh Robert Dreidimensionale Silizium-Struktur
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
US6909146B1 (en) 1992-02-12 2005-06-21 Intersil Corporation Bonded wafer with metal silicidation
US5234535A (en) * 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
DE69225911T2 (de) * 1992-12-18 1999-02-11 Harris Corp., Melbourne, Fla. Silizium-auf-diamant-schaltungsstruktur und herstellungsverfahren dafür
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5536354A (en) * 1993-04-23 1996-07-16 Canon Kabushiki Kaisha Solid phase bonding method
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
US5437739A (en) * 1994-04-19 1995-08-01 Rockwell International Corporation Etch control seal for dissolved wafer micromachining process
US5457059A (en) * 1994-04-28 1995-10-10 Texas Instruments Incorporated Method for forming TiW fuses in high performance BiCMOS process
JP4750065B2 (ja) * 1995-04-06 2011-08-17 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法
US5681775A (en) * 1995-11-15 1997-10-28 International Business Machines Corporation Soi fabrication process
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
US6393685B1 (en) * 1997-06-10 2002-05-28 The Regents Of The University Of California Microjoinery methods and devices
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
WO2000065647A1 (en) * 1999-04-22 2000-11-02 International Rectifier Corporation Chip scale package
DE10055763A1 (de) * 2000-11-10 2002-05-23 Infineon Technologies Ag Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern
WO2003010806A2 (en) * 2001-07-26 2003-02-06 Massachusetts Institute Of Technology Semiconductor substrate bonding by mass transport growth fusion
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
RU2244362C2 (ru) * 2002-12-19 2005-01-10 Институт физики полупроводников Объединенного института физики полупроводников СО РАН Способ беспустотного сращивания подложек
DE102004007060B3 (de) * 2004-02-13 2005-07-07 Thallner, Erich, Dipl.-Ing. Vorrichtung und Verfahren zum Verbinden von Wafern
FR3034566A1 (fr) * 2015-03-31 2016-10-07 Commissariat Energie Atomique Procede d'assemblage de substrats
JP2021044498A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPH0770476B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 半導体装置の製造方法
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
JPH07123166B2 (ja) * 1986-11-17 1995-12-25 日産自動車株式会社 電導度変調形mosfet
JPH02456A (ja) * 1987-10-17 1990-01-05 Banyu Pharmaceut Co Ltd ペニシリン・アシラーゼ産生遺伝情報を有するdna断片

Also Published As

Publication number Publication date
JPS6471115A (en) 1989-03-16
US4962062A (en) 1990-10-09

Similar Documents

Publication Publication Date Title
JPH07111940B2 (ja) 半導体基板の接合方法
US11760059B2 (en) Method of room temperature covalent bonding
US6423614B1 (en) Method of delaminating a thin film using non-thermal techniques
Tong et al. Semiconductor wafer bonding: recent developments
US5286671A (en) Fusion bonding technique for use in fabricating semiconductor devices
CN105161429B (zh) 垂直除气通道
JP2806277B2 (ja) 半導体装置及びその製造方法
JP2857802B2 (ja) 2個の物体を一体に連結する方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
CN101124657B (zh) 贴合晶圆的制造方法及贴合晶圆
JPS61296709A (ja) 半導体装置の製造方法
US6225154B1 (en) Bonding of silicon wafers
JP2502135B2 (ja) 半導体基板の製造方法
JP2846994B2 (ja) 半導体ウェーハの貼合わせ方法
JPH05129258A (ja) 半導体ウエハの製造方法および半導体集積回路装置の製造方法
CN1037386C (zh) 金刚石膜上的薄层硅结构芯片材料及其制造方法
CN1033907A (zh) 半导体直接键合的工艺方法
US20190326128A1 (en) Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer
JPH0245953A (ja) 半導体基板の製造方法及びその構造
JP2930194B2 (ja) Soiウェーハ及びその製造方法
JP2000252354A (ja) 埋め込み絶縁膜を有する基板の製造方法
JP3216535B2 (ja) Soi基板およびその製造方法
CN117672813B (zh) 一种硅片的制备方法及硅片
JPH06338604A (ja) 半導体基板の製造方法
Milvidskii et al. The new method of semiconductor devices production by wafers direct bonding

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term