JPH07112248B2 - Display device - Google Patents
Display deviceInfo
- Publication number
- JPH07112248B2 JPH07112248B2 JP4319823A JP31982392A JPH07112248B2 JP H07112248 B2 JPH07112248 B2 JP H07112248B2 JP 4319823 A JP4319823 A JP 4319823A JP 31982392 A JP31982392 A JP 31982392A JP H07112248 B2 JPH07112248 B2 JP H07112248B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- video signal
- analog video
- clamp
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、CRTを用いた表示
装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device using a CRT.
【0002】[0002]
【従来の技術】CRTを用いた表示装置としては、たと
えば、コンピュータ端末やTV受像機があり、これらに
おいて用いられるビデオ回路においては、CRTの電子
銃のカットオフ調整とバックラスタを利用した背景の輝
度制御とが行われる。2. Description of the Related Art Display devices using CRTs include, for example, computer terminals and TV receivers. In the video circuits used in these devices, the cutoff adjustment of a CRT electron gun and the background utilizing a back raster are used. Brightness control is performed.
【0003】従来のビデオ回路の一例を図4に示す。An example of a conventional video circuit is shown in FIG.
【0004】図4において、1はアナログビデオ信号を
出力するアナログビデオ信号発生源である。この発生源
1からのアナログビデオ信号はコンデンサ2によって直
流分を除去され、中間増幅器3によって、最大7VP-P
程度に増幅される。この中間増幅器3から出力されたア
ナログビデオ信号は、直流再生部4によって直流電圧レ
ベルすなわち黒レベルを決めるための後述するようなタ
イミングで印加されるクランプパルスに応答する直流電
圧が重畳され、増幅率が7倍程度の反転型の終段増幅器
5により最大50VP-P 程度のカソード駆動レベルに増
幅され出力される。この終段増幅器5からのカソードを
駆動するためのアナログビデオ信号は、直流シフト型の
カットオフ調整回路6を通してCRTのカソードに印加
される。In FIG. 4, reference numeral 1 is an analog video signal generation source for outputting an analog video signal. The analog video signal from the source 1 has a direct current component removed by a capacitor 2 and a maximum of 7 V PP by an intermediate amplifier 3.
It is amplified to the extent. The analog video signal output from the intermediate amplifier 3 is superposed with a DC voltage responsive to a clamp pulse applied at a timing to be described later for determining a DC voltage level, that is, a black level by the DC reproducing unit 4, and an amplification factor is obtained. Is amplified to a cathode drive level of about 50 V PP at the maximum by the inverting type final stage amplifier 5 of about 7 times and output. The analog video signal for driving the cathode from the final stage amplifier 5 is applied to the cathode of the CRT through the DC shift type cutoff adjusting circuit 6.
【0005】このカットオフ調整回路6は、ツェナーダ
イオード7,カットオフ調整用可変抵抗8,安定化コン
デンサ9および抵抗10によって構成される。カットオ
フ調整回路6の入出力端間の直流電圧のシフト量は、最
大でツェナーダイオード7の両端電位差であり、最小で
は0であり、両者の間はカットオフ調整用可変抵抗8の
抵抗分割比によって決まる。The cutoff adjusting circuit 6 is composed of a Zener diode 7, a cutoff adjusting variable resistor 8, a stabilizing capacitor 9 and a resistor 10. The shift amount of the DC voltage between the input and output ends of the cutoff adjustment circuit 6 is the maximum potential difference across the Zener diode 7 and is 0 at the minimum, and the resistance division ratio of the cutoff adjustment variable resistor 8 is between them. Depends on
【0006】カラーCRTにおいては3原色、すなわ
ち、R(Red),G(Green)およびB(Blu
e)用の3つの電子銃のカソードの各々に対して、図4
のようなビデオ回路が用いられる。カットオフ調整回路
6における電子銃のカットオフ調整は、次のような理由
によって行われる。In a color CRT, there are three primary colors, namely R (Red), G (Green) and B (Blue).
FIG. 4 for each of the three electron gun cathodes for e).
A video circuit such as The cutoff adjustment of the electron gun in the cutoff adjustment circuit 6 is performed for the following reason.
【0007】カラーCRTにおいては、R,G,B用の
3つの電子銃の主に機械工作、組み立て精度によって、
1枚の共通の制御グリッドG1と3つのカソードとの間
の各距離の差がゼロにできない。そのため、制御グリッ
ドG1に所定電圧を印加した状態では前記距離の差が電
界の差になり、その結果、各カソードのカットオフ電圧
に差が出てしまう。そこで各カットオフ調整回路6によ
って、各カソードのカットオフバイアスを個別に調整
し、各電子銃をカットオフさせる。これによって、各色
のアナログビデオ信号の黒すなわち最も暗いレベルは各
電子銃のカソードのカットオフ電圧に整合される。3電
子銃間の各カソードのカットオフバイアス電位の差は、
G2グリッドの設定電圧に比例して大きくなるが、一般
的には27V程度の差がある。このことから、カットオ
フ調整回路6におけるツェナーダイオード7としては2
7Vから30V程度のツェナー電圧のものが選択され
る。In the color CRT, the three electron guns for R, G, and B are mainly used for machining and assembling accuracy.
The difference in each distance between one common control grid G1 and the three cathodes cannot be zero. Therefore, when a predetermined voltage is applied to the control grid G1, the difference in the distance becomes the difference in the electric field, and as a result, the cutoff voltage of each cathode becomes different. Therefore, the cutoff adjustment circuit 6 individually adjusts the cutoff bias of each cathode to cut off each electron gun. This matches the black or darkest level of each color analog video signal to the cutoff voltage at the cathode of each electron gun. The difference in the cutoff bias potential of each cathode between the three electron guns is
Although it increases in proportion to the set voltage of the G2 grid, there is generally a difference of about 27V. From this, the Zener diode 7 in the cut-off adjustment circuit 6 has 2
A Zener voltage of about 7V to 30V is selected.
【0008】図4において、直流再生部4によるアナロ
グビデオ信号における直流電圧の決定には、水平帰線期
間内に発生するパルスを用いたフィードバッククランプ
方式を用いている。図4において、終段増幅器5から出
力されたアナログビデオ信号は、抵抗11および12の
中点から誤差増幅器13および直流再生部4を介して電
圧帰還される。すなわち、誤差増幅器13は、水平帰線
期間に発生されるパルスの期間に、抵抗11および12
の中点電圧と、変更可能な基準電圧14との間の誤差電
圧を増幅し、クランプパルスとして直流再生部4に印加
する。In FIG. 4, the direct current reproduction section 4 determines the direct current voltage in the analog video signal by using a feedback clamp method using a pulse generated within a horizontal blanking period. In FIG. 4, the analog video signal output from the final stage amplifier 5 is voltage fed back from the middle point of the resistors 11 and 12 via the error amplifier 13 and the DC regenerating unit 4. That is, the error amplifier 13 has the resistors 11 and 12 during the period of the pulse generated in the horizontal blanking period.
The error voltage between the midpoint voltage and the changeable reference voltage 14 is amplified and applied as a clamp pulse to the DC regeneration unit 4.
【0009】CRTの輝度制御、すなわち、CRT画面
上の背景としてのバックラスタの輝度レベル制御は、直
流再生部4におけるクランプパルスの電圧レベルを変化
させて直流電圧レベルを変化させることによって行われ
る。CRT画面上で背景を全く光らせない状態の時のク
ランプパルスの電圧レベルによって決定される終段増幅
器5の入力側におけるアナログビデオ信号の黒レベル
は、終段増幅器5のダイナミックレンジの境界ぎりぎり
に設定することが望ましい。終段増幅器5が、例えばト
ランジスタベース入力型の増幅器の場合は、終段増幅器
5の入力側における黒レベルは、0.6V〜1Vに設定
する。なぜなら、黒レベルを完全に0Vにすると、終段
増幅器を構成するトランジスタのダイオード特性により
低階調のグレースケールが非線形になってしまうからで
ある。また逆に、黒レベルを1V以上と、例えば2V等
に設定すると、終段増幅器5のダイナミックレンジを狭
める結果になり、また終段増幅器5が無駄に電力消費す
ることになる。The brightness control of the CRT, that is, the brightness level control of the back raster as the background on the CRT screen is performed by changing the voltage level of the clamp pulse in the DC reproducing section 4 to change the DC voltage level. The black level of the analog video signal at the input side of the final stage amplifier 5, which is determined by the voltage level of the clamp pulse when the background is not illuminated at all on the CRT screen, is set to the limit of the dynamic range of the final stage amplifier 5. It is desirable to do. When the final stage amplifier 5 is, for example, a transistor-based input type amplifier, the black level on the input side of the final stage amplifier 5 is set to 0.6V to 1V. This is because when the black level is completely set to 0V, the gray scale of low gradation becomes non-linear due to the diode characteristics of the transistor that constitutes the final stage amplifier. On the contrary, if the black level is set to 1 V or higher, for example, 2 V, the dynamic range of the final stage amplifier 5 is narrowed, and the final stage amplifier 5 wastes power.
【0010】以上のように、例えば増幅率が7倍程度の
終段増幅器5の入力側の黒レベルをCRT画面上で背景
を全く光らせない状態で最大1Vに設定し、CRT画面
上における背景を最大レベルで光らせた場合には、終段
増幅器5の出力側において、約21Vの電位差が終段増
幅器5の電源電圧に対して生じることになる。As described above, for example, the black level on the input side of the final stage amplifier 5 having an amplification factor of about 7 is set to a maximum of 1 V in the state where the background is not illuminated at all on the CRT screen, and the background on the CRT screen is changed. When the light is emitted at the maximum level, a potential difference of about 21V occurs with respect to the power supply voltage of the final stage amplifier 5 on the output side of the final stage amplifier 5.
【0011】[0011]
【発明が解決しようとする課題】上述のようなビデオ回
路においては、終段増幅器5の電源電圧として、次のよ
うな電圧を確保しなければならない。すなわち、 終段増幅器の入力側における黒レベルとしての最大
1Vを確保した上で、CRT画面の背景白色の最大レベ
ルを確保するための電圧:21V カソード駆動のためのアナログビデオ信号の最大振
幅電圧:50V 3電子銃間の各カソードのカットオフ電圧の差を補
償するための最大電圧:30V。In the above video circuit, the following voltage must be secured as the power supply voltage for the final stage amplifier 5. That is, a voltage for ensuring the maximum level of the white background of the CRT screen after securing a maximum of 1 V as the black level on the input side of the final stage amplifier: 21 V The maximum amplitude voltage of the analog video signal for driving the cathode: 50V Maximum voltage for compensating the difference of cutoff voltage of each cathode between 3 electron guns: 30V.
【0012】したがって、終段増幅器5の電源電圧とし
てはこれらを合計して得られる約100Vを確保しなけ
ればならない。Therefore, as the power supply voltage of the final stage amplifier 5, it is necessary to secure about 100 V obtained by summing these.
【0013】しかしながら、アナログビデオ信号の周波
数が高くなると、必要な増幅率を確保するために終段増
幅器5内の負荷抵抗値を下げなくてはならない。そのた
め、終段増幅器5には大電流が流れることになる。その
結果、終段増幅器5においては次のような問題が生じ
る。すなわち、 電力損失が増大し、発熱する。However, when the frequency of the analog video signal becomes high, the load resistance value in the final stage amplifier 5 must be lowered in order to secure the necessary amplification factor. Therefore, a large current flows through the final stage amplifier 5. As a result, the following problem occurs in the final stage amplifier 5. That is, power loss increases and heat is generated.
【0014】 電磁波輻射量が増大する。The amount of electromagnetic radiation increases.
【0015】 信頼性が低下する。Reliability is reduced.
【0016】また、カットオフ調整回路6においては、
アナログビデオ信号が流れるライン上に可変抵抗8があ
るので、直流電圧制御またはデジタル制御によってCR
Tの電子銃のカットオフを調整することができない。す
なわち、デジタル制御によるビデオ回路の全自動調整化
に対応できない。Further, in the cutoff adjusting circuit 6,
Since there is a variable resistor 8 on the line through which the analog video signal flows, CR is controlled by DC voltage control or digital control.
The cutoff of the T electron gun cannot be adjusted. That is, it is not possible to support the fully automatic adjustment of the video circuit by digital control.
【0017】さらに、カットオフ調整回路6内の比較的
高抵抗値の抵抗10にカソード電流が流れるので、この
カソード電流の変化に応答して抵抗10の両端電圧が変
化し、結果的にカソードのカットオフバイアスがずれて
しまう。Further, since the cathode current flows through the resistor 10 having a relatively high resistance value in the cutoff adjusting circuit 6, the voltage across the resistor 10 changes in response to the change in the cathode current, and as a result, the cathode The cutoff bias shifts.
【0018】そこで本発明の目的は、以上のような問題
を解消し、終段増幅器の電源電圧が低くてすむようにし
た表示装置を提供することにある。Therefore, an object of the present invention is to solve the above problems and to provide a display device in which the power supply voltage of the final stage amplifier is low.
【0019】本発明の他の目的は、CRTのカソードに
流れる電流の変化によってカットオフバイアスが変動し
ない表示装置を提供することにある。Another object of the present invention is to provide a display device in which the cutoff bias does not fluctuate due to changes in the current flowing through the cathode of the CRT.
【0020】本発明のさらに他の目的は、デジタル制御
によるビデオ回路の全自動調整が可能な表示装置を提供
することにある。Still another object of the present invention is to provide a display device capable of fully automatic adjustment of a video circuit by digital control.
【0021】[0021]
【課題を解決するための手段】上記目的を達成するため
本発明は、アナログビデオ信号を増幅する手段と、CR
Tのための背景輝度制御電圧に応答して直流背景輝度電
圧を発生する手段と、前記増幅手段からの増幅されたア
ナログビデオ信号を受け取り、該アナログビデオ信号の
直流成分を除去し、該直流成分を含まないアナログビデ
オ信号に前記直流背景輝度電圧を重畳するクランプ手段
と、該クランプ手段に接続された前記CRTとを備える
ことを特徴とする。To achieve the above object, the present invention provides a means for amplifying an analog video signal and a CR.
Means for generating a DC background brightness voltage in response to a background brightness control voltage for T, and receiving the amplified analog video signal from the amplifying means, removing the DC component of the analog video signal, and the DC component It is characterized by comprising clamp means for superimposing the direct current background luminance voltage on an analog video signal not including, and the CRT connected to the clamp means.
【0022】[0022]
【作用】本発明によれば、終段増幅器はアナログビデオ
信号をカソード駆動に必要なレベルまで増幅するだけと
なり、CRTのカットオフ調整、輝度調整等は終段増幅
器と直流的に分離したクランプ回路によって行われる。According to the present invention, the final-stage amplifier only amplifies the analog video signal to a level required for driving the cathode, and the CRT cutoff adjustment, brightness adjustment, etc. are separated from the final-stage amplifier by a DC circuit. Done by
【0023】したがって、終段増幅器の電源電圧は従来
に比べて低くなる。Therefore, the power supply voltage of the final stage amplifier becomes lower than in the conventional case.
【0024】[0024]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0025】図1は本発明の一実施例を示す。図1に示
すビデオ回路はR,G,Bの各チャンネルについて共通
である。図1に示すように、アナログビデオ信号発生源
1からのアナログビデオ信号はコンデンサ2によって直
流分を除去され、中間増幅器3によって最大7VP-P 程
度に増幅される。この中間増幅器3から出力されたアナ
ログビデオ信号は、直流再生部4に印加される。水平帰
線期間にパルスPが発生される。誤差増幅器13はこの
パルスPの期間にクランプパルスを発生する。このクラ
ンプパルスは、直流再生部4に供給されて、アナログビ
デオ信号の直流レベルを決定する。この直流レベルが反
転型の終段増幅器5のダイナミックレンジの下限のレベ
ル、すなわち、0.6〜1Vである。ついでアナログビ
デオ信号は、例えば増幅率7倍程度の終段増幅器5によ
って最大50VP-P 程度に増幅され出力される。FIG. 1 shows an embodiment of the present invention. The video circuit shown in FIG. 1 is common to the R, G and B channels. As shown in FIG. 1, the analog video signal from the analog video signal generation source 1 has a DC component removed by a capacitor 2 and is amplified by an intermediate amplifier 3 to a maximum of about 7 V PP . The analog video signal output from the intermediate amplifier 3 is applied to the DC reproducing unit 4. The pulse P is generated during the horizontal blanking period. The error amplifier 13 generates a clamp pulse during this pulse P. This clamp pulse is supplied to the DC reproducing section 4 to determine the DC level of the analog video signal. This DC level is the lower limit level of the dynamic range of the inverting type final stage amplifier 5, that is, 0.6 to 1V. Then, the analog video signal is amplified to a maximum of about 50 V PP by the final stage amplifier 5 having an amplification factor of about 7 times, and output.
【0026】終段増幅器5から出力されたアナログビデ
オ信号は、抵抗11および12の中点からとり出され
る。誤差増幅器13は、水平帰線期間内のパルスPの期
間のみ、抵抗11および12の中点電圧と固定の基準電
圧141との誤差電圧を増幅し出力して、クランプパル
スとして直流再生部4に印加する。基準電圧141は終
段増幅器5の入力側において、アナログビデオ信号の基
準直流レベルが0.6〜1Vになるような値に決められ
る。終段増幅器5の電源電圧B1としては、前述したア
ナログビデオ信号の増幅後の基準直流レベルおよび増幅
するアナログビデオ信号に必要なダイナミックレンジを
確保するだけの値、すなわち約60Vあればよい。The analog video signal output from the final stage amplifier 5 is taken out from the midpoint of the resistors 11 and 12. The error amplifier 13 amplifies and outputs the error voltage between the midpoint voltage of the resistors 11 and 12 and the fixed reference voltage 141 only for the period of the pulse P within the horizontal blanking period, and outputs it to the DC regeneration unit 4 as a clamp pulse. Apply. The reference voltage 141 is determined at the input side of the final stage amplifier 5 so that the reference DC level of the analog video signal is 0.6 to 1V. The power supply voltage B1 of the final-stage amplifier 5 may be a value that secures the reference DC level after amplification of the analog video signal and the dynamic range necessary for the analog video signal to be amplified, that is, about 60V.
【0027】終段増幅器5からのアナログビデオ信号
は、コンデンサ15によって直流分が除去され、次に述
べるようにして直流電圧が重畳されて出力線16によっ
てCRTの該当色の電子銃におけるカソードに供給され
る。出力線16上にはダイオード17のアノードが接続
され、ダイオード17のカソードはトランジスタ18の
コレクタに接続される。コンデンサ15およびダイオー
ド17はごく一般的なクランプ回路19を構成する。2
0はバッファ回路であって、トランジスタ18とこのト
ランジスタ18のコレクタに電源電圧B2を印加する抵
抗21とからなる。クランプ回路19は出力線16上の
アナログビデオ信号の基準直流レベルをクランプする
が、このクランプ電圧を決定するのがクランプ電圧決定
回路22である。電源電圧B1は電源電圧B2に等しい
かもしくはB2よりも大きい。The analog video signal from the final stage amplifier 5 has a direct current component removed by a capacitor 15, a direct current voltage is superimposed as described below, and is supplied to the cathode of the electron gun of the corresponding color of the CRT by an output line 16. To be done. The anode of the diode 17 is connected to the output line 16, and the cathode of the diode 17 is connected to the collector of the transistor 18. The capacitor 15 and the diode 17 form a very general clamp circuit 19. Two
Reference numeral 0 is a buffer circuit, which includes a transistor 18 and a resistor 21 for applying a power supply voltage B2 to the collector of the transistor 18. The clamp circuit 19 clamps the reference DC level of the analog video signal on the output line 16, and the clamp voltage determination circuit 22 determines this clamp voltage. The power supply voltage B1 is equal to or larger than the power supply voltage B2.
【0028】クランプ電圧決定回路22は、抵抗23,
24,25、可変抵抗26、トランジスタ27,28、
オープンコレクタ型のインバータ29,30を有する。
抵抗23は、電源電圧B2を、トランジスタ18のベー
スおよび2つのトランジスタ27,28の両コレクタに
印加する。この印加点をB点とする。トランジスタ27
のベース(ここをA点とする)にはCRT画面の背景の
輝度を制御する電圧が印加される。トランジスタ28の
ベース(ここをC点とする)にはCRTの電子銃のカッ
トオフ調整のための直流電圧が可変抵抗26を介して印
加される。2つのインバータ29,30の入力端には、
前述したような水平帰線期間内に発生されるパルスPが
共通に印加され、2つのインバータ29,30の出力端
はパルスPの印加時にグランド(GND)レベルすなわ
ち基準電位になり、それ以外の時はオープン(浮き)レ
ベルになる。一方のインバータ29の出力端と一方のト
ランジスタ27のエミッタとが抵抗24を介して接続さ
れ、他方のインバータ30の出力端と他方のトランジス
タ28のエミッタとが抵抗25を介して接続される。パ
ルスPは、他の色のチャンネルのビデオ回路における同
構成要素(誤差増幅器13、インバータ29,30)に
も供給される。The clamp voltage determining circuit 22 includes resistors 23,
24, 25, variable resistance 26, transistors 27, 28,
It has open collector type inverters 29 and 30.
The resistor 23 applies the power supply voltage B2 to the base of the transistor 18 and both collectors of the two transistors 27 and 28. This application point is point B. Transistor 27
A voltage for controlling the brightness of the background of the CRT screen is applied to the base (here, point A). A direct current voltage for adjusting the cutoff of the electron gun of the CRT is applied to the base of the transistor 28 (here, point C) via the variable resistor 26. At the input terminals of the two inverters 29 and 30,
The pulse P generated during the horizontal blanking period as described above is commonly applied, and the output ends of the two inverters 29 and 30 become the ground (GND) level, that is, the reference potential when the pulse P is applied, and other than that. Time reaches an open (floating) level. The output end of one inverter 29 and the emitter of one transistor 27 are connected via a resistor 24, and the output end of the other inverter 30 and the emitter of the other transistor 28 are connected via a resistor 25. The pulse P is also supplied to the same components (the error amplifier 13 and the inverters 29 and 30) in the video circuits of the other color channels.
【0029】次にCRTの電子銃のカットオフ調整につ
いて説明する。すなわち、カットオフ調整のための可変
抵抗26を介して直流電圧(VC とする)がトランジス
タ28のベース、すなわちC点に印加される。トランジ
スタ28のVBEの電圧降下分を仮に無視すると、パルス
Pがインバータ30に印加された時、インバータ30の
出力端はGNDレベルになり、抵抗25の両端には電圧
VC が発生する。抵抗25の値をr25とすると、電流
i1 =VC /r25がトランジスタ28のコレクタに流
れる。したがって、B点では、抵抗23の値をr23と
すると、(r23/r25)・VC の電圧変動が生じ
る。r23,r25は固定であるから、VC を変えるこ
とによって、B点の電圧を変化させることができ、結果
的に、バッファ回路20を介してクランプ回路19にお
けるクランプ電圧を電源電圧B1からシフトダウンする
方向に制御して、CRTの電子銃のカットオフを調整す
ることができる。このようにして、出力線16上のアナ
ログビデオ信号の黒レベルを電子銃のカソードのカット
オフ電圧に整合することができる。クランプ回路19に
おけるカットオフ調整のための電圧範囲は30V程度で
あるから、VC の変化可能な範囲内において、VC ・
(r23/r25)=30が成り立つようにr23とr
25との比を決定する。可変抵抗26の代りに、デジタ
ルデータを入力するD/Aコンバータからのアナログ電
圧をトランジスタ28のベースに印加することによって
デジタルデータによるカットオフ調整が可能である。な
お、CRTのカソードとGND間にはインピーダンスの
低いダイオード17およびトランジスタ18が挿入され
ているだけなので、カソード電流が流れることによるカ
ソードバイアスの変動は小さく抑えられる。Next, the cutoff adjustment of the electron gun of the CRT will be described. That is, a DC voltage (referred to as V C ) is applied to the base of the transistor 28, that is, the point C via the variable resistor 26 for cutoff adjustment. Ignoring the voltage drop of V BE of the transistor 28, when the pulse P is applied to the inverter 30, the output terminal of the inverter 30 becomes the GND level, and the voltage V C is generated across the resistor 25. If the value of the resistor 25 is r25, a current i 1 = V C / r25 flows through the collector of the transistor 28. Therefore, at the point B, if the value of the resistor 23 is r23, a voltage fluctuation of (r23 / r25) · V C occurs. Since r23 and r25 are fixed, the voltage at the point B can be changed by changing V C, and as a result, the clamp voltage in the clamp circuit 19 is shifted down from the power supply voltage B1 via the buffer circuit 20. The cutoff of the electron gun of the CRT can be adjusted by controlling the cutoff direction. In this way, the black level of the analog video signal on the output line 16 can be matched to the cutoff voltage of the cathode of the electron gun. Since the voltage range for cutoff adjustment in the clamp circuit 19 is approximately 30 V, in a changeable range of V C, V C ·
R23 and r such that (r23 / r25) = 30 holds.
Determine the ratio with 25. Instead of the variable resistor 26, by applying an analog voltage from a D / A converter for inputting digital data to the base of the transistor 28, cutoff adjustment by digital data is possible. Since only the diode 17 and the transistor 18 having low impedance are inserted between the cathode of the CRT and the GND, the fluctuation of the cathode bias due to the flow of the cathode current can be suppressed to a small level.
【0030】次にCRT画面の背景輝度制御について説
明する。上述のようなカットオフ調整とは別に、トラン
ジスタ27のベース、すなわちA点に背景輝度制御電圧
VAを印加することによって、CRT画面の背景輝度を
制御することができる。抵抗24の値をr24とする
と、インバータ29へのパルスPの印加時に、電流i2
=VA /r24がトランジスタ27のコレクタに流れ、
そしてB点の電圧変動幅は(r23/r24)・VA と
なる。2つのインバータ29,30にパルスPが印加さ
れ、そしてVA およびVC が印加された時、加法則に従
って抵抗r23には電流i1 +i2 が流れ、従って B2−r23・{(VA /r24)+(VC /r25)} で表わされる電圧VB がB点に発生する。Next, the background brightness control of the CRT screen will be described. In addition to the cutoff adjustment as described above, the background brightness of the CRT screen can be controlled by applying the background brightness control voltage V A to the base of the transistor 27, that is, point A. Assuming that the value of the resistor 24 is r24, when the pulse P is applied to the inverter 29, the current i 2
= V A / r24 flows to the collector of the transistor 27,
The voltage fluctuation width of the point B becomes (r23 / r24) · V A . When the pulse P is applied to the two inverters 29 and 30, and V A and V C are applied, a current i 1 + i 2 flows through the resistor r23 according to the addition rule, and thus B2-r23 · {(V A / r24) + (V C / r25 ) voltage V B represented by} occurs B point.
【0031】バッファ回路20について説明すると、こ
の回路20は、抵抗23を入力抵抗とするエミッタ・フ
ォロワ回路である。パルスPが印加されない時、抵抗2
4の端子24aおよび抵抗25の端子25aは浮いてお
り、従ってトランジスタ18のベース,エミッタおよび
ダイオード17の陰極には電圧B2が印加され、その結
果トランジスタ18およびダイオード17は導通されな
い。パルスPが印加された時、前述のように端子24a
および25aは基準電位になり、B点の電圧はVB に切
換えられ、そしてトランジスタ18が導通する。ベース
・エミッタ間の電圧降下は小さいのでこれを無視する
と、トランジスタ18のエミッタすなわちダイオード1
7の陰極に電圧VB が印加され、これによりダイオード
17が導通し、電源電圧B1から終段増幅器5,コンデ
ンサ15およびダイオード17を介してB点に交流電流
が流れ、線16の電位がVB に等しくなる時にダイオー
ド17がターンオフされ、その結果、線16の電圧は電
圧VB にクランプされる。このように、線16には、水
平帰線期間に発生されるパルスPの期間に、電圧VBに
クランプされ、そしてこの電圧VB は水平走査期間に線
16に供給されるアナログビデオ信号に直流成分として
重畳される。The buffer circuit 20 will be described. This circuit 20 is an emitter follower circuit having a resistor 23 as an input resistor. Resistor 2 when pulse P is not applied
The terminal 24a of 4 and the terminal 25a of the resistor 25 are floating, so that the voltage B2 is applied to the base and emitter of the transistor 18 and the cathode of the diode 17, so that the transistor 18 and the diode 17 are not conducting. When the pulse P is applied, as described above, the terminal 24a
And 25a become the reference potential, the voltage at point B is switched to V B , and transistor 18 becomes conductive. Since the voltage drop between the base and the emitter is small, if this is ignored, the emitter of the transistor 18, that is, the diode 1
A voltage V B is applied to the cathode of the diode 7, whereby the diode 17 becomes conductive, an AC current flows from the power supply voltage B1 to the point B through the final stage amplifier 5, the capacitor 15 and the diode 17, and the potential of the line 16 becomes V. When equal to B , diode 17 is turned off so that the voltage on line 16 is clamped to voltage V B. Thus, the line 16 is clamped to the voltage V B during the pulse P generated during the horizontal retrace period, and this voltage V B is converted into the analog video signal supplied to the line 16 during the horizontal scanning period. It is superimposed as a DC component.
【0032】R,G,Bの各チャンネルのビデオ回路に
おいて抵抗24の値r24を共通にすると、CRT画面
の背景を白色とするためのA点の輝度制御電圧VA は各
ビデオ回路間で相互に異なってくる。すなわち、CRT
画面に使用する蛍光体の種類、R,G,Bの発光効率の
違い、白バランスの色度の仕様などが影響するからであ
る。したがって、R,G,Bの各チャンネルのビデオ回
路において、抵抗24に、R,G,Bの蛍光体の発光効
率、白バランス色度等のデータに基いて個別に計算した
値r24を用いることによって、A点の輝度制御電圧V
A を各ビデオ回路で共通にすることができる。一方、各
ビデオ回路において抵抗24の値r24を共通とし、A
点の輝度制御電圧VA を個別に調整することもできる。
輝度制御電圧VA は、デジタルデータを入力したD/A
コンバータの出力を用いることができる。When the value r24 of the resistor 24 is made common in the video circuits of the R, G, and B channels, the brightness control voltage V A at the point A for making the background of the CRT screen white is mutually different. Will be different. That is, CRT
This is because the types of phosphors used for the screen, the differences in the R, G, and B emission efficiencies, the specifications of the chromaticity of white balance, and the like influence. Therefore, in the video circuit of each channel of R, G, B, for the resistor 24, use the value r24 calculated individually based on the data such as the luminous efficiency of the R, G, B phosphors and the white balance chromaticity. The brightness control voltage V at point A
A can be shared by each video circuit. On the other hand, the value r24 of the resistor 24 is made common in each video circuit, and A
The point brightness control voltage V A can also be adjusted individually.
The brightness control voltage V A is a D / A input with digital data.
The output of the converter can be used.
【0033】また図2に示すように、図1における2つ
のインバータ29,30を1つのトランジスタ31によ
って代用することもできる。Further, as shown in FIG. 2, the two inverters 29 and 30 in FIG. 1 can be replaced by one transistor 31.
【0034】次いで本発明の第2の実施例を図3に示
す。図3中、図1と同一構成要素には同一符号を付して
ある。図1に示す第1の実施例は、出力線16上のアナ
ログビデオ信号の黒レベルが電源電圧B1からシフトダ
ウンするように構成されていたが、この第2の実施例
は、出力線16上のアナログビデオ信号の黒レベルが電
源電圧B1からシフトアップするように構成されてい
る。ただし、この第2の実施例では、電源電圧B1<電
源電圧B2の関係を有する。Next, a second embodiment of the present invention is shown in FIG. In FIG. 3, the same components as those in FIG. 1 are designated by the same reference numerals. In the first embodiment shown in FIG. 1, the black level of the analog video signal on the output line 16 is configured to shift down from the power supply voltage B1, but in the second embodiment, the black level on the output line 16 is changed. The black level of the analog video signal is shifted up from the power supply voltage B1. However, in the second embodiment, the relationship of power supply voltage B1 <power supply voltage B2 is satisfied.
【0035】191は出力線16上に設けたクランプ回
路であって、コンデンサ15と、カソードを出力線16
に接続したダイオード171とからなる。201はバッ
ファ回路であって、コレクタが電源電圧B2に接続さ
れ、エミッタがダイオード171のアノードに接続され
たNPN型のトランジスタ32と、B点およびトランジ
スタ32のベース間に接続された抵抗33とからなる。
221はクランプ電圧決定回路であって、抵抗23,2
4,25,35、可変抵抗26、トランジスタ27,2
8、オープンコレクタ型のインバータ29,30、オー
プンコレクタ型のバッファ(ノンインバート)34を有
する。Reference numeral 191 denotes a clamp circuit provided on the output line 16, and the capacitor 15 and the cathode are connected to the output line 16.
And a diode 171 connected to. A buffer circuit 201 includes an NPN transistor 32 having a collector connected to the power supply voltage B2 and an emitter connected to the anode of the diode 171, and a resistor 33 connected between the point B and the base of the transistor 32. Become.
Reference numeral 221 denotes a clamp voltage determination circuit, which includes resistors 23 and 2
4, 25, 35, variable resistance 26, transistors 27, 2
8, open collector type inverters 29 and 30, and open collector type buffer (non-invert) 34.
【0036】2つのトランジスタ27,28のコレクタ
には抵抗23を介して電源電圧B2が共通に印加され
る。バッファ34は、入力端にパルスPが印加され、出
力端は抵抗35を介して2つのトランジスタ27,28
のエミッタに共通に接続される。パルスPの発生時以外
の期間においては、インバータ29および30の出力は
浮いており、一方バッファ34の出力端はGNDレベル
であり、電源電圧B2から、抵抗23,トランジスタ2
7および28ならびに抵抗35を介してGNDレベルに
電流IA が流れ、そしてB点の電圧、すなわち、バッフ
ァ回路201の入力端の電圧が(電源電圧B1−カソー
ドにおけるアナログビデオ信号の最大振幅電圧)より低
くなるように、抵抗35の値を設定する。これによっ
て、バッファ回路201の出力端は、クランプ回路19
1における出力線16上の電圧より低くなりクランプ回
路は動作しない。The power supply voltage B2 is commonly applied to the collectors of the two transistors 27 and 28 via the resistor 23. A pulse P is applied to the input end of the buffer 34, and the output end of the buffer 34 is connected to the two transistors 27 and 28 via the resistor 35.
Commonly connected to the emitters of. During periods other than when the pulse P is generated, the outputs of the inverters 29 and 30 are floating, while the output end of the buffer 34 is at the GND level, and the power supply voltage B2, the resistor 23, the transistor 2
The current I A flows to the GND level through 7 and 28 and the resistor 35, and the voltage at the point B, that is, the voltage at the input end of the buffer circuit 201 is (power supply voltage B1−the maximum amplitude voltage of the analog video signal at the cathode). The value of the resistor 35 is set to be lower. As a result, the output end of the buffer circuit 201 is connected to the clamp circuit 19
It goes below the voltage on output line 16 at 1 and the clamp circuit does not operate.
【0037】一方、パルスPの発生時においては、バッ
ファ34の出力は浮き、そして第1の実施例と同様にイ
ンバータ29,30、トランジスタ27,28が動作
し、電流i2 およびi1 が流れ、B点電圧が、A点の電
圧およびC点の電圧に応じて上昇する。この結果、バッ
ファ回路201を介してクランプ回路191におけるコ
ンデンサ15がB点電圧の上昇分に応じてチャージさ
れ、出力線16上のアナログビデオ信号の黒レベルが電
源電圧B1からシフトアップする。On the other hand, when the pulse P is generated, the output of the buffer 34 floats, and the inverters 29, 30 and the transistors 27, 28 operate as in the first embodiment, and the currents i 2 and i 1 flow. , B point voltage rises according to the voltage at point A and the voltage at point C. As a result, the capacitor 15 in the clamp circuit 191 is charged via the buffer circuit 201 in accordance with the increase in the voltage at the point B, and the black level of the analog video signal on the output line 16 is shifted up from the power supply voltage B1.
【0038】前述の如く、電源電圧B2は電源電圧B1
より高い。パルスPが印加されない時に抵抗23を流れ
る電流IA は、パルスPが印加される時に抵抗23を流
れる電流i1 +i2 よりも大きい。電流IA によって発
生されるB点の電圧は前述のように(電源電圧B1−カ
ソードのアナログビデオ信号の最大振幅電圧)に等しい
電圧よりも低くなり、一方電流i1 +i2 によって発生
されるB点の電圧は、電源電圧B2−r23(i1 +i
2 )に等しい電圧になる。そして、このB点の電圧は電
源電圧B1よりも高い。As described above, the power supply voltage B2 is equal to the power supply voltage B1.
taller than. The current I A flowing through the resistor 23 when the pulse P is not applied is larger than the current i 1 + i 2 flowing through the resistor 23 when the pulse P is applied. The voltage at the point B generated by the current I A becomes lower than the voltage equal to (power supply voltage B1−the maximum amplitude voltage of the analog video signal of the cathode) as described above, while the voltage B generated by the current i 1 + i 2 The voltage at the point is the power supply voltage B2-r23 (i 1 + i
2 ) The voltage becomes equal to. The voltage at point B is higher than the power supply voltage B1.
【0039】[0039]
【発明の効果】以上説明したように本発明によれば、次
のような効果が得られる。As described above, according to the present invention, the following effects can be obtained.
【0040】(1) 終段増幅器の電源電圧を従来に比
べて約半分程度の値にまで低くすることができる。した
がって、終段増幅器に関して従来問題となっていた解決
すべき課題が全て解決される。(1) The power supply voltage of the final stage amplifier can be lowered to about half the value of the conventional one. Therefore, all the problems to be solved, which have been the problems in the past regarding the final stage amplifier, are solved.
【0041】(2) カソード電流が高抵抗部を流れな
いので、カソードバイアスの変動が抑えられる。(2) Since the cathode current does not flow through the high resistance portion, the fluctuation of the cathode bias can be suppressed.
【0042】(3) CRTのカットオフ条件および駆
動回路の要求により、直流電圧を高く設定することが要
求される。図3の回路は、これを実現することができ
る。(3) It is required to set the DC voltage high depending on the cutoff condition of the CRT and the demand of the drive circuit. The circuit of FIG. 3 can accomplish this.
【0043】(4) デジタルデータによってCRTの
カットオフを調整することができるので、ビデオ回路の
デジタルデータによる全自動調整が可能となる。(4) Since the CRT cutoff can be adjusted by digital data, fully automatic adjustment by the digital data of the video circuit is possible.
【図1】本発明の第1の実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図2】同実施例におけるクランプ電圧決定回路の別の
例の一部を示す回路図である。FIG. 2 is a circuit diagram showing a part of another example of the clamp voltage determination circuit in the embodiment.
【図3】本発明の第2の実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図4】従来の表示装置の回路図である。FIG. 4 is a circuit diagram of a conventional display device.
4 直流再生部 5 終段増幅器 19 クランプ回路 20 バッファ回路 22 クランプ電圧決定回路 4 DC recovery unit 5 Final stage amplifier 19 Clamp circuit 20 Buffer circuit 22 Clamp voltage determination circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 正樹 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (56)参考文献 特開 昭61−242472(JP,A) 実開 平2−79666(JP,U) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masaki Kobayashi 1623 Shimotsuruma, Yamato-shi, Kanagawa 14 Yamabe Works, IBM Japan, Ltd. (56) Reference JP-A-61-242472 (JP, A) ) Actual Kaihei 2-79666 (JP, U)
Claims (1)
段と、CRTのための背景輝度制御電圧及びビームカッ
トオフ制御電圧に応答して両制御電圧の和に対応する直
流クランプ電圧を発生するクランプ電圧発生手段と、前
記信号増幅手段からの増幅されたアナログビデオ信号を
受け取り、該アナログビデオ信号の直流成分を除去し、
該直流成分を含まないアナログビデオ信号に前記直流ク
ランプ電圧を重畳するクランプ手段と、該クランプ手段
に接続された前記CRTとを備え、 さらに前記クランプ電圧発生手段は、(a) 電源電圧に一
端が接続された出力抵抗と、(b) 前記出力抵抗の他端と
基準電位との間に接続され、前記背景輝度制御電圧に比
例した第1電流を前記電源電圧から前記出力抵抗を通り
前記基準電位に流す第1電流通路と、(c) 前記出力抵抗
の他端と前記基準電位との間に接続され、前記ビームカ
ットオフ制御電圧に比例した第2電流を前記電源電圧か
ら前記出力抵抗を通り前記基準電位に流す第2電流通路
とを含むことを特徴とする表示装置1. A signal amplifying means for amplifying an analog video signal, and a clamp voltage for generating a DC clamp voltage corresponding to the sum of both control voltages in response to a background brightness control voltage and a beam cutoff control voltage for a CRT. Receiving the amplified analog video signal from the generating means and the signal amplifying means, removing the DC component of the analog video signal,
The clamp voltage generating means includes: clamp means for superimposing the DC clamp voltage on the analog video signal not containing the DC component; and the CRT connected to the clamp means. A connected output resistance, and (b) a first current, which is connected between the other end of the output resistance and a reference potential, and which is proportional to the background brightness control voltage from the power supply voltage through the output resistance to the reference potential. And (c) a second current, which is connected between the other end of the output resistor and the reference potential, and which is proportional to the beam cutoff control voltage from the power supply voltage through the output resistor. A display device including a second current path for flowing to the reference potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319823A JPH07112248B2 (en) | 1992-11-30 | 1992-11-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319823A JPH07112248B2 (en) | 1992-11-30 | 1992-11-30 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225176A JPH06225176A (en) | 1994-08-12 |
| JPH07112248B2 true JPH07112248B2 (en) | 1995-11-29 |
Family
ID=18114609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319823A Expired - Fee Related JPH07112248B2 (en) | 1992-11-30 | 1992-11-30 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112248B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691624B2 (en) * | 1985-04-19 | 1994-11-14 | 松下電器産業株式会社 | DC regeneration circuit |
| JPH0279666U (en) * | 1988-12-06 | 1990-06-19 |
-
1992
- 1992-11-30 JP JP4319823A patent/JPH07112248B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06225176A (en) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300491B1 (en) | Circuit compensates for blue phosphor roll-off at the live level of a projection television system | |
| JPS60117880A (en) | Dc recoverying circuit | |
| JPS6359310B2 (en) | ||
| US4651064A (en) | Video amplifier with foreground and background controls | |
| US4285008A (en) | Color picture reproducing device | |
| JPS581869B2 (en) | Shingoushiyorisouchi | |
| KR930004803B1 (en) | Video signal processor with automatic kinescope beam current limtter | |
| KR830002170B1 (en) | Automatic brightness control circuit | |
| US4015079A (en) | Gamma correction circuit | |
| JP2546836B2 (en) | Gamma correction device and correction method for multicolor cathode ray tube | |
| JPH07112248B2 (en) | Display device | |
| US4494146A (en) | Wideband kinescope driver amplifier | |
| US4241362A (en) | Circuit for increasing a signal slope of a periodically occurring signal mainly near a reference level | |
| US5526059A (en) | White balance correction circuit of a color image receiving tube | |
| US4633145A (en) | Brightness control circuit for display apparatus with color picture tube | |
| EP0976252B1 (en) | Video output stage with self-regulating beam current limiting | |
| US5644360A (en) | Circuit for compensating the blue phosphor roll off at high drive levels in a projection television system | |
| JPH06189332A (en) | White balance correction device | |
| JPS607871B2 (en) | signal processing circuit | |
| US4604555A (en) | Intensity modulation circuit for cathode-ray tubes | |
| JPH05191673A (en) | Automatic gradation correcting circuit and luminance control method | |
| JP2583974B2 (en) | Video output circuit with white balance correction circuit | |
| JPS622759B2 (en) | ||
| JP2986177B2 (en) | Projection video projector | |
| KR900003545Y1 (en) | Automatic brightness control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |