JPH07113666B2 - ダミ―ｓｑｕｉｄ - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は疑似的にSQUID（Superconducting Quantum I
ntreference Device、超伝導量子干渉素子）と同様の信
号入出力特性を有する全く新規なダミーSQUIDに関す
る。

＜従来の技術、および発明が解決しようとする課題＞ 従来から非常に高感度の磁束検出を行なうことができる
という特質に着目して、種々の分野でSQUIDが応用され
ている。また、SQUIDには、ジョセフソン接合（以下、J
Jと略称する）を１つだけ有するrf−SQUIDと、JJを２つ
有するdc−SQUIDとがあり、従来はrf−SQUIDが一般的に
用いられていたが、最近では半導体製造技術が進歩して
特性が揃った２つのJJが得られるようになってきたの
で、磁束検出感度が高いdc−SQUIDが広く用いられるよ
うになってきた。

第６図はdc−SQUID磁束計の原理を説明する電気回路図
であり、超伝導ループ（71）の所定箇所に２つのJJ（7
2）が形成されているとともに、定電流源（70）により
２つのJJ（72）を挾んで超伝導ループ（71）にバイアス
電流を供給している。そして、測定対象の磁束を検出す
るためのピックアップ・コイル（74）と接続された入力
コイル（73）を超伝導ループ（71）に近接させて設けて
いる。さらに、２つのJJ（72）を挾んで超伝導ループ
（71）の出力電圧を変圧する電圧変圧トランス（75）の
出力電圧を増幅器（76）により増幅し、発振器（77）か
ら出力される被変調信号に基づいて同期検波器（78）に
より復調し、積分器（79）により復調信号を積分し、外
部磁束に比例した電圧として外部に出力している。ま
た、積分器（79）からの出力信号と発振器（77）から被
変調信号とを加算器（80）により加算し、電圧−電流変
換器（81）によりフィードバック電流に変換してモジュ
レーション・コイル（82）に供給し、ピックアップ・コ
イル（74）で検出した外部磁束を打ち消すようにしてい
る。

このように磁束ロック・ループ（以下、FLLと略称す
る）にdc−SQUIDを組み込めば、第７図に示すように、
磁束−電圧変換係数が鎖交磁束の大きさによって周期的
に変化することに起因してそのままでは超伝導ループの
鎖交磁束を計測できないという不都合を解消でき、変換
率が最大の点に磁束を保持し続けることにより鎖交磁束
の計測を可能にすることができる。束ち、ピックアップ
・コイル（74）および入力コイル（73）を介して超伝導
ループ（71）に外部から加えられる磁束と同じ大きさで
かつ逆向きの磁束をモジュレーション・コイル（82）を
介してフィードバックすることにより外部磁束をキャン
セルし、モジュレーション・コイル（82）に供給される
フィードバック電流をモニタすることにより外部磁束を
計測できる。

また、一般的には、FLLを有するSQUID磁束計を得ようと
すれば、FLL回路の設計が必要であり、FLL回路の開発、
試作したFLL回路の動作試験等を行なう場合には、SQUID
を実際に接続しなければならないので、種々の不都合を
生じてしまうことになるという不都合がある。即ち、SQ
UIDを動作させるために4K程度の極超低温の環境を得る
ことが必要になり、SQUIDの接続等を含めてSQUIDの取り
扱いが困難であるとともにSQUID自体の寿命が短いとい
う不都合および経年変化が比較的大きく磁束−電圧変換
係数の再現性が乏しいという不都合があり、さらに、SQ
UIDがデュワの中に収容されるのであるから全体として
著しく嵩張るという不都合がある。また、SQUIDは著し
く高感度であるから、環境雑音と測定信号とを共に検出
してしまうという不都合もある。さらに、SQUIDへの入
力として既知量の磁束を与える必要があるが、著しく微
弱な基準磁束を得ることが殆ど不可能であり、FLL回路
の完全な性能評価を行なうことができないという不都合
がある。また、信号検出回路をも含めて動作させた結
果、何らかの不都合が生じた場合には、SQUID側に不都
合が生じているのか、信号検出回路側に不都合が生じて
いるのかを特定することができないという不都合があ
る。

＜発明の目的＞ この発明は上記の問題点を鑑みてなされたものであり、
取り扱いが容易で、寿命が長く、しかも全体として小形
化できるとともに、環境雑音の影響を排除できる新規な
ダミーSQUIDを提供することを目的としている。

＜課題を解決するための手段＞ 上記の目的を達成するための、この発明のダミーSQUID
は、磁束ロック・ループのモジュレーション信号および
外部磁束に対応する電圧信号を出力する外部磁束発生器
からの出力信号を入力として差信号を生成する減算手段
と、減算手段からの出力信号を入力として電圧変化に対
して連続的、かつ周期的に変化する信号を得る周期信号
発生手段とを含んでいる。

但し、周期信号発生手段としては、減算手段からの出力
信号を量子化すべきビット数よりも高い精度のアナログ
−ディジタル変換手段と、アナログ−ディジタル変換手
段の上位複数ビットを入力とするディジタル−アナログ
変換手段と、減算手段の出力信号からディジタル−アナ
ログ変換手段の出力信号を減算する左傾斜用減算手段
と、ディジタル−アナログ変換手段の出力信号と所定の
信号との和から減算手段の出力信号を減算する右傾斜用
減算手段と、アナログ−ディジタル変換手段の上位複数
ビットの次のビットに基づいて動作し、左傾斜用減算手
段または右傾斜用減算手段の出力信号を選択する選択手
段とを含んでいることが好ましい。

＜作用＞ 以上の構成のダミーSQUIDであれば、磁束ロック・ルー
プのモジュレーション信号および外部磁束発生器からの
出力信号を入力として減算手段により差信号を生成し、
減算手段からの出力信号を入力として周期信号発生手段
により電圧変化に対して連続的、かつ周期的に変化する
信号を得るのであるから、外部磁束発生器からの出力信
号を変化させることにより、簡単に外部磁束が変化した
のと同等に状態を出現させることができる。また、超伝
導体を全く使用していないので、常温で動作させること
ができ、取り扱いが容易であるとともに、寿命が著しく
長くなり、さらに、全体として小形化できる。また、ダ
ミーSQUIDは実際には磁束検出動作を行なわないので、
環境雑音の影響を排除できる。

そして、周期信号発生手段が、減算手段からの出力信号
を量子化すべきビット数よりも高い精度のアナログ−デ
ィジタル変換手段と、アナログ−ディジタル変換手段の
上位複数ビットを入力とするディジタル−アナログ変換
手段と、減算手段の出力信号からディジタル−アナログ
変換手段の出力信号を減算する左傾斜用減算手段と、デ
ィジタル−アナログ変換手段の出力信号と所定の信号と
の和から減算手段の出力信号を減算する右傾斜用減算手
段と、アナログ−ディジタル変換手段の上位複数ビット
の次の下位桁側のビットに基づいて動作し、左傾斜用減
算手段または右傾斜用減算手段の出力信号を選択する選
択手段とを含んでいる場合には、減算手段からの出力信
号を両変換手段により所定ビット（上位桁からｎビッ
ト）に量子化した信号を得て、左下り状に変化する信号
および右下り状に変化する信号とを得、アナログ−ディ
ジタル変換手段からの上位桁からｎ＋１ビット目の信号
に基づいて上記信号を選択手段により選択するので、三
角波状に変化するダミーSQUID特性を得ることができ
る。そして、ダミーSQUID特性が三角波状であるから、
解析、後処理等を簡単に行なうことができる。

＜実施例＞ 以下、実施例を示す添付図面によって詳細に説明する。

第１図はこの発明のダミーSQUIDの一実施例を示すブロ
ック図であり、FLL回路（１）の電圧−電流変換器（1
f）から出力されるフィードバック電流としてのモジュ
レーション電流を入力として対応する電圧信号に変換す
る電流−電圧変換部（２）と、外部磁束に対応する電圧
信号を出力する外部磁束発生器（３）からの電圧信号と
上記変換された電圧信号との差電圧を得る減算部（４）
と、差電圧を入力として電圧変化に対して連続的、かつ
周期的に変化する信号（以下、連続的な周期信号と称す
る）を得る周期信号発生部（５）と、周期信号発生部
（５）から出力される周期信号のレベルを、FLL回路
（１）のプリアンプ（1a）のゲインに適合させるべく、
変換するレベル変換部（６）とを有している。

第２図はSQUIDに接続されるべきFLLの構成の一例を示す
ブロック図であり、SQUIDから出力される電圧信号を増
幅するプリアンプ（1a）の、被変調信号を発生する発振
器（1b）と、プリアンプ（1a）から出力される電圧信号
および被変調信号を入力として復調を行なう復調器（1
c）と、復調器（1c）からの出力信号を積分して外部磁
束に比例する電圧信号を生成する積分器（1d）と、積分
器（1d）から出力される電圧信号と発振器（1b）から出
力される被変調信号とを加算する加算器（1e）と、加算
器（1e）から出力される電圧信号を電流信号に変換して
モジュレーション電流として出力する電圧−電流変換器
（1f）とを有している。

上記の構成のダミーSQUIDとFLLとを接続してFLLの動作
試験を行なう場合には、外部磁束発生器（３）を操作し
て電圧信号のレベルを変動させることにより、外部磁束
が変動したのと等価な状態を出現させることができる。
外部磁束発生器（３）が動作して所定の電圧信号を出力
した当初においては、FLL（１）からはモジュレーショ
ン電流が出力されないのであるから、所定の電圧信号が
そのまま差電圧として減算部（４）から出力され、周期
信号発生部（５）において連続的に変化する周期信号に
変換された後、レベル変換部（６）においてFLL（１）
のプリアンプ（1a）のゲインに適合するレベルに信号に
変換される。

したがって、FLL（１）においては、この変換された信
号をプリアンプ（1a）により増幅し、発振器（1b）から
出力される被変調信号に基づいて復調部（1c）により復
調され、積分器（1d）により積分される。そして、積分
器（1d）から出力される電圧信号と被変調信号とが加算
器（1e）により加算され、電圧−電流変換器（1f）によ
り電流信号に変換されて、モジュレーション信号として
出力される。

次いで、モジュレーション信号が電流−電圧変換部
（２）により電圧信号に変換されて減算部（４）に供給
されるので、減算部（４）から出力される差電圧が小さ
くなる。そして、小さくなった差電圧に基づいてFLLが
動作するので、モジュレーション信号をより大きくでき
る。以下、この動作を反復することにより、外部磁束発
生器（３）から出力される電圧信号と電流−電圧変換部
（２）から出力される電圧信号とが等しくなり、減算部
（４）から出力される差電圧が０になることにより全体
としての動作が安定する。即ち、連続的な周期形状のSQ
UID特性（磁束−電圧特性）の谷に磁束がロックされた
状態になる。したがって、この状態において積分器（1
d）から出力される電圧信号が外部磁束検出信号として
取り扱われる。また、外部磁束発生器（３）から出力さ
れる信号が高速に大きく変化した場合には、φ−Ｖ特性
の磁束ロックすべき谷から大きく離れて、谷に続く山を
越えてしまい、磁束ロックが外れてしまう。したがっ
て、磁束ロックが外れた場合のFLL（１）のふるまいを
再現でき、FLL（１）の限界状態のシミュレーションを
行なうことができる。

但し、ダミーSQUIDを接続している場合には、何ら外部
磁束の測定を行なっているわけではないから、安定状態
において積分器（1d）から出力される電圧信号は何ら意
味を有していない。すなわち外部磁束発生器（３）の出
力信号に同期した信号が出力されるだけである。しか
し、以上の一連の動作を行なわせることにより、系全体
が正常に動作するか否かを判別できる。そして、正常に
動作しないと判別された場合には、ダミーSQUIDが正常
であるか否かを、外部磁束発生器（３）から出力される
電圧信号のレベルを変化させ、この状態におけるレベル
変換部（６）からの出力信号をモニタすることにより判
別できるので、FLL（１）に異常があるか否かを簡単に
判別できる。逆に、正常に動作すると判別された場合に
は、FLLのノイズ・レベル、周波数特性、直線性、最大
スルー・レート、ダイナミック・レンジ等を測定でき、
これら測定結果に基づいてFLL（１）の評価を行なうこ
とができるほか、FLL（１）の自動調整のソフトウェア
開発、FLL（１）の自己診断を行なうこともできる。

上記の構成のダミーSQUIDをSQUID磁束計に予め組み込ん
でおくことも可能であり、多チャンネルのSQUID磁束計
の性能評価を行なう場合には、ダミーSQUIDの入出力特
性を基準として各FLL（１）の特性のばらつきを検出で
きるのであるから、検出された特性のばらつきに基づい
て必要な補正を施すことによりSQUIDの特性のばらつき
を吸収すべくFLL（１）の特性を調整することができ
る。

第４図はダミーSQUIDの具体的構成例を示すブロック図
であり、三角波状のSQUID特性を得るようにしている。

このダミーSQUIDにおいては、周期信号発生部（５）
が、減算部（４）から出力される差電圧信号を入力とす
るアナログ−ディジタル変換器（5a）と、アナログ−デ
ィジタル変換器（5a）から出力されるビットのうち、上
位所定数ビットを入力とするディジタル−アナログ変換
器（5b）と、差信号からディジタル−アナログ変換器
（5b）の出力信号を減算する左傾斜出力部（5c）と、抵
抗分圧回路（5d）と、抵抗分圧回路（5d）により得られ
た電圧とディジタル−アナログ変換器（5b）の出力信号
との和から差信号を減算する右傾斜出力部（5e）と、ア
ナログ−ディジタル変換器（5a）の、上位所定数ビット
の次の下位桁側ビットを制御信号として何れかの傾斜出
力部からの出力信号を選択する選択部（5f）とを有して
いる。尚、上記アナログ−ディジタル変換器（5a）は差
信号をｎビットに量子化した信号を得る場合にはｎ＋１
ビット以上の精度を有するものであればよく、最上位か
らｎビットをディジタル−アナログ変換器（5b）に供給
し、最上位からｎ＋１ビット目を選択制御信号として選
択部（5f）に供給する。また他の部分の構成は同じであ
るから詳細な説明を省略する。

上記の構成のダミーSQUIDの動作は次のとおりである。

FLL（１）によりフィードバックされるモジュレーショ
ン信号と外部磁束発生器（３）からの出力信号が減算部
（４）に供給されることにより、両者の差信号が出力さ
れる。そして、この差信号がアナログ−ディジタル変換
器（5a）に供給されて所定の精度のディジタル信号に変
換される。しかし、このディジタル信号の全ビットが使
用されるのではなく、上記ｎビット（ｎは所定の整数）
のみがディジタル−アナログ変換器（5b）に供給されて
アナログ信号に復元される。したがって、元の差信号お
よび復元されたアナログ信号が左傾斜出力部（5c）に供
給されれば、上位ｎビットに対応する値はキャンセルさ
れ、残余に対応する値が出力され、左下りの周期的な直
線（第５図（Ａ）参照）が得られる。逆に、抵抗分圧回
路（5d）により得られた電圧、元の差信号および復元さ
れたアナログ信号が右傾斜出力部（5e）に供給されれ
ば、上位ｎビットに対応する値はキャンセルされ、残余
に対応する値が出力され、右下りの周期的な直線（第５
図（Ｂ）参照）が得られる。そして、アナログ−ディジ
タル変換器（5a）から出力されるｎ＋１ビット目の値に
基づいて選択部（5f）が動作させられるので、例えば、
第５図（Ａ）の各直線の左半分と第５図（Ｂ）の各直線
の右半分とを合成した三角波状のダミーSQUID特性を得
ることができる。

このダミーSQUID特性は実際のSQUIDの特性とは一致して
いないが、周期的に変化する等の基本的な特徴は一致し
ており、しかも山と谷の間が直線であるから、取り扱い
が著しく簡単になる。

尚、この発明は上記の実施例に限定されるものではな
く、例えば、周期信号発生部（５）として三角関数を発
生するものを用いることが可能であるほか、その他、こ
の発明の要旨を変更しない範囲内において種々の設計変
更を施すことが可能である。

＜発明の効果＞ 以上のように第１の発明は、簡単な構成でSQUIDと同様
と周期的な入出力信号特性を有するダミーSQUIDを得る
ことができ、このダミーSQUIDを用いてFLLの開発、特性
試験を行なうことにより、SQUIDと比較して著しく取り
扱いが容易であるとともに経年変化が少なく、しかも寿
命が長いという特有の効果を奏するとともに、高精度の
性能評価を達成できるという特有の効果を奏する。

第２図は発明は、三角波状の入出力特性を有するダミー
SQUIDを得ることができ、高い直線性に起因して信号処
理を容易にできるという特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明のダミーSQUIDの一実施例を示すブロ
ック図、 第２図はSQUIDに接続されるべきFLLの構成の一例を示す
ブロック図、 第３図はダミーSQUIDの磁束−電圧変換係数を示す図、 第４図はダミーSQUIDの具体的構成例を示す電気回路
図、 第５図は周期信号発生部の動作を説明する図、 第６図はdc−SQUID磁束計の原理を説明する電気回路
図、 第７図はSQUIDの磁束−電圧変換係数を示す図。 （１）……FLL、（３）……外部磁束発生器、 （４）……減算部、（５）……周期信号発生部、 （5a）……アナログ−ディジタル変換器、 （5b）……ディジタル−アナログ変換器、 （5c）……左傾斜出力部、（5e）……右傾斜出力部、 （5f）……選択部

Claims (2)

【特許請求の範囲】
1. 【請求項１】磁束ロック・ループ（１）のモジュレーシ
   ョン信号および外部磁束に対応する電圧信号を出力する
   外部磁束発生器（３）からの出力信号を入力として差信
   号を生成する減算手段（４）と、減算手段（４）からの
   出力信号を入力として、電圧変化に対して連続的、かつ
   周期的に変化する信号を得る周期信号発生手段（５）と
   を含むことを特徴とするダミーSQUID。
2. 【請求項２】周期信号発生手段（５）が、減算手段
   （４）からの出力信号を量子化すべきビット数よりも高
   い精度のアナログ−ディジタル変換手段（5a）と、アナ
   ログ−ディジタル変換手段の上位複数ビットを入力とす
   るディジタル−アナログ変換手段（5b）と、減算手段
   （４）の出力信号からディジタル−アナログ変換手段
   （5b）の出力信号を減算する左傾斜用減算手段（5c）
   と、ディジタル−アナログ変換手段（5b）の出力信号と
   所定の信号との和から減算手段（４）の出力信号を減算
   する右傾斜用減算手段（5e）と、アナログ−ディジタル
   変換手段の上記複数ビットの次の下位桁側のビットに基
   づいて動作し、左傾斜用減算手段（5c）または右傾斜用
   減算手段（5e）の出力信号を選択する選択手段（5f）と
   を含んでいる上記特許請求の範囲第１項記載のダミーSQ
   UID。