Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07114288B2 - Semiconductor strain measuring device - Google Patents
[go: Go Back, main page]

JPH07114288B2 - Semiconductor strain measuring device - Google Patents

Semiconductor strain measuring device

Info

Publication number
JPH07114288B2
JPH07114288B2 JP1251337A JP25133789A JPH07114288B2 JP H07114288 B2 JPH07114288 B2 JP H07114288B2 JP 1251337 A JP1251337 A JP 1251337A JP 25133789 A JP25133789 A JP 25133789A JP H07114288 B2 JPH07114288 B2 JP H07114288B2
Authority
JP
Japan
Prior art keywords
piezoresistive element
semiconductor
single crystal
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1251337A
Other languages
Japanese (ja)
Other versions
JPH03112169A (en
Inventor
道則 安藤
雄二 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP1251337A priority Critical patent/JPH07114288B2/en
Publication of JPH03112169A publication Critical patent/JPH03112169A/en
Publication of JPH07114288B2 publication Critical patent/JPH07114288B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、物理的な歪みを電気信号に変換して出力す
る半導体歪み測定装置に関する。
Description: TECHNICAL FIELD The present invention relates to a semiconductor strain measuring device that converts physical strain into an electric signal and outputs the electric signal.

[従来の技術] 従来より、固体に加わる荷重もしくは力、または液体、
気体、などの流体の圧力などの機械量を検出して、電気
量に変換する機械−電気変換器が各種知られている。
[Prior Art] Conventionally, a load or force applied to a solid, or a liquid,
Various mechanical-electrical converters that detect a mechanical quantity such as the pressure of a fluid such as a gas and convert it into an electric quantity are known.

そして、このような機械−電気変換器の1つとして半導
体歪測定装置があり、近年のIC技術の発展に伴い、各種
分野において広く採用されるようになってきている。
There is a semiconductor strain measuring device as one of such mechanical-electrical converters, and with the recent development of IC technology, it has been widely adopted in various fields.

ここで、この種の半導体歪み測定装置は、半導体単結晶
基板の圧力等の力に応じ歪みを生じる起歪領域に半導体
単結晶基板とは異なる導電型(P型またはN型)のピエ
ゾ抵抗素子を拡散形成した構造からなっている。そし
て、この半導体歪み測定装置は、ピエゾ抵抗素子におけ
るピエゾ抵抗効果(応力に応じて抵抗値が変化する効
果)を利用することにより、半導体単結晶基板に発生し
た物理的な歪みを電気信号に変換して出力することがで
きる。このように半導体歪み測定装置は、検出した歪み
を直接電気信号として出力でき、また装置全体を非常に
小型にすることが可能であることから、局部的な歪み測
定や圧力測定などの用途に広く普及し始めている。
Here, this type of semiconductor strain measuring device is a piezoresistive element of a conductivity type (P type or N type) different from that of the semiconductor single crystal substrate in a strain generation region where strain occurs in accordance with a force such as a pressure of the semiconductor single crystal substrate. It is composed of a diffused structure. This semiconductor strain measuring device converts the physical strain generated in the semiconductor single crystal substrate into an electric signal by utilizing the piezoresistive effect in the piezoresistive element (the effect that the resistance value changes according to the stress). Can be output. As described above, the semiconductor strain measurement device can directly output the detected strain as an electric signal and can make the entire device extremely small, and thus is widely used for local strain measurement and pressure measurement. It is becoming popular.

例えば、自動車の分野においては、エンジン内での効率
的な燃焼制御のために、エンジン内の各部の圧力測定を
正確に行うことが非常に重要である。そして、半導体歪
み測定装置は、上述のように小型に形成できるため、こ
のように測定に非常に適していると考えられ、半導体歪
み測定器をエンジン内の各部の圧力測定に用いることが
提案されている。
For example, in the field of automobiles, it is very important to accurately measure the pressure of each part in the engine in order to control combustion efficiently in the engine. Since the semiconductor strain measuring device can be formed in a small size as described above, it is considered to be very suitable for the measurement in this way, and it is proposed to use the semiconductor strain measuring device for pressure measurement of each part in the engine. ing.

[発明が解決しようとする課題] しかし、従来の半導体歪み測定装置は、高温領域におい
て、測定精度が急激に低下してしまい、測定不能になる
という問題点があった。すなわち、従来の半導体歪み測
定装置は、装置の温度が275℃を越えると、異なる導電
型からなる半導体基板とピエゾ抵抗素子の間に無視でき
ない漏れ電流が発生し、測定不能になってしまう。
[Problems to be Solved by the Invention] However, the conventional semiconductor strain measuring device has a problem that measurement accuracy is drastically lowered in a high temperature region, and measurement becomes impossible. That is, in the conventional semiconductor strain measuring apparatus, when the temperature of the apparatus exceeds 275 ° C., a non-negligible leakage current is generated between the semiconductor substrate of different conductivity type and the piezoresistive element, which makes measurement impossible.

一方、エンジン内部の圧力測定を行う場合、最も高温に
なる部分においては、測定装置が300℃程度に達する場
合がある。そこで、この測定のためには、半導体歪み測
定装置が少なくとも300℃以上、安定な測定を考えると3
50℃以上の高温領域まで測定可能であることが要求され
る。このため、従来の半導体歪み測定装置においては、
装置の温度が測定限界温度を越えないように冷却等の設
備を設けることが必要であった。しかし、冷却設備など
を設けると、装置が大型となり、また追加の配線配管等
が必要となり、配置の自由度が著しく制限されるという
問題点があった。
On the other hand, when measuring the pressure inside the engine, the measuring device may reach about 300 ° C at the highest temperature. Therefore, for this measurement, consider a semiconductor strain measuring device that is stable at 300 ° C or higher.
It is required to be able to measure up to a high temperature range of 50 ° C or higher. Therefore, in the conventional semiconductor strain measuring device,
It was necessary to provide equipment such as cooling so that the temperature of the device would not exceed the measurement limit temperature. However, when the cooling equipment is provided, the apparatus becomes large in size, and additional wiring and piping are required, so that there is a problem that the degree of freedom of arrangement is significantly limited.

発明の目的 この発明は、上述のような問題点を解決することを課題
としてなされたものであり、その目的は、350℃以上の
高温環境においても安定した歪み測定が行える半導体歪
み測定装置を提供することにある。
OBJECT OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor strain measuring device capable of performing stable strain measurement even in a high temperature environment of 350 ° C. or higher. To do.

[課題を解決するための手段] 請求項(1)記載の発明は、半導体単結晶基板と、この
半導体単結晶基板上に形成され、半導体単結晶基板に発
生した物理的な歪を電気信号として出力するピエゾ抵抗
素子と、を含み、前記半導体単結晶基板及びピエゾ抵抗
素子を、いずれか一方をP型とし、他方をN型とし、前
記ピエゾ抵抗素子の表面不純物濃度N1と、前記半導体単
結晶基板の不純物濃度N2との比N1/N2を102以上とすると
ともに、前記半導体単結晶基板とピエゾ抵抗素子の接触
しているPN接合の面積Aと、前記半導体単結晶基板の不
純物濃度N2との比A/N2を5×10-22cm5以下とすることを
特徴とする。
[Means for Solving the Problems] According to the invention described in claim (1), a semiconductor single crystal substrate and physical strain generated on the semiconductor single crystal substrate and generated in the semiconductor single crystal substrate are used as electric signals. And a piezoresistive element for outputting, wherein one of the semiconductor single crystal substrate and the piezoresistive element is P-type and the other is N-type, the surface impurity concentration N1 of the piezoresistive element, and the semiconductor single crystal The ratio N1 / N2 to the impurity concentration N2 of the substrate is set to 10 2 or more, the area A of the PN junction where the semiconductor single crystal substrate and the piezoresistive element are in contact, and the impurity concentration N2 of the semiconductor single crystal substrate. The ratio A / N2 is set to 5 × 10 −22 cm 5 or less.

請求項(2)記載の発明は、前記ピエゾ抵抗素子の表面
不純物濃度N1を2.4×1020〜4×1020cm-3の範囲とする
ことを特徴とする。
The invention according to claim (2) is characterized in that the surface impurity concentration N1 of the piezoresistive element is in the range of 2.4 × 10 20 to 4 × 10 20 cm −3 .

ここで、半導体単結晶基板は、例えば単結晶シリコンか
ら形成する。また、半導体単結晶をN型とした場合には
ピエゾ抵抗素子をP型、半導体単結晶をP型とした場合
にはピエゾ抵抗素子をN型とする。さらに、ピエゾ抵抗
素子は、半導体単結晶基板上に、不純物(N型ならリン
P、P型ならボロンB等)の拡散によって形成する。
Here, the semiconductor single crystal substrate is formed of, for example, single crystal silicon. When the semiconductor single crystal is N type, the piezoresistive element is P type, and when the semiconductor single crystal is P type, the piezoresistive element is N type. Further, the piezoresistive element is formed on a semiconductor single crystal substrate by diffusion of impurities (phosphorus P for N type, boron B for P type, etc.).

[作用] この発明に係る半導体歪み測定装置は、上述のような構
成を有しており、ピエゾ抵抗素子の物理的な歪みを電気
信号として出力する。この電気信号発生の原理は、ピエ
ゾ抵抗素子が歪みの有無に対して抵抗変化を生ずること
による。そして、半導体歪み測定装置は、このピエゾ抵
抗素子の抵抗値の変化を電気信号として出力する。例え
ば、ピエゾ抵抗素子に、外部より適当な電圧を印加し、
この状態で歪みが発生した時の出力電圧変化を測定する
ことにより、歪みを検出することが可能となる。
[Operation] The semiconductor strain measuring device according to the present invention has the above-described configuration and outputs the physical strain of the piezoresistive element as an electric signal. The principle of generation of this electric signal is that the piezoresistive element causes a resistance change depending on the presence or absence of strain. Then, the semiconductor strain measuring apparatus outputs the change in the resistance value of the piezoresistive element as an electric signal. For example, applying an appropriate voltage from the outside to the piezoresistive element,
The strain can be detected by measuring the change in the output voltage when the strain occurs in this state.

ここで、この発明に係る半導体歪み測定装置は、高温環
境における歪み測定の実現のために、導電型の異なる半
導体基板とピエゾ抵抗素子の作製条件を最適化してい
る。すなわち、半導体基板とピエゾ抵抗素子は、反対の
導電型を有する領域で形成されており、両者の間は、PN
接合によって絶縁分離されている。そして、これによっ
てピエゾ抵抗素子と基板との間で流れる電流を阻止して
いる。ところが、PN接合による絶縁分離は温度の上昇に
伴ない劣化し、漏れ電流が発生する。そして、この漏れ
電流が高温における測定値の誤差要因となる。そこで、
この発明においては、PN接合における漏れ電流を低減す
ることにより、高温においても誤差の少ない測定を可能
としている。
Here, in the semiconductor strain measuring apparatus according to the present invention, in order to realize strain measurement in a high temperature environment, manufacturing conditions of a semiconductor substrate and a piezoresistive element having different conductivity types are optimized. That is, the semiconductor substrate and the piezoresistive element are formed in the regions having opposite conductivity types, and the PN
Insulated and separated by joining. Then, this blocks the current flowing between the piezoresistive element and the substrate. However, the insulation separation due to the PN junction deteriorates as the temperature rises, and leakage current occurs. Then, this leakage current becomes an error factor of the measured value at high temperature. Therefore,
In the present invention, by reducing the leakage current at the PN junction, it is possible to perform measurement with little error even at high temperatures.

例えば、歪み測定器において、ピエゾ抵抗素子に電圧を
印加してここに測定電流Igを流す。この状態でピエゾ抵
抗素子と基板が完全に絶縁分離されていれば、PN接合部
分で漏れ電流が発生せず、誤差要因は生じない。そし
て、室温付近においては、漏れ電流は[nA]程度のオー
ダーであり、完全に絶縁分離されていると考えて良い。
For example, in a strain measuring device, a voltage is applied to a piezoresistive element, and a measurement current Ig is flown there. In this state, if the piezoresistive element and the substrate are completely insulated from each other, no leakage current will occur at the PN junction and no error factor will occur. At around room temperature, the leakage current is of the order of [nA], and it can be considered that the leakage current is completely isolated.

しかし、PN接合の漏れ電流は、大きな正の温度依存性を
持っている。そこで、このPN接合における漏れ電流につ
いて検討したところ、PN接合の漏れ電流Irは次式のよう
に表されることがわかった。
However, the leakage current of the PN junction has a large positive temperature dependence. Therefore, when the leakage current in this PN junction was examined, it was found that the leakage current Ir of the PN junction was expressed by the following equation.

Ir =ni2・(q・Dp/Lp)・(A/Nd)+ni2・(q・Dp/Ln)
・(A/Na) ここで、niは真性不純物濃度、qは電荷素量、Dは少数
キャリアの拡散係数、Lは少量キャリアの拡散長、Nは
不純物(ドナー及びアクセプタ)の濃度、AはPN接合面
積である。また、添字nは電子を示し、添字pは正孔を
示している。
Ir = ni 2 · (q · Dp / Lp) · (A / Nd) + ni 2 · (q · Dp / Ln)
(A / Na) where ni is the intrinsic impurity concentration, q is the elementary charge, D is the diffusion coefficient of minority carriers, L is the diffusion length of small carriers, N is the concentration of impurities (donors and acceptors), and A is PN junction area. The subscript n indicates an electron, and the subscript p indicates a hole.

そして、基板をN型、ピエゾ抵抗素子をP型として考え
れば、Ndが基板についての不純物濃度、Naがピエゾ抵抗
素子についての不純物濃度を表することになる。
If the substrate is N type and the piezoresistive element is P type, Nd represents the impurity concentration of the substrate and Na represents the impurity concentration of the piezoresistive element.

各パラメータの温度依存性について検討すると、最も温
度依存性の大きいパラメータは、真性不純物濃度niであ
り、温度上昇に対して指数関数的に増大する傾向を持っ
ている。そして、この真性不純物濃度niの温度依存性
は、材料に固有のものであり、半導体歪み測定装置の作
製プロセスでは制御することができないものである。
Examining the temperature dependence of each parameter, the parameter having the largest temperature dependence is the intrinsic impurity concentration ni, which tends to increase exponentially with increasing temperature. The temperature dependence of the intrinsic impurity concentration ni is unique to the material and cannot be controlled by the manufacturing process of the semiconductor strain measuring device.

また、qは電荷素量であり、これに温度依存性はない。
さらに、L、Dはniに比べて温度依存性は非常に小さ
く、またこれらL、Dは材料と作製プロセスに依存する
パラメータではあるが、材料が決まれば、その値がほぼ
決定されてしまうものである。従って、このL、Dも作
製プロセスにおいて容易に制御できないパラメータと考
えられる。
Further, q is an elementary charge, which has no temperature dependence.
Furthermore, L and D have much smaller temperature dependence than ni, and these L and D are parameters that depend on the material and the manufacturing process, but if the material is determined, their values are almost determined. Is. Therefore, it is considered that these L and D are parameters that cannot be easily controlled in the manufacturing process.

一方、不純物(ドナー及びアクセプタ)の濃度Nは、こ
れ自体に温度依存性はないが、作製プロセスにおいて容
易に制御できるパラメータである。さらに、PN接合面積
Aも温度依存性はないが作製プロセスにおいて容易に制
御できるものである。
On the other hand, the concentration N of impurities (donor and acceptor) is a parameter that can be easily controlled in the manufacturing process, although it has no temperature dependence by itself. Further, the PN junction area A also has no temperature dependence, but can be easily controlled in the manufacturing process.

このように、漏れ電流Irの温度依存性は、真性不純物濃
度niの温度依存性に支配されていると考えられる。しか
し、この真性不純物濃度niの温度依存性を制御すること
ができない。
Thus, it is considered that the temperature dependence of the leakage current Ir is governed by the temperature dependence of the intrinsic impurity concentration ni. However, the temperature dependence of this intrinsic impurity concentration ni cannot be controlled.

そこで、本発明においては、PN接合における漏れ電流Ir
を低減するために、それ自体は温度依存性がない作製プ
ロセスにおいて制御可能なパラメータであるN、Aに着
目し、次のような改善を行っている。
Therefore, in the present invention, the leakage current Ir at the PN junction is
In order to reduce the above, attention is paid to N and A, which are controllable parameters in a manufacturing process that does not itself have temperature dependence, and the following improvements are made.

まず、基板の不純物濃度Nd(N2)とピエゾ抵抗素子の表
面不純物濃度Na(N1)比を大きくすることにより上述の
式における第1項に対して第2項を無視できる程度にま
で小さな値とする。すなわち、Na/Nd≧102の条件を設定
することにより、第2項を実質的に省略することを可能
とする。
First, by increasing the ratio of the impurity concentration Nd (N2) of the substrate and the surface impurity concentration Na (N1) of the piezoresistive element, a small value can be obtained so that the second term can be ignored with respect to the first term in the above equation. To do. That is, the second term can be substantially omitted by setting the condition of Na / Nd ≧ 10 2 .

そこで、漏れ電流Irは次式で表されることとなる。Therefore, the leakage current Ir is expressed by the following equation.

Ir=ni2・(q・Dp/Lp)・(A/Nd) 次に、この第2項を省略した式において、(A/Nd)の項
に着目し、漏れ電流を低減する条件を導き出した。
Ir = ni 2 · (q · Dp / Lp) · (A / Nd) Next, in the equation omitting this second term, pay attention to the term of (A / Nd) and derive the condition for reducing the leakage current. It was

すなわち、 (A/Nd)≦5×10-22[cm5]の範囲に設定することによ
り、PN接合の漏れ電流を従来に比べ一桁以上低減するこ
とに成功した。
That is, by setting the range of (A / Nd) ≦ 5 × 10 −22 [cm 5 ], we succeeded in reducing the leakage current of the PN junction by one digit or more compared with the conventional one.

さらに、ピエゾ抵抗素子の表面不純物濃度Naを2.4×10
20〜4×1020の範囲に設定すれば、ピエゾ抵抗素子によ
り構成されたブリッジ回路を定電流源で駆動した場合に
おけるブリッジ出力の温度変化特性を十分低減すること
ができ、さらに高温における歪み測定が可能となる。
Furthermore, the surface impurity concentration Na of the piezoresistive element is 2.4 × 10
By setting it in the range of 20 to 4 × 10 20 , it is possible to sufficiently reduce the temperature change characteristics of the bridge output when the bridge circuit composed of piezoresistive elements is driven by a constant current source, and to measure strain at high temperatures. Is possible.

[発明の効果] 以上のように、この発明に係る半導体歪み測定装置によ
れば、ピエゾ抵抗素子と基板間のPN接合を介して流れる
漏れ電流を高温領域においても効果的に低減し、350℃
以上の高温領域においても、正確な歪み測定を行うこと
ができる。
[Effects of the Invention] As described above, according to the semiconductor strain measuring apparatus of the present invention, the leakage current flowing through the PN junction between the piezoresistive element and the substrate can be effectively reduced even in a high temperature region, and the temperature of 350 ° C.
Accurate strain measurement can be performed even in the above high temperature region.

[実施例] 以下、この発明の実施例について図面に基づいて説明す
る。
[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

第1図は実施例の構成を示す断面図であり、第2図はそ
の平面図である。図において、基板10は、単結晶シリコ
ンから形成されている。そして、この基板10の表面には
二酸化シリコンによる絶縁層12が設けてある。この絶縁
層12は、表面保護膜としての機能を持っている。
FIG. 1 is a sectional view showing the structure of the embodiment, and FIG. 2 is a plan view thereof. In the figure, the substrate 10 is formed of single crystal silicon. An insulating layer 12 made of silicon dioxide is provided on the surface of the substrate 10. The insulating layer 12 has a function as a surface protective film.

そして、半導体基板10の上部表面には、不純物の拡散に
よって形成されたピエゾ抵抗素子14が基板と一体的に形
成されている。このピエゾ抵抗素子14は、物理的な歪み
に対して、抵抗値が変化するため、ここに電流を流通し
ておけば、歪みを電気信号として出力することができ
る。
Then, on the upper surface of the semiconductor substrate 10, a piezoresistive element 14 formed by diffusion of impurities is integrally formed with the substrate. Since the resistance value of the piezoresistive element 14 changes in response to physical strain, the strain can be output as an electric signal by passing a current there.

この例においては、ピエゾ抵抗素子14は、基板表面上に
正方形を描くように4本形成されており、この4本のピ
エゾ抵抗素子14によりブリッジ回路を構成している。。
また、4本のピエゾ抵抗素子の両端部に当る四隅にはア
ルミニウム電極16が接続されている。すなわち、アルミ
ニウム電極16は絶縁層12を貫通し、ピエゾ抵抗素子14に
直接接触している。このように、ピエゾ抵抗素子(拡散
層)14をブリッジ回路とし、アルミニウム電極16を介し
て、外部より適当な電圧を印加すると、この状態でピエ
ゾ抵抗素子14に歪みが発生した時のブリッジ出力変化を
測定することにより、歪みを検出することができる。
In this example, four piezoresistive elements 14 are formed on the substrate surface so as to draw a square, and the four piezoresistive elements 14 form a bridge circuit. .
Further, aluminum electrodes 16 are connected to the four corners of the four piezoresistive elements which correspond to both ends thereof. That is, the aluminum electrode 16 penetrates the insulating layer 12 and is in direct contact with the piezoresistive element 14. In this way, when the piezoresistive element (diffusion layer) 14 is used as a bridge circuit and an appropriate voltage is applied from the outside through the aluminum electrode 16, the bridge output changes when the piezoresistive element 14 is distorted in this state. The strain can be detected by measuring

また、ピエゾ抵抗素子14は基板の表面から不純物を拡散
することによって形成され、例えば第3図に示すように
基板10の表面より2μm程度の深さの領域がピエゾ抵抗
素子14とされる。
The piezoresistive element 14 is formed by diffusing impurities from the surface of the substrate. For example, as shown in FIG. 3, a region having a depth of about 2 μm from the surface of the substrate 10 is the piezoresistive element 14.

なお、通常の場合、ピエゾ抵抗素子14の1つずつについ
ては1kΩ程度に設定し、このピエゾ抵抗素子14で形成さ
れたブリッジに3V程度の電圧を印加する。また、基板10
は不純物としてリンPを1015〜1018cm-3含むN型とし、
ピエゾ抵抗素子をボロンBを1020cm-3拡散したP型とす
ることができる。
In the normal case, each of the piezoresistive elements 14 is set to about 1 kΩ, and a voltage of about 3 V is applied to the bridge formed by the piezoresistive elements 14. Also, the substrate 10
Is an N-type containing phosphorus P of 10 15 to 10 18 cm -3 as an impurity,
The piezoresistive element can be a P type in which boron B is diffused by 10 20 cm -3 .

実施例1 第4図に実施例1として、この発明に係る半導体歪み測
定装置の温度特性を示す。この場合PN接合面積を10-4cm
2、基板10の不純物濃度を2×1018cm-3に設定してい
る。このため、A/Ndは、5×10-23cm5となっている。そ
して、この半導体歪み測定装置におけるピエゾ抵抗素子
14の温度に対する抵抗の変化率は第4図(A)に示すよ
うに400℃程度までは直線的に上昇する。そして、400℃
を数10℃越えた点において抵抗変化率が減少に転ずる。
この特性は、PN接合面における漏れ電流Irの温度特性と
関係しており、ピエゾ抵抗素子14に流れる測定電流Igに
対して、PN接合の漏れ電流Irが無視できないオーダーに
達すると、その影響で見掛け上抵抗が減少するのであ
る。そこで、この点(ピーク点)以上の温度において、
半導体歪み測定装置は、ピエゾ抵抗素子の抵抗の変化を
正確に検出することができなくなり、ピーク点が使用限
界温度に相当する。
Example 1 FIG. 4 shows Example 1 as a temperature characteristic of a semiconductor strain measuring apparatus according to the present invention. In this case the PN junction area is 10 -4 cm
2. The impurity concentration of the substrate 10 is set to 2 × 10 18 cm -3 . Therefore, A / Nd is 5 × 10 -23 cm 5 . And the piezoresistive element in this semiconductor strain measuring device
The rate of change of resistance with respect to temperature 14 increases linearly up to about 400 ° C. as shown in FIG. 4 (A). And 400 ℃
The rate of change in resistance starts to decrease when the temperature exceeds 10 ° C.
This characteristic is related to the temperature characteristic of the leakage current Ir at the PN junction surface, and with respect to the measured current Ig flowing through the piezoresistive element 14, if the leakage current Ir of the PN junction reaches a non-negligible order, it is affected by it. The apparent resistance is reduced. Therefore, at temperatures above this point (peak point),
The semiconductor strain measuring device cannot detect the change in the resistance of the piezoresistive element accurately, and the peak point corresponds to the use limit temperature.

第4図(B)における半導体歪み測定装置の感度変化率
で見た場合、ピーク点に達するまでの温度領域において
は、感度変化率の変化は微小である。しかし、ピーク点
に達すると感度が急激に低下している。このように感度
が急激に変化する温度が、使用限界温度であることが理
解される。
When viewed from the sensitivity change rate of the semiconductor strain measuring apparatus in FIG. 4 (B), the change in the sensitivity change rate is minute in the temperature region until the peak point is reached. However, when the peak point is reached, the sensitivity drops sharply. It is understood that the temperature at which the sensitivity changes abruptly is the use limit temperature.

この実験結果により、実施例1の装置によれば、約400
℃まで安定した歪み測定が可能であることがわかる。
From this experimental result, according to the apparatus of Example 1, about 400
It can be seen that stable strain measurement is possible up to ℃.

実施例2 次に、第5図に、A/Ndをさらに小さくした実施例の実験
結果について示す。この実施例においては約450℃まで
安定した歪み測定が可能となっている。
Example 2 Next, FIG. 5 shows the experimental results of an example in which A / Nd was further reduced. In this embodiment, stable strain measurement up to about 450 ° C. is possible.

すなわち、第5図(A)に示す抵抗変化率のピーク点は
ほぼ450℃であり、第5図(B)に示す感度の変化率も4
50℃まで安定している。
That is, the peak point of the resistance change rate shown in FIG. 5 (A) is approximately 450 ° C., and the sensitivity change rate shown in FIG. 5 (B) is also 4
Stable up to 50 ° C.

また、第6図にこの実施例2の装置における漏れ電流Ir
の温度特性を示す。このように、実施例2によれば、45
0℃の高温において漏れ電流Irが10-4[A]であり、測
定電流Ig(3×10-3[A])程度に対し、3%程度に抑
制されていることが理解される。
Further, FIG. 6 shows the leakage current Ir in the device of the second embodiment.
Shows the temperature characteristics of. Thus, according to the second embodiment, 45
It is understood that the leakage current Ir is 10 −4 [A] at a high temperature of 0 ° C. and is suppressed to about 3% with respect to the measured current Ig (3 × 10 −3 [A]).

次に、第7図には、A/Ndの値を変化させた時に、上述の
ピーク温度(使用限界温度)がどのように変化するかを
調べた実験結果を示してある。同図によれば、使用限界
温度を350℃以上とするためには、A/Ndの値として、5
×10-22cm5以下に設定することが必要であることわか
る。
Next, FIG. 7 shows the experimental results for examining how the above-mentioned peak temperature (usage limit temperature) changes when the value of A / Nd is changed. According to the figure, the value of A / Nd should be 5 in order to keep the service temperature limit above 350 ° C.
It can be seen that it is necessary to set it to × 10 -22 cm 5 or less.

さらに、ピエゾ抵抗素子14の表面不純物濃度を2.4×10
20〜4×1020cm-3の範囲に設定すると、これで形成した
ブリッジ回路を定電流源で駆動した場合における出力の
温度依存性を効果的に抑制することができる。
Furthermore, the surface impurity concentration of the piezoresistive element 14 is set to 2.4 × 10.
By setting it in the range of 20 to 4 × 10 20 cm −3 , it is possible to effectively suppress the temperature dependence of the output when the bridge circuit thus formed is driven by a constant current source.

なお、上述の実施例においては、半導体歪み測定装置の
基板をN型、ピエゾ抵抗素子をP型とした場合について
説明したが、本発明はこれに限らず基板をP型、ピエゾ
抵抗素子をN型とした場合についても全く同様に適用す
ることができる。
Although the substrate of the semiconductor strain measuring device is of N type and the piezoresistive element is of P type in the above-described embodiments, the present invention is not limited to this, and the substrate is of P type and the piezoresistive element of N type. The same can be applied to the case of a mold.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明に係る半導体歪み測定装置の一実施
例の正面断面図、 第2図は同実施例の平面図、 第3図は同実施例の深さ方向における不純物濃度を示す
特性図、 第4図(A)、(B)は実施例1における温度と抵抗率
変化、感度変化の関係を示す特性図、 第5図(A)、(B)は実施例2の温度に対する抵抗率
変化、感度変化の特性図、 第6図は実施例2の漏れ電流Irの温度依存性を示す特性
図、 第7図はA/Ndに対する使用限界温度の関係を示す特性図
である。 10…基板 12…酸化シリコン 14…ピエゾ抵抗素子 16…アミル電極 18…PN接合面
FIG. 1 is a front sectional view of an embodiment of the semiconductor strain measuring apparatus according to the present invention, FIG. 2 is a plan view of the same embodiment, and FIG. 3 is a characteristic showing the impurity concentration in the depth direction of the same embodiment. FIGS. 4 (A) and 4 (B) are characteristic diagrams showing the relationship between temperature and change in resistivity and sensitivity in Example 1, and FIGS. 5 (A) and 5 (B) are resistance to temperature in Example 2. FIG. 6 is a characteristic diagram showing rate change and sensitivity change, FIG. 6 is a characteristic diagram showing temperature dependence of the leakage current Ir of Example 2, and FIG. 7 is a characteristic diagram showing a relationship between A / Nd and use limit temperature. 10 ... Substrate 12 ... Silicon oxide 14 ... Piezoresistive element 16 ... Amyl electrode 18 ... PN junction surface

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体単結晶基板と、 この半導体単結晶基板上に形成され、半導体単結晶基板
に発生した物理的な歪を電気信号として出力するピエゾ
抵抗素子と、を含み、 前記半導体単結晶基板及びピエゾ抵抗素子を、いずれか
一方をP型とし、他方をN型とし、 前記ピエゾ抵抗素子の表面不純物濃度N1と、前記半導体
単結晶基板の不純物濃度N2との比N1/N2を102以上とする
とともに、 前記半導体単結晶基板とピエゾ抵抗素子の接触している
PN接合の面積Aと、前記半導体単結晶基板の不純物濃度
N2との比A/N2を5×10-22cm5以下とすることを特徴とす
る半導体歪測定装置。
1. A semiconductor single crystal substrate comprising: a semiconductor single crystal substrate; and a piezoresistive element which is formed on the semiconductor single crystal substrate and outputs a physical strain generated in the semiconductor single crystal substrate as an electric signal. One of the substrate and the piezoresistive element is P-type and the other is N-type, and the ratio N1 / N2 of the surface impurity concentration N1 of the piezoresistive element and the impurity concentration N2 of the semiconductor single crystal substrate is 10 2 In addition to the above, the semiconductor single crystal substrate and the piezoresistive element are in contact with each other.
Area A of PN junction and impurity concentration of the semiconductor single crystal substrate
A semiconductor strain measuring device characterized by having a ratio A / N2 with N2 of 5 × 10 −22 cm 5 or less.
【請求項2】請求項(1)記載の装置において、 前記ピエゾ抵抗素子の表面不純物濃度N1を2.4×1020
4×1020cm-3の範囲とすることを特徴とする半導体歪測
定装置。
2. The device according to claim 1, wherein the surface impurity concentration N1 of the piezoresistive element is 2.4 × 10 20 to
A semiconductor strain measuring device having a range of 4 × 10 20 cm -3 .
JP1251337A 1989-09-26 1989-09-26 Semiconductor strain measuring device Expired - Lifetime JPH07114288B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1251337A JPH07114288B2 (en) 1989-09-26 1989-09-26 Semiconductor strain measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1251337A JPH07114288B2 (en) 1989-09-26 1989-09-26 Semiconductor strain measuring device

Publications (2)

Publication Number Publication Date
JPH03112169A JPH03112169A (en) 1991-05-13
JPH07114288B2 true JPH07114288B2 (en) 1995-12-06

Family

ID=17221326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1251337A Expired - Lifetime JPH07114288B2 (en) 1989-09-26 1989-09-26 Semiconductor strain measuring device

Country Status (1)

Country Link
JP (1) JPH07114288B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036683A (en) * 2006-08-08 2008-02-21 Sumitomo Wiring Syst Ltd Resistance welding head device
CN107479743B (en) * 2017-07-28 2020-08-18 上海天马微电子有限公司 Display substrate, display panel and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253279A (en) * 1984-05-29 1985-12-13 Toyota Central Res & Dev Lab Inc Measuring instrument for strain in semiconductor
JPS61208274A (en) * 1985-03-12 1986-09-16 Nec Corp semiconductor equipment

Also Published As

Publication number Publication date
JPH03112169A (en) 1991-05-13

Similar Documents

Publication Publication Date Title
US3858150A (en) Polycrystalline silicon pressure sensor
TWI286383B (en) Semiconductor piezoresistive sensor and operation method thereof
US2779877A (en) Multiple junction transistor unit
US3440873A (en) Miniature pressure transducer
JP3344138B2 (en) Semiconductor composite sensor
JPS61170618A (en) Semiconductor sensor for detecting flow rate
JPH0567073B2 (en)
US4503709A (en) Pressure sensor
Gieles et al. Miniature pressure transducers with a silicon diaphragm
US3916365A (en) Integrated single crystal pressure transducer
JP2816635B2 (en) Semiconductor pressure sensor
US3482197A (en) Pressure sensitive device incorporating semiconductor transducer
US3213681A (en) Shear gauge pressure-measuring device
US4930347A (en) Solid state microanemometer with improved sensitivity and response time
US4422063A (en) Semiconductor strain gauge
US3161844A (en) Semiconductor beam strain gauge
US4654621A (en) Semiconductor strain measuring apparatus
JPH07114288B2 (en) Semiconductor strain measuring device
US4250518A (en) Magnetic field sensor semiconductor devices
JP3030337B2 (en) Cryogenic thermometer
CN216410458U (en) Pressure Sensor
JP2002162303A (en) Pressure sensor
US3577884A (en) Pressure-measuring device
JPS5913377A (en) Formation of pressure receiving diaphragm of semiconductor pressure converting element
JPH1183580A (en) Thermal air flow sensor