Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07118620B2 - Bidirectional amplifier - Google Patents
[go: Go Back, main page]

JPH07118620B2 - Bidirectional amplifier - Google Patents

Bidirectional amplifier

Info

Publication number
JPH07118620B2
JPH07118620B2 JP62098808A JP9880887A JPH07118620B2 JP H07118620 B2 JPH07118620 B2 JP H07118620B2 JP 62098808 A JP62098808 A JP 62098808A JP 9880887 A JP9880887 A JP 9880887A JP H07118620 B2 JPH07118620 B2 JP H07118620B2
Authority
JP
Japan
Prior art keywords
transistor
signal
terminal
input
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62098808A
Other languages
Japanese (ja)
Other versions
JPS63263808A (en
Inventor
一則 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62098808A priority Critical patent/JPH07118620B2/en
Publication of JPS63263808A publication Critical patent/JPS63263808A/en
Publication of JPH07118620B2 publication Critical patent/JPH07118620B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は双方向性信号増幅器に関する。The present invention relates to a bidirectional signal amplifier.

〔従来の技術〕[Conventional technology]

従来の双方向性信号増幅器は、第3図に示すように、2
つの信号増幅器1および2と、2つのスイッチ3および
4より構成され、信号を端子10より入力して端子11より
出力したいときには、スイッチ3の端子10と信号増幅器
1の入力6とをショートし、かつスイッチ4の端子11と
信号増幅器1の出力7とをショートし、また、信号を端
子11から入力して端子10より出力したいときには、スイ
ッチ4の端子11と信号増幅器2の入力7とをショート
し、かつスイッチ3の端子10と信号増幅器2の出力8と
をショートさせている。
As shown in FIG. 3, the conventional bidirectional signal amplifier has 2
It is composed of two signal amplifiers 1 and 2 and two switches 3 and 4, and when a signal is to be input from the terminal 10 and output from the terminal 11, the terminal 10 of the switch 3 and the input 6 of the signal amplifier 1 are short-circuited, Moreover, when it is desired to short the terminal 11 of the switch 4 and the output 7 of the signal amplifier 1 or to input a signal from the terminal 11 and output the signal from the terminal 10, the terminal 11 of the switch 4 and the input 7 of the signal amplifier 2 are short-circuited. In addition, the terminal 10 of the switch 3 and the output 8 of the signal amplifier 2 are short-circuited.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の双方向性信号増幅器は、信号の流れの方
向を切り換えるためには、スイッチを2つ使用しなけれ
ばならず、また、仮に電子スイッチを用いたとしても、
IC化しようとすると、スイッチの部分を同一IC上に搭載
することが難しく、増幅器の入出端子を外に出す必要も
あり、ピン数の増大になるという欠点がある。
The above-described conventional bidirectional signal amplifier must use two switches in order to switch the direction of signal flow, and even if an electronic switch is used,
If it is going to be integrated into an IC, it is difficult to mount the switch part on the same IC, and it is necessary to bring out the input / output terminals of the amplifier to the outside, which has the disadvantage of increasing the number of pins.

上述した従来の双方向性信号増幅器に対し、本発明は、
外から直流電圧を与えることによって信号の方向性を切
り換ることができるという独創的内容を有する。
In contrast to the conventional bidirectional signal amplifier described above, the present invention is
It has an original content that the directionality of a signal can be switched by giving a DC voltage from the outside.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のトランジスタ回路は第1トランジスタと第2ト
ランジスタを含み、該第1トランジスタのコレクタに第
1の負荷が接続され、第1,第2トランジスタの共通エミ
ッタは第1のインピーダンスを介して接地され、この共
通エミッタは第2のインピーダンスを介して第1の入出
力端子に接続された第1差動回路と、 第3トランジスタと第4トランジスタを含み、第4トラ
ンジスタのコレクタには第2の負荷が接続され、第3,第
4トランジスタの共通エミッタは第3のインピーダンス
を介して接地され、この共通エミッタは第4のインピー
ダンスを介して第2の入出力端子に接続された第2差動
回路と、 第2トランジスタのベースにコレクタが接続され、かつ
エミッタが接地された第5トランジスタと、 第3トランジスタのベースにコレクタが接続されかつエ
ミッタが接地された第6トランジスタ とを有し、第1トランジスタのコレクタは第3トランジ
スタのベースに接続され、かつ第4トランジスタのコレ
クタは第2トランジスタのベースに接続され、 さらに、第1,第4,第5,第6の各トランジスタのベースに
は、外部入力端子の信号に応答して第1および第5の各
トランジスタまたは第4および第6の各トランジスタの
一方の組を排他的にオンオフするような制御信号を供給
する制御回路を設けたことを特徴とする。
The transistor circuit of the present invention includes a first transistor and a second transistor, the first load is connected to the collector of the first transistor, and the common emitters of the first and second transistors are grounded via the first impedance. , The common emitter includes a first differential circuit connected to the first input / output terminal via a second impedance, a third transistor and a fourth transistor, and a collector of the fourth transistor has a second load. And the common emitters of the third and fourth transistors are grounded via the third impedance, and the common emitter is connected to the second input / output terminal via the fourth impedance. A fifth transistor whose collector is connected to the base of the second transistor and whose emitter is grounded; and a collector which is connected to the base of the third transistor And a collector of the first transistor is connected to the base of the third transistor, and a collector of the fourth transistor is connected to the base of the second transistor, and At the base of each of the first, fourth, fifth, and sixth transistors, one set of the first and fifth transistors or the fourth and sixth transistors is responsive to the signal from the external input terminal. It is characterized in that a control circuit for supplying a control signal for exclusively turning on and off is provided.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例を示す回路図であり、6
つのトランジスタ107,108,109,110,111および112と、6
つの負荷101,102,103,104,105および106と、制御回路11
3より構成されている。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
Two transistors 107, 108, 109, 110, 111 and 112, and 6
Load 101, 102, 103, 104, 105 and 106, and control circuit 11
It consists of three.

制御回路113は、外部入力端子116に入力される信号に応
じてトランジスタ107,111とトランジスタ110,112のいず
れか2つのトランジスタをオン,オフする。今、トラン
ジスタ107,111がオンするように外部入力端子116に信号
が入力されたとして、信号源117が端子114に接続され、
端子114に入力信号は、負荷101,102,104と、トランジス
タ107とにより構成される増幅器で増幅されその利得は
負荷101,102の抵抗値をR101,R102とすると、R102/R101
となる。
The control circuit 113 turns on or off any two transistors of the transistors 107 and 111 and the transistors 110 and 112 according to a signal input to the external input terminal 116. Now, assuming that a signal is input to the external input terminal 116 so that the transistors 107 and 111 are turned on, the signal source 117 is connected to the terminal 114,
An input signal to the terminal 114 is amplified by an amplifier composed of loads 101, 102 and 104 and a transistor 107, and its gain is R 102 / R 101 , where R 101 and R 102 are resistance values of the loads 101 and 102.
Becomes

この増幅器で増幅された信号は、トランジスタ109と負
荷105によって構成されるエミッタフォロアを通って、
トランジスタ109のエミッタより出力され、負荷106を通
って端子115に出力される。
The signal amplified by this amplifier passes through the emitter follower formed by the transistor 109 and the load 105,
It is output from the emitter of the transistor 109 and is output to the terminal 115 through the load 106.

トランジスタ107と111はオン、トランジスタ110と112は
オフであるので、トランジスタ108のベースは、トラン
ジスタ111の飽和電圧レベルであり、トランジスタ107と
差動回路を形成しているため、トランジスタ108はオ
フ、トランジスタ109はトランジスタ110がオフのためオ
ンとなる。
Since the transistors 107 and 111 are on and the transistors 110 and 112 are off, the base of the transistor 108 is at the saturation voltage level of the transistor 111, and the transistor 108 is off because it forms a differential circuit with the transistor 107. The transistor 109 is turned on because the transistor 110 is off.

次に、トランジスタ107,111がオフで、トランジスタ11
0,112がオンするように、外部入力端子116に信号が入力
されたとする。信号源117は端子114からはずし、端子11
5に接続する。
Next, transistors 107 and 111 are off and transistor 11
It is assumed that a signal is input to the external input terminal 116 so that 0 and 112 are turned on. Remove signal source 117 from terminal 114 and
Connect to 5.

この場合には、トランジスタ110,112がオンしているの
で、トランジスタ109のベースはトランジスタ112の飽和
電圧レベルであり、トランジスタ109はトランジスタ110
と差動回路を形成しているので、トランジスタ109はオ
フとなる。
In this case, since the transistors 110 and 112 are turned on, the base of the transistor 109 is at the saturation voltage level of the transistor 112, and the transistor 109 is
Since the differential circuit is formed, the transistor 109 is turned off.

従って、端子115に入力される入力信号は、負荷103,10
5,106とトランジスタ110よりなる増幅器で増幅され、ト
ランジスタ108のベースに入力される。トランジスタ107
はオフのため、トランジスタ108はオンとなる。従って
トランジスタ108のベースに入力された信号は、トラン
ジスタ108と負荷104とで構成されるエミッタフォロアを
通って、トランジスタ108のエミッタに出力され、負荷1
01を通って端子104に出力される。
Therefore, the input signal input to the terminal 115 is the load 103, 10
It is amplified by the amplifier composed of 5,106 and the transistor 110, and input to the base of the transistor 108. Transistor 107
Is off, the transistor 108 is turned on. Therefore, the signal input to the base of the transistor 108 is output to the emitter of the transistor 108 through the emitter follower composed of the transistor 108 and the load 104, and the load 1
It is output to the terminal 104 through 01.

以上のようにして、外部入力端子116に入力する信号に
応じて、信号が端子114から端子115へ、また端子115か
ら端子114の双方向に増幅される。
As described above, the signal is amplified in both directions from the terminal 114 to the terminal 115 and from the terminal 115 to the terminal 114 according to the signal input to the external input terminal 116.

第2図は、本発明の第2の実施例の回路図であり、差動
回路227,228,229と、トランジスタ215,216と、抵抗器20
1,202,203,204,205,206,207,208,209,210,229と、コン
デンサ221,223と、コイル222と、定電流源219,信号源23
0,電圧源220,端子224,225,外部入力端子226より構成さ
れる。
FIG. 2 is a circuit diagram of a second embodiment of the present invention, which is a differential circuit 227,228,229, transistors 215,216, and a resistor 20.
1,202,203,204,205,206,207,208,209,210,229, capacitors 221,223, coil 222, constant current source 219, signal source 23
0, voltage source 220, terminals 224 and 225, and external input terminal 226.

電圧源220の電圧をV1とし、外部入力端子226にV1<V2な
る電圧V2を印加すると、トランジスタ218がオフし、ト
ランジスタ217はオンするため、トランジスタ211と215
のベースにはそれぞれバイアス電圧が与えられ、一方ト
ランジスタ218はオフしているので、トランジスタ214と
216のベースには電圧は与えられないのでトランジスタ2
11と215はオン、トランジスタ214と216はオフとなる。
When the voltage of the voltage source 220 is set to V1 and a voltage V2 of V1 <V2 is applied to the external input terminal 226, the transistor 218 turns off and the transistor 217 turns on. Therefore, the transistors 211 and 215 are turned on.
A bias voltage is applied to each of the bases of the transistors, while the transistor 218 is turned off.
No voltage is applied to the base of 216, so transistor 2
11 and 215 are on and transistors 214 and 216 are off.

このとき、信号源230が端子224に接続されると、端子22
4に入力される入力信号は、トランジスタ211と、抵抗器
201,202,204と、コンデンサ221と、コイル222とにより
構成される増幅器で増幅され、この増幅器の出力は、ト
ランジスタ213のベースに入力される。
At this time, when the signal source 230 is connected to the terminal 224,
The input signal input to 4 is the transistor 211 and the resistor.
It is amplified by an amplifier composed of 201, 202, 204, a capacitor 221, and a coil 222, and the output of this amplifier is input to the base of the transistor 213.

トランジスタ214はオフのため、トランジスタ213と抵抗
器203はエミッタフォロアとして動作し、このエミッタ
フォロアの出力点は抵抗器206を介して端子225に出力さ
れる。この際抵抗器201,204の各抵抗値をR201,R204
し、コンデンサ221,コイル222の各値をC221,L222とし、
端子224に入力される入力信号の電圧viとすると、端子2
25の出力電圧vi(ω=2π,は入力信号の周波数)となり、入力信
号に対し、イコライズ特性をもたすことができる。
Since the transistor 214 is off, the transistor 213 and the resistor 203 operate as an emitter follower, and the output point of this emitter follower is output to the terminal 225 via the resistor 206. At this time, the respective resistance values of the resistors 201 , 204 are R 201 , R 204, and the respective values of the capacitor 221, coil 222 are C 221 , L 222 ,
If the voltage v i of the input signal input to the terminal 224 is
The output voltage v i of 25 is (Ω = 2π, is the frequency of the input signal), and an equalizing characteristic can be given to the input signal.

次に、外部入力端子226にV1>V3なる電圧V3を印加する
と、トランジスタ218がオンし、トランジスタ217がオフ
するため、トランジスタ214と216のそれぞれのベースに
バイアス電圧が与えられ、一方トランジスタ217はオフ
しているので、トランジスタ211と215のベースにはバイ
アス電圧は与えられないのでトランジスタ214と216はオ
ン、トランジスタ211と215はオフとなる。
Next, when a voltage V3 of V1> V3 is applied to the external input terminal 226, the transistor 218 turns on and the transistor 217 turns off, so that a bias voltage is applied to the bases of the transistors 214 and 216, while the transistor 217 is Since it is off, no bias voltage is applied to the bases of the transistors 211 and 215, so that the transistors 214 and 216 are on and the transistors 211 and 215 are off.

このとき信号源230が端子225に接続されると、端子225
に入力される入力信号は、トランジスタ214と、抵抗器2
06,203,205と、コンデンサ223よりなる増幅器で増幅さ
れ、この増幅器の出力点はトランジスタ212のベースに
入力される。
At this time, when the signal source 230 is connected to the terminal 225,
The input signal input to is the transistor 214 and the resistor 2
It is amplified by the amplifier composed of 06, 203, 205 and the capacitor 223, and the output point of this amplifier is input to the base of the transistor 212.

トランジスタ211はオフのため、トランジスタ212と抵抗
器202はエミッタフォロアとして動作し、このエミッタ
フォロアの出力点は抵抗器201を介して端子224に出力さ
れる。この際、抵抗器206,205の各抵抗値をR206,R205
し、コンデンサ223の値をC223とし、端子225に入力され
る入力信号の電圧をvinとすると、端子224の出力電圧
vo′は、 (ω=2π,は入力信号の周波数)となり、入力信
号に対し、先の入力信号と異なるイコライズ特性をもた
すことができる。すなわち、外部入力信号の方向が変化
するだけで異なるイコライズ特性をもたすことができ
る。
Since the transistor 211 is off, the transistor 212 and the resistor 202 operate as an emitter follower, and the output point of this emitter follower is output to the terminal 224 via the resistor 201. At this time, assuming that the resistance values of the resistors 206 and 205 are R 206 and R 205 , the value of the capacitor 223 is C 223, and the voltage of the input signal input to the terminal 225 is v in , the output voltage of the terminal 224 is
v o ′ is (Ω = 2π, is the frequency of the input signal), and the input signal can have equalization characteristics different from those of the previous input signal. That is, different equalizing characteristics can be provided only by changing the direction of the external input signal.

〔発明の効果〕〔The invention's effect〕

以上、説明してきたように、本発明は、外から直流電圧
を印加することにより、信号の流れの方向を切り換える
ことができるので、外側にメカスイッチを付ける必要も
なく部品数の削減できるため、IC化に適した回路となっ
ており、かつ増幅器の入出力端子は共用となっているた
め、ピン数を削減することもできる。さらに、負荷イン
ピーダンスをかえることにより、増幅器の電圧利得のみ
ならず、周波数特性を変えてやることができ、信号の方
向で、異なる周波数特性をもたせることもできるという
効果がある。
As described above, according to the present invention, since the direction of the signal flow can be switched by applying the DC voltage from the outside, it is possible to reduce the number of parts without the need to attach a mechanical switch to the outside. Since the circuit is suitable for IC and the input / output terminals of the amplifier are shared, the number of pins can be reduced. Furthermore, by changing the load impedance, not only the voltage gain of the amplifier but also the frequency characteristic can be changed, and different frequency characteristics can be given in the signal direction.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例を示す回路図、第2図は
本発明の第2の実施例を示す回路図および第3図は従来
例を示す回路図である。 1,2……信号増幅器、3,4……スイッチ、107,108,109,11
0,111,112,211,212,213,214,215,216,217,218……トラ
ンジスタ、101,102,103,104,105,106,201,202,203,204,
205,206,207,208,209,210,229……抵抗器、221,223……
コンデンサ、222……コイル、219……定電流源、220…
…電圧源、117,230……信号源、113……制御回路、10,1
1,114,115,224,225……端子、5,7……入力、4,6……出
力、116,226……外部入力端子。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and FIG. 3 is a circuit diagram showing a conventional example. 1,2 …… Signal amplifier, 3,4 …… Switch, 107,108,109,11
0,111,112,211,212,213,214,215,216,217,218 …… transistor, 101,102,103,104,105,106,201,202,203,204,
205,206,207,208,209,210,229 …… Resistors, 221,223 ……
Capacitor, 222 ... Coil, 219 ... Constant current source, 220 ...
… Voltage source, 117,230 …… Signal source, 113 …… Control circuit, 10,1
1,114,115,224,225 …… terminal, 5,7 …… input, 4,6 …… output, 116,226 …… external input terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1トランジスタと第2トランジスタを含
み、該第1トランジスタのコレクタに第1の負荷が接続
され、第1,第2トランジスタの共通エミッタは第1のイ
ンピーダンスを介して接地され、該共通エミッタは第2
のインピーダンスを介して第1の入出力端子に接続され
た第1差動回路と、 第3トランジスタと第4トランジスタを含み、該第4ト
ランジスタのコレクタには第2の負荷が接続され、第3,
第4トランジスタの共通エミッタは第3のインピーダン
スを介して接地され、該共通エミッタは第4のインピー
ダンスを介して第2の入出力端子に接続された第2差動
回路と、 前記第2トランジスタのベースにコレクタが接続され、
かつエミッタが接地された第5トランジスタと、 前記第3トランジスタのベースにコレクタが接続されか
つエミッタが接地された第6トランジスタ とを有し、前記第1トランジスタのコレクタは前記第3
トランジスタのベースに接続され、かつ前記第4トラン
ジスタのコレクタは前記第2トランジスタのベースに接
続され、 さらに、前記第1,第4,第5,第6の各トランジスタのベー
スには、外部入力端子の信号に応答して第1および第5
の各トランジスタまたは第4および第6の各トランジス
タの一方の組を排他的にオンオフするような制御信号を
供給する制御回路を設けたことを特徴とする双方向性増
幅回路。
1. A first transistor and a second transistor are included, a first load is connected to a collector of the first transistor, and a common emitter of the first and second transistors is grounded via a first impedance. The common emitter is the second
A first differential circuit connected to the first input / output terminal via the impedance of, a third transistor and a fourth transistor, and a second load connected to the collector of the fourth transistor, ,
The common emitter of the fourth transistor is grounded via the third impedance, and the common emitter is connected to the second input / output terminal via the fourth impedance; The collector is connected to the base,
A fifth transistor having an emitter grounded; and a sixth transistor having a collector connected to the base of the third transistor and an emitter grounded, the collector of the first transistor being the third transistor
An external input terminal is connected to the base of the transistor, the collector of the fourth transistor is connected to the base of the second transistor, and the base of each of the first, fourth, fifth, and sixth transistors is connected to the external input terminal. First and fifth in response to the signal of
2. A bidirectional amplifier circuit comprising a control circuit for supplying a control signal for exclusively turning on and off each transistor or one set of each of the fourth and sixth transistors.
JP62098808A 1987-04-21 1987-04-21 Bidirectional amplifier Expired - Lifetime JPH07118620B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62098808A JPH07118620B2 (en) 1987-04-21 1987-04-21 Bidirectional amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62098808A JPH07118620B2 (en) 1987-04-21 1987-04-21 Bidirectional amplifier

Publications (2)

Publication Number Publication Date
JPS63263808A JPS63263808A (en) 1988-10-31
JPH07118620B2 true JPH07118620B2 (en) 1995-12-18

Family

ID=14229635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62098808A Expired - Lifetime JPH07118620B2 (en) 1987-04-21 1987-04-21 Bidirectional amplifier

Country Status (1)

Country Link
JP (1) JPH07118620B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515749B2 (en) * 2015-05-07 2016-12-06 Qualcomm Incorporated Low noise amplifier module with output coupler

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696512A (en) * 1979-12-29 1981-08-04 Fujitsu Ltd Duplex cable driving circuit

Also Published As

Publication number Publication date
JPS63263808A (en) 1988-10-31

Similar Documents

Publication Publication Date Title
JP3945662B2 (en) Controllable filter device
JPS63287201A (en) Structure of electric signal amplifier
JPH07118620B2 (en) Bidirectional amplifier
JP2774120B2 (en) Amplifier circuit layout
US6424210B1 (en) Isolator circuit
JPS59207715A (en) Amplifier
JP3225527B2 (en) Delay circuit
JPS631768B2 (en)
JPS60236509A (en) Differential variable amplifier circuit
JPH0527282B2 (en)
JPH0145766B2 (en)
JP3322269B2 (en) Gain control circuit
JP3000737B2 (en) Output buffer circuit
JP2777497B2 (en) Direct connection type operational amplifier
JP3633791B2 (en) Isolator circuit
JP2752019B2 (en) Gamma correction circuit for liquid crystal display
JP3422910B2 (en) Semiconductor integrated circuit
JPH084731Y2 (en) Frequency characteristic selection circuit
JPS6259485B2 (en)
JPH0680999B2 (en) Gain control amplifier
JPH10224156A (en) Current-voltage conversion circuit
JPS62154807A (en) Differential amplifier circuit
JPH0219648B2 (en)
JPH01213008A (en) Amplification circuit
JPH065808B2 (en) Gain control amplifier circuit