JPH07120680B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH07120680B2 JPH07120680B2 JP63124445A JP12444588A JPH07120680B2 JP H07120680 B2 JPH07120680 B2 JP H07120680B2 JP 63124445 A JP63124445 A JP 63124445A JP 12444588 A JP12444588 A JP 12444588A JP H07120680 B2 JPH07120680 B2 JP H07120680B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor device
- groove
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体チップを銅張積層絶縁基板上または
電極板上に溶着させた半導体装置に関するものである。TECHNICAL FIELD The present invention relates to a semiconductor device in which a semiconductor chip is welded on a copper clad laminated insulating substrate or an electrode plate.
［従来の技術］ 第５図は、従来の半導体装置を示す平面図であり、第６
図は側面図である。放熱用の金属ベース板１の上面には
半田印刷が施されており、この金属ベース板１上に銅張
積層絶縁基板２が載せられている。この銅張積層絶縁基
板２の電極上には所定の箇所に半導体チップが載せら
れ、この半導体チップが載せられる部分には予め半田印
刷が施されている。[Prior Art] FIG. 5 is a plan view showing a conventional semiconductor device.
The figure is a side view. Solder printing is applied to the upper surface of the metal base plate 1 for heat dissipation, and the copper clad laminated insulating substrate 2 is placed on the metal base plate 1. A semiconductor chip is placed at a predetermined location on the electrode of the copper-clad laminated insulating substrate 2, and solder printing is previously applied to the portion where the semiconductor chip is placed.
この半田印刷が施されている部分の上に、トランジスタ
チップ３、フライホイールダイオードチップ６およびス
ピードアップダイオードチップ５が載せられる。半導体
チップを載せた銅張積層絶縁基板２および金属ベース板
１の組合わせを加熱板上に載せるか、あるいは加熱炉中
に入れるかして加熱し、半田の溶着により各部分を溶着
させて固定する。なお、スピードアップダイオードチッ
プ５は、ダーリントントランジスタのスイッチング速度
を速くするために入れるダイオードチップである。ま
た、第５図および第６図において４はアルミワイヤを示
している。The transistor chip 3, the flywheel diode chip 6, and the speed-up diode chip 5 are placed on the portion where the solder printing is applied. The combination of the copper clad laminated insulating substrate 2 and the metal base plate 1 on which the semiconductor chip is placed is placed on a heating plate or placed in a heating furnace and heated, and each part is welded and fixed by soldering. To do. The speed-up diode chip 5 is a diode chip that is inserted to increase the switching speed of the Darlington transistor. Further, in FIGS. 5 and 6, reference numeral 4 denotes an aluminum wire.
［発明が解決しようとする課題］ しかしながら、このような従来の半導体装置では、加熱
して半導体チップを半田付けする際、半導体チップが半
田の表面張力により浮いて、その位置がずれ、傾斜して
半導体チップが固定されてしまうという問題点があっ
た。第７図の部分拡大平面図では、フライホイールダイ
オードチップ６が傾いて固定されている状態を示してい
る。また第８図の部分拡大平面図では、スピードアップ
ダイオードチップ５が傾いて固定されている状態を示し
ている。[Problems to be Solved by the Invention] However, in such a conventional semiconductor device, when the semiconductor chip is soldered by heating, the semiconductor chip floats due to the surface tension of the solder, and its position is displaced and tilted. There is a problem that the semiconductor chip is fixed. The partially enlarged plan view of FIG. 7 shows a state in which the flywheel diode chip 6 is tilted and fixed. The partially enlarged plan view of FIG. 8 shows a state in which the speed-up diode chip 5 is tilted and fixed.
このように、半導体チップが所定の位置からずれ、傾い
て固定されると、後工程である自動ワイヤボンディング
装着によるボンディングが行ないにくくなったり、ある
いはボンディング強度が著しく低下するという問題を生
じる。この発明は、かかる従来の問題を解消するためな
されたもので、半導体チップが所定の位置からずれ、傾
いて固定されることを防止した半導体装置を提供するこ
とを目的としている。As described above, when the semiconductor chip is deviated from the predetermined position and is tilted and fixed, there is a problem that it becomes difficult to perform the bonding by the automatic wire bonding mounting which is a post process, or the bonding strength is significantly lowered. The present invention has been made in order to solve such a conventional problem, and an object thereof is to provide a semiconductor device in which a semiconductor chip is prevented from being displaced from a predetermined position and tilted and fixed.
［課題を解決するための手段］ この発明に基づく半導体装置は、金属ベース板と、この
金属ベース板上に設けらえる絶縁層または絶縁基板と、
絶縁層または絶縁基板上に設けられる電極と、この電極
のうち所定の電極上に溶着される半導体チップとを備
え、樹脂封止されることを前提とする。そして、電極の
周縁部の一部が前記半導体チップの少なくとも一辺に沿
うように半導体チップが配置され、半導体チップと電極
の周縁部とに挟まれた領域以外の領域にのみ半導体チッ
プの辺に沿って選択的に溝部が形成され、溝部の各々は
半導体チップの１つの辺にのみ沿って設けられ、溝部の
少なくとも一方の端部に隣接して電極が残余する残余部
が半導体チップに対して対称な位置に複数設けられてい
る。[Means for Solving the Problems] A semiconductor device according to the present invention includes a metal base plate, an insulating layer or an insulating substrate provided on the metal base plate,
It is premised that an electrode provided on an insulating layer or an insulating substrate and a semiconductor chip that is welded to a predetermined electrode among the electrodes are provided and are resin-sealed. The semiconductor chip is arranged such that a part of the peripheral edge of the electrode extends along at least one side of the semiconductor chip, and only along the side of the semiconductor chip in a region other than the region sandwiched between the semiconductor chip and the peripheral edge of the electrode. Groove portions are selectively formed, each of the groove portions is provided along only one side of the semiconductor chip, and the remaining portion where the electrode remains adjacent to at least one end of the groove portion is symmetrical with respect to the semiconductor chip. It is provided in multiple positions.
［作用］ この発明の半導体装置では、半導体チップが溶着される
位置の近傍の電極部分に溝が形成されている。このた
め、半田を溶融して溶着する際、溶融した半田は溝を越
えて流れず、従来のように半田が広がりその上の半導体
装置がそれとともに移動し位置擦れしてしまうというこ
とがない。[Operation] In the semiconductor device of the present invention, the groove is formed in the electrode portion near the position where the semiconductor chip is welded. Therefore, when the solder is melted and welded, the melted solder does not flow over the groove, and unlike the conventional case, the solder does not spread and the semiconductor device on the solder does not move and rub against the position.
［実施例］ 第１図は、この発明の一実施例を示す平面図であり、第
２図は、第１図の実施例の側面図である。従来と同様
に、放熱用の金属ベース板１の上面には予め半田印刷が
施されており、その上に銅張積層絶縁基板２が載せられ
る。銅張積層絶縁基板２の上の電極部分の半導体チップ
が載せられる部分には、予め半田印刷が施されている。
半田印刷の施されている部分の上に、トランジスタチッ
プ３、フライホイールダイオードチップ６およびスピー
ドアップダイオードチップ５を載せ、加熱して、それぞ
れの部分を半田により溶着する。この後ワイヤボンディ
ング工程によりアルミワイヤ４を取付ける。[Embodiment] FIG. 1 is a plan view showing an embodiment of the present invention, and FIG. 2 is a side view of the embodiment of FIG. As in the conventional case, the upper surface of the metal base plate 1 for heat dissipation is preliminarily subjected to solder printing, and the copper clad laminated insulating substrate 2 is placed thereon. The portion of the electrode portion on the copper clad laminated insulating substrate 2 on which the semiconductor chip is mounted is preliminarily subjected to solder printing.
The transistor chip 3, the flywheel diode chip 6, and the speed-up diode chip 5 are placed on the solder-printed portion, heated, and the respective portions are welded by soldering. After this, the aluminum wire 4 is attached by a wire bonding process.
従来の半導体装置と異なる部分は、スピードアップダイ
オードチップ５およびフライホイールダイオードチップ
６が溶着される位置の近傍の電極部分に溝７〜12が形成
されていることである。The difference from the conventional semiconductor device is that grooves 7 to 12 are formed in the electrode portion near the position where the speed-up diode chip 5 and the flywheel diode chip 6 are welded.
第３図には、第１図に示す実施例のフライホイールダイ
オードチップ６の近傍を部分拡大平面図で示す。第３図
に示されるように、フライホイールダイオードチップ６
のまわりには、銅の部分を切欠いて形成した溝７および
銅の部分をくりぬいて形成した溝８が設けられている。
半田溶着させるため加熱した際、溶融した半田はこの溝
7,8を越えて流れ出すことがないため、フライホイール
ダイオードチップ６は位置ずれすることなく半田溶着に
より固定される。FIG. 3 is a partially enlarged plan view showing the vicinity of the flywheel diode chip 6 of the embodiment shown in FIG. As shown in FIG. 3, the flywheel diode chip 6
Around it, a groove 7 formed by cutting out a copper portion and a groove 8 formed by hollowing out a copper portion are provided.
When heated to weld the solder, the molten solder will
Since it does not flow beyond 7 and 8, the flywheel diode chip 6 is fixed by solder welding without displacement.
第４図は、第１の実施例のスピードアップダイオードチ
ップ５の近傍を示す部分拡大平面図である。スピードア
ップダイオードチップ５が溶着される位置の近傍の電極
部分には銅の部分を切欠いて形成された溝９〜12が設け
られている。スピードアップダイオードチップ５を半田
溶着により電極上に固定するため加熱した際、溶融した
半田は溝９〜12を越えて流れ出ることなく、このためス
ピードアップダイオードチップ５は位置ずれすることな
く電極に固定される。FIG. 4 is a partially enlarged plan view showing the vicinity of the speed-up diode chip 5 of the first embodiment. Grooves 9 to 12 formed by notching a copper portion are provided in the electrode portion near the position where the speed-up diode chip 5 is welded. When the speed-up diode chip 5 is heated to fix it on the electrode by soldering, the molten solder does not flow out over the grooves 9 to 12, so that the speed-up diode chip 5 is fixed to the electrode without displacement. To be done.
この実施例では、金属ベース板上に設けられた銅張積層
絶縁基板を例示して説明したが、たとえば、メタライズ
絶縁基板の上に金属電極板を載せた場合にも、金属電極
板に同様の溝を形成することにより、この実施例と同様
の効果が得られる。In this embodiment, the copper-clad laminated insulating substrate provided on the metal base plate has been described as an example. However, for example, when the metal electrode plate is placed on the metallized insulating substrate, the same metal electrode plate is used. By forming the groove, the same effect as this embodiment can be obtained.
［発明の効果］ 以上説明したように、この発明の半導体装置では、小片
の半導体チップが溶着される位置の近傍の電極部分に溝
が形成されているため、加熱して半導体チップを溶着さ
せる際、溶着のための溶融物は半導体チップ周辺の溝を
越えることができず、このため溶融物上に載っている半
導体チップは位置ずれを生じることがない。したがっ
て、この半導体装置では、半導体チップが傾いて固定さ
れることなく、後工程におけるワイヤボンディングが容
易となる。また、半導体チップの周りの溝を飛び越えて
半田が流れなくなる。そのため、半導体チップの周辺に
アルミニウムワイヤボンディングを必要とする場合は、
半田が半導体チップの周辺に無闇に流れ出さないため、
信頼性の高いボンディングを行なうことができる。さら
に、溝部の端部と隣接して残余部が設けられることによ
って、半田の量が多い場合に半田の流れを許容する領域
を確保することが可能となる。それにより、半田の厚み
を薄く保つことができ、半導体チップの傾きを防止する
ことが可能となる。さらに、電極の周縁部に沿って半導
体チップを配置することにより、電極上における半導体
チップの実質的な占有面積を、半導体チップと取囲むよ
うに溝を形成する場合よりも低減することが可能とな
る。それにより、半導体チップの集積密度をも向上させ
ることが可能となる。[Effects of the Invention] As described above, in the semiconductor device of the present invention, since the groove is formed in the electrode portion in the vicinity of the position where the semiconductor chip of the small piece is welded, when the semiconductor chip is welded by heating. The melt for welding cannot pass over the groove around the semiconductor chip, so that the semiconductor chip mounted on the melt is not displaced. Therefore, in this semiconductor device, the semiconductor chip is not inclined and fixed, and the wire bonding in the subsequent process is facilitated. Further, the solder does not flow over the groove around the semiconductor chip. Therefore, when aluminum wire bonding is required around the semiconductor chip,
Since the solder does not flow out around the semiconductor chip,
Highly reliable bonding can be performed. Further, by providing the residual portion adjacent to the end portion of the groove portion, it is possible to secure a region that allows the flow of solder when the amount of solder is large. As a result, the thickness of the solder can be kept thin and the inclination of the semiconductor chip can be prevented. Further, by arranging the semiconductor chip along the peripheral edge of the electrode, it is possible to reduce the substantial occupied area of the semiconductor chip on the electrode as compared with the case where the groove is formed so as to surround the semiconductor chip. Become. As a result, it is possible to improve the integration density of semiconductor chips.
【図面の簡単な説明】 第１図は、この発明の一実施例を示す平面図である。第
２図は、第１図の実施例の側面図である。第３図は、第
１図の実施例のフライホイールダイオードチップの近傍
を示す部分拡大平面図である。第４図は、第１図の実施
例のスピードアップダイオードチップの近傍を示す部分
拡大平面図である。第５図は、従来の半導体装置を示す
平面図である。第６図は、同じく従来の半導体装置を示
す側面図である。第７図は、従来の半導体装置を示す側
面図である。第７図は、従来の半導体装置のフライホイ
ールダイオードチップの近傍を示す部分拡大平面図であ
る。第８図は、従来の半導体装置のスピードアップダイ
オードチップの近傍を示す部分拡大平面図である。 図において、１は金属ベース板、２は銅張積層絶縁基
板、３は半導体トランジスタチップ、４はアルミワイ
ヤ、５はスピードアップダイオードチップ、６はフライ
ホイールダイオードチップ、７〜12は溝を示す。 なお、図中、同一符号は同一、または相当部分を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view showing an embodiment of the present invention. FIG. 2 is a side view of the embodiment of FIG. FIG. 3 is a partially enlarged plan view showing the vicinity of the flywheel diode chip of the embodiment shown in FIG. FIG. 4 is a partially enlarged plan view showing the vicinity of the speed-up diode chip of the embodiment shown in FIG. FIG. 5 is a plan view showing a conventional semiconductor device. FIG. 6 is a side view showing the same conventional semiconductor device. FIG. 7 is a side view showing a conventional semiconductor device. FIG. 7 is a partially enlarged plan view showing the vicinity of a flywheel diode chip of a conventional semiconductor device. FIG. 8 is a partially enlarged plan view showing the vicinity of the speed-up diode chip of the conventional semiconductor device. In the figure, 1 is a metal base plate, 2 is a copper clad laminated insulating substrate, 3 is a semiconductor transistor chip, 4 is an aluminum wire, 5 is a speed-up diode chip, 6 is a flywheel diode chip, and 7 to 12 are grooves. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (3)
けられる絶縁層または絶縁基板と、前記絶縁層または絶
縁基板上に設けられる電極と、前記電極のうち所定の電
極上に溶着される半導体チップとを備え、樹脂封止され
る半導体装置において、 前記電極の周縁部の一部が前記半導体チップの少なくと
も一辺に沿うように前記半導体チップが配置され、前記
半導体チップと前記電極の周縁部とに挟まれた領域以外
の領域にのみ前記半導体チップの辺に沿って選択的に溝
部が形成され、前記溝部の各々は前記半導体チップの１
つの辺にのみ沿って設けられ、前記溝部の少なくとも一
方の端部に隣接して前記電極が残余する残余部が前記半
導体チップに対して対称な位置に複数設けられているこ
とを特徴とする半導体装置。1. A metal base plate, an insulating layer or insulating substrate provided on the metal base plate, an electrode provided on the insulating layer or insulating substrate, and a predetermined electrode of the electrodes. In a semiconductor device including a semiconductor chip and sealed with resin, the semiconductor chip is arranged such that a part of a peripheral portion of the electrode extends along at least one side of the semiconductor chip, and a peripheral portion of the semiconductor chip and the electrode. Groove portions are selectively formed along the sides of the semiconductor chip only in a region other than the region sandwiched between the groove and
A plurality of remaining portions, which are provided along only one side and are adjacent to at least one end of the groove portion and where the electrode remains, are provided at positions symmetrical to the semiconductor chip. apparatus.
た溝部の長さの総和は、前記半導体チップの一辺の長さ
と略同一である請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the total length of the grooves formed along one side of the semiconductor chip is substantially the same as the length of one side of the semiconductor chip.
る前記電極において、少なくとも１つの角部近傍には溝
部が形成されていない請求項１に記載の半導体装置。3. The semiconductor device according to claim 1, wherein a groove is not formed in the vicinity of at least one corner of the electrodes located below the four corners of the semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124445A JPH07120680B2 (en) | 1988-05-20 | 1988-05-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124445A JPH07120680B2 (en) | 1988-05-20 | 1988-05-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01293557A JPH01293557A (en) | 1989-11-27 |
| JPH07120680B2 true JPH07120680B2 (en) | 1995-12-20 |
Family
ID=14885688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124445A Expired - Lifetime JPH07120680B2 (en) | 1988-05-20 | 1988-05-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120680B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7347047B2 (en) | 2019-09-12 | 2023-09-20 | 富士電機株式会社 | semiconductor equipment |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58106942U (en) * | 1982-01-13 | 1983-07-21 | セイコーエプソン株式会社 | Circuit board for wire bonding |
| JPS60194552A (en) * | 1984-03-16 | 1985-10-03 | Nec Corp | Hybrid ic device |
| JPS60200546A (en) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | Semiconductor device |
| JPS61136579U (en) * | 1985-02-14 | 1986-08-25 | ||
| JPS6289141U (en) * | 1985-11-25 | 1987-06-08 | ||
| JPS6346844U (en) * | 1986-09-16 | 1988-03-30 |
-
1988
- 1988-05-20 JP JP63124445A patent/JPH07120680B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01293557A (en) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056325B2 (en) | Manufacturing method of semiconductor device and metal mask for applying solder paste | |
| US6657135B2 (en) | Connection structure and electronic circuit board | |
| EP0942636A2 (en) | Solder bonding printed circuit board | |
| CN112585745B (en) | Package structure, semiconductor device, and method for forming package structure | |
| JP7769088B2 (en) | Semiconductor Devices | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2907168B2 (en) | Semiconductor device and bonding structure of semiconductor device and substrate | |
| JPH10135276A (en) | Area array semiconductor device, printed circuit board and screen mask | |
| JPH05315490A (en) | Semiconductor element | |
| JPS60260192A (en) | Method of producing hybrid integrated circuit | |
| CN103201829A (en) | Circuit device and method for manufacturing same | |
| JP6619119B1 (en) | Semiconductor device | |
| JPH07120680B2 (en) | Semiconductor device | |
| US7511965B2 (en) | Circuit board device and manufacturing method thereof | |
| JPH0621110A (en) | Semiconductor chip assembly jig | |
| JP2007005607A (en) | Semiconductor device | |
| JPH02244661A (en) | Semiconductor device | |
| JP2861811B2 (en) | PBGA package, motherboard for mounting PBGA package, and method of mounting PBGA package | |
| JPH11145363A (en) | Semiconductor device | |
| JPH06140540A (en) | Heat sink and method of mounting semiconductor device using the heat sink | |
| JPH0691114B2 (en) | Semiconductor device | |
| JPH05160316A (en) | Semiconductor element | |
| KR100419981B1 (en) | layer structure of semiconductor installed board | |
| JPH04239160A (en) | Manufacture of resin-sealed type electronic component | |
| JPH06310628A (en) | Hybrid integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |