JPH07120715B2 - Ｒｏｍのプログラミング方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体読み出し専用記憶装置〔Read Only Me
mory、以下ROMと記す〕の製造方法、殊にプログラミン
グ方法に関する 従来の技術 ROMのターンアラウンドタイム（TAT）をより速くするた
めに、プログラミングされていないチップを出荷できる
ようにするまでに必要なプロセスを少なくして、プログ
ラミングを製造プロセス中のできる限り終わり近くに行
う必要がある。

一般に、プログラミングを行う方法に、２つの形式、即
ち、ポリ電極（多結晶シリコンの場合）形成後と金属電
極形成後とがある。いずれの技術も概ね共通して高エネ
ルギイオン、例えばボロンイオンの注入によって、ゲー
ト電極の下のチャンネル領域のドープボロンの濃度を高
め、そのROMのプログラムコードに対応して選択された
トランジスタがターンオンしないようにゲートスレッシ
ョルド電圧を充分に高くする。

上述のイオン注入法は充分に高いエネルギで行われ、イ
オン注入分布のピークが酸化物／チャネル界面の下に位
置することが必要であり、このことは、注入されるボロ
ンイオンが、ゲート酸化物、多結晶ゲート、更にポリシ
リコンの表面に塗布した膜を透過しなければならないこ
とを意味する。イオン注入分布のピークが斯くも深く位
置しなければならない理由は以下の３つである： a.イオン注入分布はそのピーク濃度から急激に低下する
ので、ゲートから遠い方の端のイオン注入分布の濃度を
必要な値まで高めるには非現実的な長さの注入時間が必
要である。

b.所与のドーズ量においてゲート酸化物および／または
多結晶ゲートにドーパントの大部分が残ることは好まし
くない。

c.保護薄膜の僅かな厚さの変化により、ピーク（中央）
近傍よりも遠い側のイオン注入分布の濃度が大きく変化
する。

多結晶電極形成後のプログラミングにおいては、ウエハ
は所与のパターンの多結晶ゲートを有し、マスクが、選
択されたトランジスタのみを露出するように用いられ、
更に、高エネルギイオン注入が実施される。実際の製造
プロセスでは、注入ボロンは非常に高い温度を呈し、殆
ど100％の置換と格子アニールの効果を及ぼすが、これ
らの製造プロセスによりターンアラウンドタイムが増加
する。

米国特許第4,356,042号（ゲーダレイ、1982）、米国特
許第4,333,164号（オリカベ他、1982）および第4,208,7
27号（レッドワイン他、1980）は典型的な多結晶電極形
成後プログラミング技術を開示している。

金属電極形成後プログラミング法においは、ウエハは所
定パターンの相互金属を有し、マスクが、選択されたト
ランジスタが露出するように用いられ、金属電極−多結
晶絶縁層がエッチングされて、これらトランジスタ上の
厚さが薄くされ、更に、高エネルギイオン注入が実施さ
れる。実際の最高温度はウエハで425℃を呈するが、こ
れは、25％の注入イオンの置換率以上にボロンを活性化
するには不足であり、更に、現実には既に置換されたボ
ロンの一部をも不活性化する。実際に、ドーズ量は多結
晶電極形成後にプログラミングする場合の５乃至10倍で
あり、スレッショルドレンジは寧ろ広く、未アニール損
傷の割合が多い。勿論、この方法は、プログラミングさ
れた後に実行しなければならない処理の量を最小にでき
る効果がある。しかしながら、生産高は、歴史的にも、
また理解できるように多結晶電極形成後プログラミング
法の場合よりも低い。

米国特許第4,390,971号（クオ、1983）には、典型的な
金属電極形成後プログラミング法が開示されている。RO
Mアレーは、スライス全体上に金属電極形成後付与酸化
物すなわち保護酸化物層21を付着し、フォトレジストに
よってパターンを形成し、ROMコードを決定する独自の
マスクでエッチングを行って、プログラミングされる。
“0"がプログラムされる各セル10上にはアパーチャ22が
形成され、“1"がプログラミングされる各セル10は覆わ
れたままにされる。こうして、スライスは、約180kVで1
0¹³/cm²のドーズ量でボロン注入を受ける。エネルギレ
ベルとドーズ量は、酸化物層19とポリシリコンゲート11
の厚さ並びに所望のスレッショルド電圧によって決定さ
れる。このレベルでは、注入イオンは多結晶シリコンゲ
ート11および酸化ゲート19を透過して、チャネル領域に
注入領域23を形成する。この注入はスレッショルド電圧
を5V以上に上昇させる。5Vの電源電圧V_ddでこの部分が
動作するので、論理レベル“1"になってもトランジスタ
は導通しない。酸化物層21によって覆われたトランジス
タはイオン注入を受けないので、通常の約0.8Vのスレッ
ショルド電圧のままである。米国特許第4,198,693号
（クオ、1980）には、VMOS ROMについての類似した製
造方法が開示されている。また、ゲート上の金属層が除
去された場合に、幾分小さな電圧しか必要とされないこ
とが、米国特許第4,342,100号（クオ、1982）にて検討
されている。イオン注入が金属化処理の前に行われる場
合に要求される電圧が低いことが、米国特許第4,364,16
7号（ドーンレイ、1982）並びに第4,295,209号（ドーン
レイ、1981）に開示されている。

多結晶電極成形後および金属電極形成後の何れかにボロ
ン注入を行う方式のレイトプログラミングにおいても、
高エネルギイオン注入は歩留りを低下せしめる影響あ
る。

発明の解決しようとする問題点 従って、本発明の目的は、前述した技術よりも少ない注
入電圧で製造プロセス中で遅くROMをプログラミングす
る技術を提供することにある。

問題点を解決するための手段 本発明に従い、トランジスタは、ソース−ゲート間並び
にドレイン−ゲート間の横方向のギャップがROM内で相
互接続され、プログラムコードを格納する。

本発明の一つの態様（第３図に示す）においては、選択
されたトランジスタの上記ギャップは燐イオンを注入さ
れて、ソース並びにドレインをゲートに接続するn^-領域
が形成され、通常に動作するトランジスタが形成され
る。他のトランジスタは、燐イオンの注入を受けず、か
くして高いスレッショルド電圧を得る。

もう一つの態様（第２図に示す）においては、全てのト
ランジスタが燐イオンの注入を受け、ソース並びにドレ
インをゲートに接続するn^-領域を形成し、選択されたト
ランジスタのn^-領域は、ボロン注入による逆ドープを受
け、そのスレッショルド電圧を上昇し、一方、他のトラ
ンジスタは逆ドープされず通常に動作する。

何れの態様においても、プログラミングは、ROMの製造
プロセスの遅くに実施される。

本発明のより詳細な目的、特徴並びに利点については、
以下になされる詳細な説明によって明らかになる。

実施例 第１図は、大規模集積回路の１つのFET素子を示すもの
である。素子の基板12は、ボロンのようなＰ型材料をド
ープされたシリコン材料によるものであり、P^--領域を
形成している。ゲート14は、二酸化珪素層15によってシ
リコン基板12から絶縁されている。P^--領域12の上層で
且つゲート14の下層にあるチャネル領域16は、基板12よ
りも強くＰ型材料をドープされており、P^-領域として形
成されている。

ソース18並びにドレイン20は、ゲート14の両側の基板12
にＮ型材料を強くドープして形成されたN⁺領域により形
成されている。

ソース並びにドレインの各々とゲートとの間には、横方
向のギャップが存在している。ソースおよびドレインを
ゲートに接続するために、このギャップは、低ドープの
燐注入によって形成されたブランケット層によって電気
的には閉じている。それらブランケット層は、それぞれ
n^-領域26および28を形成している。（n^-注入がソースお
よびドレイン上に及ぶこともあるかもしれないが、本発
明に密接に関連するのは、前述のギャップにおけるn^-注
入のみである。）更に、ボロンドープした“ハロー”領
域29は、チャネル領域よりも高濃度にＰ型材料がドープ
されており、短チャネルの特性を改良し、浅いパンチス
ルーおよびV_t降下を確保するようにn^-ギャップ領域26お
よび28の周囲に延長されている。

上述したプロセスは、1981年12月30日にワイ．ピー．ハ
ンおよびティー．シー．チャンによって出願された、
「３重拡散短チャネル素子構造」と題する米国特許出願
第335,608号に、より詳しく記述されている。

本発明の第一実施例においては、第２図に示されるよう
に、トランジスタ30はフォトレジスト層31によってマス
クされ、トランジスタ32はマスクされていない（トラン
ジスタ30および32は、第１図に示されている型のもので
ある）。この基板は、矢印34によって示されるように低
エネルギで低ドーズのボロン注入を受ける。マスクされ
ていないトランジスタ32においては、n^-領域26および28
は、注入ボロン34によって、前述したＰ型（図示の如
く）に変化し、かくしてトランジスタ32には異常に高い
スレッショルド電圧を持つようになる。トランジスタ30
は、後に除去されるフォトレジスト層のためにボロン注
入が遮断されており、通常の特性に従って動作する（ト
ランジスタ30は、トランジスタ10と同一である）。この
プロセスにより、ROMの全製造プロセス中でコードプロ
グラミングを非常に遅い時期に、場合によっては相互接
続金属を形成した後に行うことができる。

浅いn^-ギャップ領域26および28を改変するだけが必要で
あるので、ボロンイオン注入34のエネルギ50乃至75kV程
度である。更に、n^-ギャップ領域26および28を初めに燐
で弱くドープするのみなので、ボロン注入のドーズは低
くても構わず、10¹⁴/cm²程度でよい（ドーズ量は、好都
合に低く、過剰ドーズ障害により、ソースとドレインと
の間のn⁺/p⁺ツェナー接合を形成するには到らない）。
この実施例の利点は、ボロンの逆注入が、短チャネル効
果を一層打ち消すような“ハロー"29のドープを増加す
ることである。また、この実施例の更に好ましい点は、
ボロンの逆注入により、“ハロー”領域の上側表面のＰ
型濃度を充分に高くし、この表面に電荷が蓄積すること
に起因するスレッショルドの不安定さを防止することで
ある。

第３図に示されている別の実施例では、トランジスタ40
はフォトレジスト層41にマスクされ、トランジスタ42は
マスクされていない（以下に説明すること以外は、トラ
ンジスタ40並びにトランジスタ42は第１図に示した型で
ある）。フォトレジストマスクは、上述したブランケッ
ト、即ち矢印44として示す低ドーズのn^-（燐イオン）注
入の前に選択したトランジスタに設けられる。こうし
て、マスクされたトランジスタ40は、ソース並びにドレ
インとゲートとを接触するn^-領域26および28を得ること
がなく、極端に高いスレッショルド電圧を得ることにな
る。マスクされなかったトランジスタ42は、燐注入を受
けて、n^-ギャップ領域26および28を形成し、通常の特性
に従って動作する（トランジスタ42はトランジスタ10と
同一である）。

典型的なプログラミングコードにおいて、第２図および
第３図に示された実施例では、通常のスレッショルド電
圧を有するトランジスタ（即ち、トランジスタ30および
42）は理論“1"を意味し、一方、上昇したスレッショル
ド電圧を有するトランジスタ（即ち、トランジスタ32お
よび40）は理論“0"を表す。

本発明の技術的思想と視点を逸脱することなく、本発明
は種々の態様を採り得るものと考えられるべきである。

【図面の簡単な説明】

第１図は、従来の技術によるトランジスタのひとつの態
様を示す断面図であり、 第２図は、本発明のひとつの実施例を示す断面図であ
り、 第３図は、本発明のもうひとつの実施例を示す断面図で
ある。 〔主な参照番号〕 12……基板、 14……ゲート、 16……チャネル領域、 18……ソース、 20……ドレイン、 26、28……n^-ギャップ領域、 29……ハロー領域、 10、30、32、40、42……トランジスタ、 31、41……フォトレジスト、 34……ボロン注入

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１の導電型の第１および第２の領域を有
   しており、前記第１および第２の領域が、前記第１の導
   電型と反対の第２の導電型の中間領域を介して互いに離
   れており、前記第１および第２の領域の各々が、強くド
   ープされた主部分と、弱くドープされた横方向ギャップ
   の部分とを有しており、前記横方向ギャップ部分が、前
   記主部分と前記中間領域との間に位置しており、更に、
   前記中間領域の表面部分の上に重なっているが、前記第
   １および第２の領域の前記方向ギャップ部分の上に重な
   っていないゲート電極を有している、複数のトランジス
   タを共通基板に複数のトランジスタを形成し、 所望のプログラムコードに従って選択したトランジスタ
   をマスクし、 前記複数のトランジスタに対して、前記第２の導電型を
   示すイオンのイオン注入を行い、マスクされていないト
   ランジスタの前記第１および第２の領域の前記横方向ギ
   ャップ部分を前記第２の導電型に変換して、前記マスク
   されていないトランジスタを不能化する ことを特徴とするROMのプログラミング方法。
2. 【請求項２】前記トランジスタの各々において、前記第
   ２の導電型の前記中間領域は、前記第１および第２の領
   域の前記横方向ギャップ部分の下方に延在する同じ第２
   の導電型の強くドープされたハロー部分を有しており、
   前記イオン注入は、前記マスクされていないトランジス
   タの前記ハロー部分の上に位置する前記ギャップ部分を
   全て前記第２の導電型に変換することを特徴とする特許
   請求の範囲第１項記載のROMのプログラミング方法。
3. 【請求項３】前記第１および第２の領域のｎ型であり、
   前記中間領域はｐ型であり、前記イオン注入は、ボロン
   注入であることを特徴とする特許請求の範囲第１項記載
   のROMの製造方法。