Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07120736B2 - Semiconductor rectifier - Google Patents
[go: Go Back, main page]

JPH07120736B2 - Semiconductor rectifier - Google Patents

Semiconductor rectifier

Info

Publication number
JPH07120736B2
JPH07120736B2 JP63172235A JP17223588A JPH07120736B2 JP H07120736 B2 JPH07120736 B2 JP H07120736B2 JP 63172235 A JP63172235 A JP 63172235A JP 17223588 A JP17223588 A JP 17223588A JP H07120736 B2 JPH07120736 B2 JP H07120736B2
Authority
JP
Japan
Prior art keywords
heat dissipation
copper
kovar
clad material
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63172235A
Other languages
Japanese (ja)
Other versions
JPH0222847A (en
Inventor
博志 澤野
一芳 内藤
博文 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63172235A priority Critical patent/JPH07120736B2/en
Publication of JPH0222847A publication Critical patent/JPH0222847A/en
Publication of JPH07120736B2 publication Critical patent/JPH07120736B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体整流素子に関し、特に車両の交流発電
機の整流装置に用いられる。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a semiconductor rectifying device, and is particularly used for a rectifying device for an AC generator of a vehicle.

(従来技術) 本発明に関連する半導体整流素子の一例は、第8図に示
す構造のものである。同図において、1はシリコンチッ
プ、2はわん状に成形された放熱容器であり、シリコン
チップ1はその一方の第一主面(図の下面)で、はんだ
層3aによって放熱容器2の凹底にマウントされ、シリコ
ンチップ1の他方の第二主面(図の上面)ははんだ層3b
によってリード線4に接続され、電極導出が行われてい
る。また、上記シリコンチップ1を保護するために、わ
ん状の放熱容器2の凹部内にはシリコーン樹脂のエンキ
ャップ材5が充填され、シリコンチップ1を被覆すると
ともにこれと放熱容器2とリード線4とを一体に封止す
る外囲器を構成している。
(Prior Art) An example of a semiconductor rectifying device related to the present invention has a structure shown in FIG. In the figure, 1 is a silicon chip, 2 is a heat dissipation container molded in a bowl shape, and the silicon chip 1 is one first main surface (lower surface in the figure) of which the solder layer 3a forms a concave bottom of the heat dissipation container 2. Mounted on the second main surface (upper surface in the figure) of the silicon chip 1 and the solder layer 3b.
Is connected to the lead wire 4 and the electrodes are led out. In order to protect the silicon chip 1, the encapsulation material 5 made of silicone resin is filled in the recess of the bowl-shaped heat dissipation container 2 to cover the silicon chip 1 and the heat dissipation container 2 and the lead wire 4. And an envelope that integrally seals and.

ところで従来、放熱容器2は、熱伝導性のよい銅で製作
されるか、銅/インバー/銅のクラッド材で製作されて
いた。しかし、銅における20〜200℃の線膨脹係数は16.
7×10-6/℃で、シリコンにおけるそれ2.5×10-6/℃に比
べて極めて大きいため、整流素子におけるシリコンチッ
プの破損が多かった。また銅/インバー/銅[層厚比率
1/1/1]のクラッド材における20〜200℃の線膨脹係数は
11.2×10-6/℃と銅のそれよりもかなり小さくなってい
るが、50℃と170℃の繰返しサイクルの破壊試験の結果
はまだ満足できるものではなかった。
By the way, conventionally, the heat dissipation container 2 has been made of copper having good heat conductivity or a clad material of copper / invar / copper. However, the coefficient of linear expansion of copper at 20-200 ℃ is 16.
At 7 × 10 -6 / ℃, it was much larger than that at 2.5 × 10 -6 / ℃ in silicon, so the silicon chips in the rectifying element were often damaged. Also copper / invar / copper [layer thickness ratio
The linear expansion coefficient of 20 ~ 200 ℃ in the clad material of 1/1/1]
Although it is 11.2 × 10 -6 / ℃, which is much smaller than that of copper, the result of the fracture test of the repeated cycle of 50 ℃ and 170 ℃ was still unsatisfactory.

さらにサージ吸収機能をもった整流素子としてツェナー
タイプの整流素子を検討するにあたり、設計上の重要な
問題点はロードダンプサージ耐量であり、素子の降伏電
圧以上のサージが印加されると素子が破壊する場合があ
る。素子の破壊耐量を向上させるためには素子の放熱特
性をさらに改良(過渡熱特性を小さく)することが有効
であることがわかった。特に、車両の交流発電機に用い
られるサージ吸収機能をもった整流素子には放熱特性の
向上が不可欠である。
Furthermore, when considering a Zener type rectifying device as a rectifying device with a surge absorbing function, an important design issue is the load dump surge withstand capability, which destroys the device when a surge above the breakdown voltage of the device is applied. There is a case. It was found that further improvement of the heat dissipation characteristics of the element (smaller transient thermal characteristics) is effective for improving the breakdown resistance of the element. In particular, it is essential to improve the heat dissipation characteristics of a rectifying element having a surge absorbing function used in a vehicle AC generator.

ところが、従来品の素子構造では、ロードダンプサージ
の大きな発電機に対しては耐量が不足しており、耐量向
上のためにはシリコンチップの大型化や放熱板を厚くす
るなどが行われてきた。
However, the element structure of the conventional product lacks the withstand capability for a generator with a large load dump surge, and in order to improve the withstand capability, the silicon chip has been made larger and the heat sink has been made thicker. .

また、放熱のよい銅製放熱容器の線膨脹係数は、前記し
たように16.7×10-6/℃でシリコンの2.5×10-6/℃に比
して約6倍と大きいため、シリコンチップを放熱容器に
はんだ接合をするとき、大きな熱応力が働き破損の原因
となる。従ってシリコンに極力近い線膨脹係数をもち、
かつ銅に比べて極端に熱伝導性が劣らない材質を選ぶ必
要があるが、適切な材料は知られていなかった。
Also, the coefficient of linear expansion of a copper heat dissipation container with good heat dissipation is 16.7 × 10 -6 / ° C, which is about 6 times as large as that of silicon, 2.5 × 10 -6 / ° C. When soldering to a container, large thermal stress acts and causes damage. Therefore, it has a linear expansion coefficient as close as possible to silicon,
Moreover, it is necessary to select a material whose thermal conductivity is not extremely inferior to that of copper, but an appropriate material has not been known.

(発明が解決しようとする課題) 本発明の目的は、前記従来品よりも放熱特性と線膨脹係
数とがバランスした放熱容器を具備した整流素子を提供
することであり、またサージ吸収機能に必要なレベルの
優れた放熱特性をもつ整流素子の構造を提供することで
ある。
(Problems to be Solved by the Invention) An object of the present invention is to provide a rectifying device equipped with a heat dissipation container in which the heat dissipation characteristics and the linear expansion coefficient are more balanced than those of the conventional products, and also necessary for the surge absorbing function. Another object of the present invention is to provide a structure of a rectifying device having excellent heat dissipation characteristics at various levels.

[発明の構成] (課題を解決するための手段) 本発明請求項1にかかる半導体整流素子は、特にサージ
吸収機能を有するものに適し、銅とコバールと銅との3
層クラッド材からなる放熱容器の表層に、シリコンチッ
プの第一主面をはんだ接合し、さらにリード線とシリコ
ンチップの第二主面との間に、上記放熱容器におけると
同様の銅とコバールと銅との3層クラッド材からなる放
熱板を挾んではんだ接合した構造を有するとともに、該
3層クラッド材における全層厚に対するコバールの層厚
比率が10〜60%であることを特徴とする。請求項1にお
ける上記コバール層厚比率のクラッド材には、銅/コバ
ール/銅の厚さ構成として、3:1:3のものや1:2:1のもの
が含まれる。なお、本発明の参考例として、3層クラッ
ド材における全層厚に対するコバールの層厚比率が40〜
60%である放熱容器にシリコンチップの第一主面をはん
だ接合し、そしてシリコンチップの第二主面に直接リー
ド線をはんだ接合した構造の半導体整流素子を挙げる。
参考例における上記コバール層厚比率のクラッド材に
は、銅/コバール/銅の厚さ構成として1:2:1のものが
含まれる。
[Structure of the Invention] (Means for Solving the Problems) The semiconductor rectifying device according to claim 1 of the present invention is particularly suitable for a device having a surge absorbing function, and is composed of copper, kovar, and copper.
On the surface of the heat dissipation container made of a layer clad material, the first main surface of the silicon chip is solder-bonded, and between the lead wire and the second main surface of the silicon chip, the same copper and kovar as in the heat dissipation container are used. It is characterized in that it has a structure in which a heat dissipation plate made of a three-layer clad material with copper is sandwiched and soldered, and the layer thickness ratio of Kovar to the total layer thickness in the three-layer clad material is 10 to 60%. The clad material having the Kovar layer thickness ratio in claim 1 includes a copper / kovar / copper thickness composition of 3: 1: 3 or 1: 2: 1. As a reference example of the present invention, the layer thickness ratio of Kovar to the total layer thickness in the three-layer clad material is 40 to
A semiconductor rectifier having a structure in which a first main surface of a silicon chip is solder-bonded to a heat dissipation container of 60% and a lead wire is directly solder-bonded to the second main surface of the silicon chip is given.
The clad material having the above Kovar layer thickness ratio in the reference example includes a copper / kovar / copper thickness ratio of 1: 2: 1.

(作用) 第3図のグラフには、銅/コバール/銅の3層クラッド
材に関しコバールの層厚比率(横軸)に対するクラッド
材の線膨脹係数α(左縦軸)及び貫通方向の熱伝導率λ
(右縦軸)が示される。
(Operation) In the graph of FIG. 3, regarding the copper / kovar / copper three-layer clad material, the linear expansion coefficient α (left vertical axis) of the clad material with respect to the layer thickness ratio of the kovar (horizontal axis) and the heat conduction in the penetration direction. Rate λ
(Right vertical axis) is shown.

また第4図のグラフには、シリコンチップ片側をクラッ
ド材に接合した場合(実線)において、コバールの層厚
比率(横軸)に対するチップ中央に働く最大主応力の係
数P(縦軸)が示される。該係数Pは、次式によって求
めたものである。
The graph of FIG. 4 shows the coefficient P (vertical axis) of the maximum principal stress acting on the chip center with respect to the Kovar layer thickness ratio (horizontal axis) when one side of the silicon chip is bonded to the clad material (solid line). Be done. The coefficient P is obtained by the following equation.

P=E1t1b[mn/(mn+1)]×(α−α)T ただし、m=(クラッド材の厚さt2)/(シリコンチッ
プの厚さt1) n=(クラッド材の縦弾性係数E2)/(シリコンチップ
の縦弾性係数E1) α1:シリコンチップの線膨脹係数 α2:クラッド材の線膨脹係数 T:温度差 b:試片の幅 第3図及び第4図のグラフから、参考例のように、シリ
コンチップの片主面にクラッド材をはんだ接合する場
合、熱伝導率と熱応力の双方を満足する関係にあるコバ
ールの割合は40〜60%の範囲であって、銅/コバール/
銅の厚さ構成1:2:1を中心としたものであることがわか
る。
P = E 1 t 1 b [mn / (mn + 1)] × (α 1 −α 2 ) T where m = (thickness t 2 of clad material) / (thickness t 1 of silicon chip) n = (clad Longitudinal elastic modulus of material E 2 ) / (longitudinal elastic modulus of silicon chip E 1 ) α 1 : coefficient of linear expansion of silicon chip α 2 : coefficient of linear expansion of clad material T: temperature difference b: width of specimen Fig. 3 From the graph of FIG. 4 and FIG. 4, when the clad material is soldered to one main surface of the silicon chip as in the reference example, the ratio of kovar satisfying both thermal conductivity and thermal stress is 40 to 60. % Range, copper / kovar /
It can be seen that it is centered on the copper thickness composition of 1: 2: 1.

それとは別のコバールの割合が10〜25%の範囲、つまり
銅/コバール/銅の厚さ構成3:1:3を中心としたもの
は、熱伝導率は銅のそれに近く好ましいが、熱応力が大
きい難点がある。この場合、本発明請求項1におけるよ
うに、シリコンチップの両主面にクラッド材の放熱容器
及び放熱板をはんだ接合したものの熱応力(第4図破
線)は、片主面クラッド材接合におけるシリコンチップ
の熱応力(第4図実線)と同程度であるけれども、その
反りはなくすことができるから、実用における繰返し反
りによる破損をまぬかれ、従ってその高い放熱特性が利
用できる。シリコンチップの両主面にクラッド材をはん
だ接合して反りが生じないことは、銅/コバール/銅の
厚さ構成が上記の3:1:3のものばかりでなく、1:1:1のも
の及び1:2:1のものにおいても反りがなくなることは同
様であるから、本発明請求項1におけるコバールの割合
が10〜60%という範囲において採用できる。
A different Kovar ratio in the range of 10 to 25%, that is, the one centering on the copper / Kovar / copper thickness composition of 3: 1: 3, has a thermal conductivity close to that of copper, but thermal stress Has a big drawback. In this case, as in claim 1 of the present invention, the thermal stress (dashed line in FIG. 4) of the heat dissipating container and the heat dissipating plate of the clad material solder-bonded to both main surfaces of the silicon chip is the Although it is about the same as the thermal stress of the chip (solid line in FIG. 4), its warpage can be eliminated, so that damage due to repeated warpage in practical use is avoided, and therefore its high heat dissipation characteristics can be utilized. The fact that the warp does not occur when the cladding material is soldered to both main surfaces of the silicon chip is not only due to the copper / kovar / copper thickness composition of 3: 1: 3 above but also of 1: 1: 1. The same applies to the case of the thing and the case of 1: 2: 1, so that the ratio of Kovar in claim 1 of the present invention can be adopted within the range of 10 to 60%.

また、第5図は、コバール及びインバーについて、温度
(横軸)と常温からその温度までの全膨脹量(縦軸)を
示すグラフである。本発明の3層クラッド材においてコ
バールを採用した理由は、通常検討されている200℃ま
での線膨脹係数では、コバール(同図破線)がインバー
(同図一点鎖線)よりも劣っているが、200℃以上にお
ける曲線の傾斜ではコバールがインバーよりも優れてい
るからである。このコバールの利点から、はんだ接合や
厳しい熱衝撃試験において、コバールの3層クラッド材
が、銅に比べてばかりでなく、インバーの3層クラッド
材に比べてもはるかに有利に働くということが理解でき
よう。
FIG. 5 is a graph showing the temperature (horizontal axis) and the total expansion amount (vertical axis) from room temperature to that temperature for Kovar and Invar. The reason why Kovar is adopted in the three-layer clad material of the present invention is that Kovar (broken line in the same figure) is inferior to Invar (dashed line in the same figure) at a linear expansion coefficient up to 200 ° C. which is usually studied. This is because Kovar is superior to Invar in the slope of the curve above 200 ° C. From this advantage of Kovar, it is understood that Kovar's three-layer clad material is much more advantageous than copper's as well as Invar's three-layer clad material in solder joints and severe thermal shock tests. I can do it.

(実施例) 第1図は、本発明請求項1にかかる第一及び第二実施例
のサージ吸収機能をもった整流素子の構造を示す。
(Embodiment) FIG. 1 shows the structure of a rectifying element having a surge absorbing function according to the first and second embodiments of the present invention.

同図において、放熱容器6は銅6aとコバール6bと銅6cの
3層クラッド材からなり、ツェナーダイオードのシリコ
ンチップ1はその下面ではんだ層3aによって、放熱容器
6の凹底にマウントされ、またシリコンチップ1はその
上面で銅7aとコバール7bと銅7cの3層クラッド材の放熱
板7にはんだ層3bによって接合され、放熱板7の他面7c
ははんだ層3cによってリード線4に接続され電極導出が
行われている。そして、わん状の放熱容器6の凹部内に
はシリコーン樹脂の保護用エンキャップ材5が充填さ
れ、シリコンチップ1を被覆するとともに放熱容器6と
放熱板7とリード線4とを一体に封止する外囲器を構成
している。
In the figure, the heat dissipation container 6 is made of a three-layer clad material of copper 6a, kovar 6b, and copper 6c, and the silicon chip 1 of the Zener diode is mounted on the bottom surface of the heat dissipation container 6 by the solder layer 3a. The silicon chip 1 is bonded on the upper surface thereof to the heat dissipation plate 7 of a three-layer clad material of copper 7a, kovar 7b and copper 7c by the solder layer 3b, and the other surface 7c of the heat dissipation plate 7 is joined.
Is connected to the lead wire 4 by the solder layer 3c to lead the electrode. Then, a silicone resin protective encap material 5 is filled in the concave portion of the bowl-shaped heat dissipation container 6 to cover the silicon chip 1 and integrally seal the heat dissipation container 6, the heat dissipation plate 7, and the lead wire 4. It constitutes the envelope that does.

第一実施例のシリコンチップ1の両主面に接合する放熱
容器6と放熱板7に使用されたクラッド材には、銅/コ
バール/銅の厚さ構成が3:1:3(コバール層厚比率は14.
3%である)のもの6ロットが供試され、各ロットのコ
バール層厚比率実測価は、10.2%、14.3%、14.7%、1
4.7%、18.8%、24.5%であった。
The clad material used for the heat dissipation container 6 and the heat dissipation plate 7 bonded to both main surfaces of the silicon chip 1 of the first embodiment has a copper / kovar / copper thickness composition of 3: 1: 3 (kovar layer thickness). The ratio is 14.
6 lots (3%) were tested, and the actual value of Kovar layer thickness ratio of each lot was 10.2%, 14.3%, 14.7%, 1
It was 4.7%, 18.8%, and 24.5%.

また第二実施例の放熱容器6と放熱板7に使用されたク
ラッド材は、その厚さ構成が1:2:1(コバール層厚比率
は50%である)のもの6ロットが供試され、各ロットの
コバール層厚比率実測価は、40.6%、48.7%、50.8%、
51.0%、53.7%、59.8%であった。
The clad material used for the heat radiating container 6 and the heat radiating plate 7 of the second embodiment had a thickness composition of 1: 2: 1 (a Kovar layer thickness ratio of 50%), and 6 lots were tested. , The actual value of Kovar layer thickness ratio of each lot is 40.6%, 48.7%, 50.8%,
It was 51.0%, 53.7%, and 59.8%.

整流素子のサージ耐量試験は、第6図のテスト回路(C
=80000μF)によって破壊時のコンデンサピーク電圧
を測定した。その結果を第7図の棒グラフ(ロット毎)
に示したが、この場合の目標とする電圧レベルは図示し
たように90Vである。対照例としたものは、第7図に示
す銅の放熱容器のみを用いた従来品と、次に説明する厚
さ構成1:2:1クラッド材の放熱容器のみを用いた参考例
の素子である。
The surge tolerance test of the rectifying device is performed by the test circuit (C
= 80,000 μF), the capacitor peak voltage at the time of breakdown was measured. The results are shown in the bar graph in Figure 7 (for each lot).
, The target voltage level in this case is 90V as shown. The comparative examples are the conventional product using only the copper heat dissipation container shown in FIG. 7 and the element of the reference example using only the heat dissipation container of the thickness constitution 1: 2: 1 described below. is there.

第7図にみるように、整流素子においては、シリコンチ
ップの両主面にクラッド材を配置することによって従来
品(銅製)より放熱特性が高まり、特にサージ吸収機能
の優れた整流素子が得られることがわかる。
As shown in FIG. 7, in the rectifying element, by disposing the clad material on both main surfaces of the silicon chip, the heat dissipation characteristics are improved as compared with the conventional product (made of copper), and in particular, the rectifying element having an excellent surge absorbing function can be obtained. I understand.

また熱衝撃試験の結果、熱応力特性においても優れてい
ることが確認できた。熱衝撃試験は、−40℃の雰囲気に
30分間放置し、次に170℃の雰囲気に30分間放置すると
いうサイクルを繰り返して不良発生を調べるもので、10
0サイクルと200サイクルでその結果をみた。第8図に示
す銅の放熱容器のみを用いた従来品では、シリコンチッ
プが破損して素子が機能しなくなる割合は、100サイク
ルで2%程度あったが、第一実施例は各ロットとも100
サイクルで0%、200サイクルで0.1%以下であり、第二
実施例は各ロットとも100サイクル、200サイルとも0%
であった。上記実施例の結果は、シリコンチップの両主
面にクラッド材を配置することによってサイクル中にチ
ップの繰返し反りがなくなったことによるものである。
As a result of the thermal shock test, it was confirmed that the thermal stress characteristics were also excellent. The thermal shock test is performed in an atmosphere of -40 ° C.
It is a test that repeats the cycle of leaving it for 30 minutes and then leaving it in an atmosphere at 170 ° C for 30 minutes to check for defects.
The results were observed at 0 cycle and 200 cycles. In the conventional product using only the copper heat dissipation container shown in FIG. 8, the rate at which the silicon chip was damaged and the device failed was about 2% in 100 cycles.
It is 0% in cycles and 0.1% or less in 200 cycles, and the second embodiment has 100 cycles in each lot and 0% in 200 silles.
Met. The results of the above examples are due to the fact that the repeated warping of the chip disappeared during the cycle by disposing the cladding material on both main surfaces of the silicon chip.

第2図はシリコンチップの片側にクラッド材放熱容器を
配設した参考例の構造を示す。
FIG. 2 shows a structure of a reference example in which a clad material heat dissipation container is arranged on one side of a silicon chip.

同図において、放熱容器6は銅6aとコバール6bと銅6cの
3層クラッド材からなり、ダイオードのシリコンチップ
1はその下面ではんだ層3aによって、放熱容器6の凹底
にマウントされ、またシリコンチップ1はその上面では
んだ層3bによってリード線4に接続され電極導出が行わ
れている。そして、上記シリコンチップ1を保護するた
めに、わん状の放熱容器6の凹部内にはシリコーン樹脂
のエンキャップ材5が充填され、シリコンチップ1を被
覆するとともにこれと放熱容器6とリード線4とを一体
に封止する外囲器を構成している。
In the figure, the heat dissipation container 6 is made of a three-layer clad material of copper 6a, kovar 6b and copper 6c, and the silicon chip 1 of the diode is mounted on the bottom surface of the heat dissipation container 6 by the solder layer 3a. The chip 1 is connected to the lead wire 4 by the solder layer 3b on the upper surface thereof and the electrodes are led out. In order to protect the silicon chip 1, an encapsulation material 5 of silicone resin is filled in the recess of the bowl-shaped heat dissipation container 6 to cover the silicon chip 1 and the heat dissipation container 6 and the lead wire 4. And an envelope that integrally seals and.

そして、参考例の放熱容器6に使用されたクラッド材
は、その厚さ構成が1:2:1(コバール層厚比率は50%で
ある)のもの6ロットが供試され、各ロットのコバール
層厚比率実測価は、40.6%、48.7%、50.8%、51.0%、
53.7%、59.8%であった。
The clad material used in the heat dissipation container 6 of the reference example had 6 thicknesses of 1: 2: 1 (the Kovar layer thickness ratio is 50%), and 6 lots were tested. Layer thickness ratio actual value is 40.6%, 48.7%, 50.8%, 51.0%,
It was 53.7% and 59.8%.

この参考例は、第3図にみるように、放熱容器クラッド
材の貫通方向の熱伝導率はコバール100%のものと同程
度であるけれども拡がり方向の熱伝導率はそれよりはる
かに良い。また第4図にみるように、シリコンチップに
及ぼす熱応力については、コバール100%のものとほぼ
同じ値であるから、放熱特性と熱伝導率の特性はバラン
スしている。さらに、第5図の説明にあるとおり、はん
だ接合などにおける熱応力についても良い。そのため、
熱衝撃試験の結果は極めて優れている。すなわち、シリ
コンチップが破損して素子が機能しなくなる割合が、銅
製放熱容器を用いた第8図従来品は100サイクルで2%
程度あったが、参考例は各ロットとも100サイクルで0
%、200サイクルで0.1%以下であった。そして各ロット
の結果からコバール層厚比率が40〜60%の範囲において
それが確認された。
In this reference example, as shown in FIG. 3, the thermal conductivity in the penetrating direction of the heat dissipation container clad material is about the same as that of 100% Kovar, but the thermal conductivity in the spreading direction is far better than that. Further, as shown in FIG. 4, the thermal stress exerted on the silicon chip is almost the same as that of 100% Kovar, so that the heat dissipation characteristics and the thermal conductivity characteristics are well balanced. Furthermore, as described with reference to FIG. 5, thermal stress in soldering or the like may be good. for that reason,
The results of the thermal shock test are extremely excellent. In other words, the rate at which the silicon chip is damaged and the device does not function is 2% after 100 cycles in the conventional product shown in FIG.
There were some, but the reference example was 0 in 100 cycles for each lot.
%, Less than 0.1% after 200 cycles. From the results of each lot, it was confirmed that the Kovar layer thickness ratio was in the range of 40-60%.

[発明の効果] 本発明請求項1にかかる特定クラッド材を放熱容器と放
熱板に用いた整流素子によれば、サージ吸収機能のため
特に放熱特性が必要であるツェナータイプの整流素子に
好適であるなど、放熱特性に優れた整流素子が提供され
る。
[Advantage of the Invention] The rectifying element using the specific clad material according to claim 1 of the present invention for the heat radiating container and the heat radiating plate is suitable for a Zener type rectifying element which requires a heat radiation characteristic particularly for a surge absorbing function. Therefore, a rectifying element having excellent heat dissipation characteristics is provided.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明請求項1にかかる整流素子の断面図、第
2図は参考例にかかる整流素子の断面図、第3図ないし
第5図は本発明に使用するクラッド材の特性を説明する
グラフ、第6図はサージ耐量試験装置の回路図、第7図
は本発明実施例のサージ耐量試験結果を示す棒グラフ、
第8図は従来の整流素子の断面図である。 1……シリコンチップ、2,6……放熱容器、3a,3b,3c…
…はんだ層、4……リード線、5……エンキャップ材、
7……放熱板、6a,6c,7a,7c……クラッド材の銅層、6b,
7b……クラッド材のコバール層。
FIG. 1 is a sectional view of a rectifying element according to claim 1 of the present invention, FIG. 2 is a sectional view of a rectifying element according to a reference example, and FIGS. 3 to 5 explain characteristics of a clad material used in the present invention. FIG. 6 is a circuit diagram of the surge withstand test device, FIG. 7 is a bar graph showing the surge withstand test result of the embodiment of the present invention,
FIG. 8 is a sectional view of a conventional rectifying element. 1 ... Silicon chip, 2,6 ... Radiation container, 3a, 3b, 3c ...
... Solder layer, 4 ... Lead wire, 5 ... Encap material,
7 ... Heat sink, 6a, 6c, 7a, 7c ... Copper layer of clad material, 6b,
7b: Kovar layer of clad material.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−51873(JP,A) 特開 昭52−28275(JP,A) 特開 昭63−252457(JP,A) ─────────────────────────────────────────────────── --Continued from the front page (56) References JP-A-49-51873 (JP, A) JP-A-52-28275 (JP, A) JP-A-63-252457 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】わん状の金属製放熱容器の内底に、整流機
能を有する半導体チップを、チップ第一主面の電極では
んだ接合させ、一方リード線の一端に金属製の放熱板を
はんだ接合させるとともに該放熱板に該半導体チップを
チップ第二主面の電極ではんだ接合させ、該放熱容器内
を樹脂封止した半導体整流素子であって、該放熱容器及
び該放熱板が銅とコバールと銅の3層クラッド材から成
るとともに該3層クラッド材におけるコバールの層厚比
率が10〜60%であることを特徴とする半導体整流素子。
1. A semiconductor chip having a rectifying function is solder-bonded to an inner bottom of a bowl-shaped metal heat radiating container with an electrode on a first main surface of the chip, and a metal heat radiating plate is soldered to one end of a lead wire. A semiconductor rectifying device in which the semiconductor chip is soldered to the heat dissipation plate with an electrode on the second main surface of the chip and the inside of the heat dissipation container is resin-sealed, wherein the heat dissipation container and the heat dissipation plate are made of copper and kovar. A semiconductor rectifying device comprising a three-layer clad material of copper and copper and having a Kovar layer thickness ratio of 10 to 60% in the three-layer clad material.
JP63172235A 1988-07-11 1988-07-11 Semiconductor rectifier Expired - Lifetime JPH07120736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63172235A JPH07120736B2 (en) 1988-07-11 1988-07-11 Semiconductor rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63172235A JPH07120736B2 (en) 1988-07-11 1988-07-11 Semiconductor rectifier

Publications (2)

Publication Number Publication Date
JPH0222847A JPH0222847A (en) 1990-01-25
JPH07120736B2 true JPH07120736B2 (en) 1995-12-20

Family

ID=15938118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63172235A Expired - Lifetime JPH07120736B2 (en) 1988-07-11 1988-07-11 Semiconductor rectifier

Country Status (1)

Country Link
JP (1) JPH07120736B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4875902B2 (en) * 2006-02-08 2012-02-15 株式会社日立製作所 Semiconductor device
CN117476470A (en) * 2023-12-28 2024-01-30 广州美维电子有限公司 Gold-plating-selected high-power chip heat dissipation copper-based manufacturing process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4951873A (en) * 1972-09-20 1974-05-20
JPS5845825B2 (en) * 1975-08-28 1983-10-12 株式会社東芝 handmade seaweed
JPH0795575B2 (en) * 1987-04-09 1995-10-11 株式会社東芝 Semiconductor rectifier

Also Published As

Publication number Publication date
JPH0222847A (en) 1990-01-25

Similar Documents

Publication Publication Date Title
US4670771A (en) Rectifier module
US5644163A (en) Semiconductor device
US7948069B2 (en) Surface mountable hermetically sealed package
US5650662A (en) Direct bonded heat spreader
US7880283B2 (en) High reliability power module
EP0594395A2 (en) Semiconductor power module
US20020023341A1 (en) Method for producing a microelectronic component of sandwich construction
US6803667B2 (en) Semiconductor device having a protective film
KR102800218B1 (en) Inverter power module
JP3094768B2 (en) Semiconductor device
JP2000174180A (en) Semiconductor device
JP2904141B2 (en) Semiconductor device
US4057825A (en) Semiconductor device with composite metal heat-radiating plate onto which semiconductor element is soldered
KR102575288B1 (en) Semiconductor package and manufacturing method thereof
JPH07120736B2 (en) Semiconductor rectifier
JP7098045B2 (en) Semiconductor devices and diagnostic methods for semiconductor devices
JP2005285885A (en) Semiconductor device
US20060043550A1 (en) Hermetic semiconductor package
JPH0795575B2 (en) Semiconductor rectifier
JPS59175756A (en) Power semiconductor module
US11043465B2 (en) Semiconductor device
US3717797A (en) One piece aluminum electrical contact member for semiconductor devices
JPS6129162A (en) Semiconductor device
JP2868868B2 (en) Semiconductor device
JP2008172120A (en) Power module

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 13