Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07120753B2 - 半導体メモリ装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JPH07120753B2 - 半導体メモリ装置及びその製造方法 - Google Patents

半導体メモリ装置及びその製造方法

Info

Publication number
JPH07120753B2
JPH07120753B2 JP61218139A JP21813986A JPH07120753B2 JP H07120753 B2 JPH07120753 B2 JP H07120753B2 JP 61218139 A JP61218139 A JP 61218139A JP 21813986 A JP21813986 A JP 21813986A JP H07120753 B2 JPH07120753 B2 JP H07120753B2
Authority
JP
Japan
Prior art keywords
single crystal
insulating film
semiconductor
layer
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61218139A
Other languages
English (en)
Other versions
JPS6376364A (ja
Inventor
保 佐藤
隆夫 米原
佳夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61218139A priority Critical patent/JPH07120753B2/ja
Publication of JPS6376364A publication Critical patent/JPS6376364A/ja
Priority to US07/590,585 priority patent/US5070034A/en
Publication of JPH07120753B2 publication Critical patent/JPH07120753B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電荷を蓄積する容量部と該容量部の電荷の充放
電を行うためのトランジスタ部とからなるメモリセルを
有する半導体メモリ装置及びその製造方法に関する。
［従来技術］ 半導体メモリは大きく分けて、読み出し専用メモリ（RO
M）とランダムアクセスメモリ（RAM）とがある。以下、
半導体メモリの一例として、代表的なMOS型のダイナミ
ックメモリ（DRAM）の縦構造について説明する。
第10図はDRAMの縦断面図である。
同図において、シリコン基板（以下、Si基板と記す）１
には拡散層２が形成されビットライン（ドレイン）とな
る。第１のポリシリコン電極３によって蓄積キャパシタ
電極が形成され、Al電極６のワードラインと第２のポリ
シリコン電極４とがコンタクトされ、MOS型トランジス
タのゲート７に通じている。二つのポリシリコン電極は
酸化膜５によって絶縁されている。なお、ソース拡散層
はなく、二つのポリシリコン電極層下部の反転層をソー
ス領域と蓄積キャパシタの他方の電極としている。
第11図は上記DRAMの１ビットの回路図である。なお、第
10図と同一構成部については同一番号を付する。
第11図において、ビットライン２の寄生容量８の値をCD
とし、蓄積キャパシタ９の値をCSとし、この蓄積キャパ
シタ９に書き込まれた電圧をVSとすると、読み出し電圧
VDは、 VD＝VS×CS/（CS＋CD） となる。すなわち、読み出し電圧VDはメモリの大容量化
が図られると、ビットライン容量の増加によって減少す
る。センスアンプの性能の改善の余地及びフォトプロセ
スによる微細化の向上が飽和状態に近づいた時点におい
て、大容量化を図りながら同じ出力電圧を得るために
は、蓄積キャパシタ９の値を大きくするか、寄生容量８
の値を小さくする必要がある。
前者の方法としては、溝型キャパシタにより単位面積当
の容量の増大が図られている。
一方、後者の方法としては、SOS（Silicon-on-Sapphir
e）方式の採用により改善が図られている。
［発明が解決しようとする問題点］ しかしながら、溝型キャパシタを用いたメモリでは、溝
を形成する工程が必要となり、製造工程が複雑化すると
いう問題点を有していた。
また、SOS方式では、サファイヤ上のSi単結晶薄膜層に
両者の間の格子定数のずれによる結晶格子欠陥が発生
し、またサファイアの成分であるアルミニウムが薄膜層
へ拡散するために、メモリ素子のリーク電流に影響をあ
たえる等の問題点有していた。
本発明の目的は、簡単な構造で大容量化が可能であり、
且つ安定した特性を有する半導体メモリ装置及びその製
造方法を提供することにある。
［問題点を解決するための手段］ 本発明による半導体メモリ装置は、電荷を蓄積する為の
容量部と該容量部に対して電荷の充放電を行う為のトラ
ンジスタ部とが半導体基体の表面側に互いに隣接して配
置されたメモリセルを備えた半導体メモリ装置におい
て、 半導体基体上に第１の絶縁膜を介して設けられた単結晶
半導体層に、前記トランジスタ部のソース・ドレイン拡
散層が形成され、 該半導体基体上に設けられた該第１の絶縁膜よりも薄い
第２の絶縁膜を介して設けられた単結晶半導体領域と、
該第２の絶縁膜と、該半導体基体と、が前記容量部を構
成していることを特徴とする。
また、本発明による半導体メモリ装置の製造方法は、電
荷を蓄積する為の容量部と該容量部に対して電荷の充放
電を行う為のトランジスタ部とが半導体基体の表面側に
互いに隣接して配置されたメモリセルを備え、 半導体基体上に第１の絶縁膜を介して設けられた単結晶
半導体層に、前記トランジスタ部のソース・ドレイン拡
散層が形成され、 該半導体基体上に設けられた該第１の絶縁膜よりも薄い
第２の絶縁膜を介して設けられた単結晶半導体領域と、
該第２の絶縁膜と、該半導体基体と、が前記容量部を構
成している半導体メモリ装置の製造方法であって、 前記絶縁膜の上に、該絶縁膜の材料より核形成密度が大
きく且つ成長して単結晶となる核が唯一形成されるに十
分微細な異種材料を配置し、 該異種材料上に生じた該核を成長させて前記単結晶半導
体層及び前記単結晶半導体領域を形成し、 前記単結晶半導体層及び前記単結晶半導体領域を用いて
前記メモリセルを形成することを特徴とする。
［作用］ このように、半導体基体上に第１の絶縁膜を介して設け
られた単結晶半導体層にソース・ドレイン拡散層を形成
するとともに、該第１の絶縁膜よりも薄い第２の絶縁膜
を介して設けられた単結晶半導体領域と、該第２の絶縁
膜と、該半導体基体とで容量部を構成することによっ
て、寄生容量を小さくすることができ、大容量化が可能
となる。さらに、絶縁層上の微細な異種材料を中心とし
て単結晶半導体を成長させる方法を採用しているため
に、SOS方式のような結晶格子欠陥やアルミニウムの拡
散等がない。
また、絶縁層上に単結晶半導体を形成する工程は、後述
するように通常の半導体プロセスを用いるだけであり、
何ら特別な工程を必要としない。
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。
第１図（Ａ）〜（Ｌ）は本発明の半導体メモリ装置の製
造工程を示す縦断面図である。
まず、第１図（Ａ）に示すように、基本たるｎ型のSi基
板１上に熱酸化により酸化膜５を形成する。
次に、第１図（Ｂ）に示すように、アクティブ領域すな
わちトランジスタ部およびコンデンサ部となる部分をエ
ッチングし再び熱酸化を行う。
次に、第１図（Ｃ）に示すように、コンデンサ部となる
部分をエッチングし薄い熱酸化膜150〜500Åを形成す
る。
次に、第１図（Ｄ）に示すように、Si3N4を堆積した
後、パターンニングを行ってSi3N4の微細な異種材料13
を形成する。単一の核のみが形成されるためにはSi3N4
膜の大きさは数ミクロン以下とする。続いてHClとH2とS
iH2Cl2,SiCl4,SiHCl3,若しくはSiH4との混合ガスを用い
て、上記酸化膜５上にSiを選択的に成長させる。その際
の基板温度は700〜1100℃、圧力は約100Torrである。第
１図（Ｅ）に示すように、数十分程度の時間でSiO2上の
Si3N4の微細な異種材料13を中心として、単結晶のSiの
粒14を成長させることができ、最適の成長条件とするこ
とで、その大きさは数十μｍ以上に成長させることがで
きる。
次に、第１図（Ｆ）に示すように、SiとSiO2との間にエ
ッチング速度差がある反応性イオンエッチング（RIE）
によって、Siのみをエッチして平坦化して単結晶シリコ
ンの薄膜層（以下、単結晶層と記す）15を形成する。な
お、単結晶層15の表面の凹凸が大きい場合は、機械的研
磨を行った後にエッチングを行う。次に、第１図（Ｇ）
に示すように、単結晶層15上にSiO2層,Si3N4層を形成
後、Si3N4層をパターニングしてSi3N4層16を形成する。
フォトレジストでイオン打ち込み領域以外の部分を覆
い、ＰまたはAsのイオンインプランテーションを行った
後、フォトレジストを除去する。
次に、第１図（Ｈ）に示すように、LOCOS酸化膜17を形
成した後に、Si3N4層16を除去する。
次に、第１図（Ｉ）に示すように、ワードラインのポリ
シリコン電極18をパターンニングし形成した後に、第１
図（Ｊ）に示すように、ソース・ドレイン拡散層19を形
成する。
次に、第１図（Ｋ）に示すように、CVDSiO2の層間絶縁
膜20を堆積した後、コンタクトホール21の穴開けを行
う。
最後に、第１図（Ｌ）に示すように、Al配線のビットラ
イン22を形成し、パッシベーション膜を堆積する。
第２図に本発明の半導体メモリ装置の概略的平面図であ
る。なお、第１図（Ｋ）に示した構成部材と同一部材に
ついては同一番号を付する。
第２図に示すように、蓄積キャパシタ９は単結晶層15と
Si基板１との間に形成され、単位容量値を増すため酸化
膜５の薄膜部を利用している。一方ビットラインの拡散
層は容量を発生させないように2000〜7000Åの酸化膜の
ステップの上に形成する。
本実施例においては、堆積面材料が絶縁材料たるSiO2で
形成され、その上にトランジスタ，配線等が形成するこ
とができ、不要な寄生容量を減少させることができる。
次に、単結晶層15の形成方法について詳細に説明する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギー、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
第３図（Ａ）及び（Ｂ）は選択堆積法の説明図である。
まず、第３図（Ａ）に示すように、基板101上に、基板1
01と上記因子の異なる材料から成る薄膜102を所望部分
に形成する。そして、適当な堆積条件によって適当な材
料から成る薄膜の堆積を行うと、薄膜103は薄膜102上に
のみ成長し、基板101上には成長しないという現象を生
じさせることができる。この現象を利用することで、自
己整合的に成形された薄膜103を成長させることがで
き、従来のようなレジストを用いたリソグラフィ工程の
省略が可能となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板101としてSiO2、薄膜102とし
てSi、GaAs、Si3N4、そして堆積させる薄膜103としてS
i、Ｗ、GaAs、InP等がある。
第４図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなくSiO2上
での核形成密度は103cm-2以下で飽和し、20分後でもそ
の値はほとんど変化しない。
それに対して窒化シリコン（Si3N4）上では、〜４×105
cm-2で一旦飽和し、それから10分ほど変化しないが、そ
れ以降は急激に増大する。なお、この測定例では、SiCl
4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の条
件下でCVD法により堆積した場合を示している。他にSiH
4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用いて、
圧力、温度等を調整することで同様の作用を得ることが
できる。また、真空蒸着でも可能である。
この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。
このような現象は、SiO2および窒化シリコンの材料表面
のSiに対する吸着係数、脱離係数、表面拡散係数等の差
によるところが大きいが、Si原子自身によってSiO2が反
応し、蒸気圧が高い一酸化シリコンが生成されることで
SiO2自身がエッチングされ、窒化シリコン上ではこのよ
うなエッチング現象は生じないということも選択堆積を
生じさせる原因となっていると考えられる（T.Yonehar
a,S.Yoshioka,S.Miyazawa Journal of Applied Physics
53,6839,1982）。
このように堆積面の材料としてSiO2および窒化シリコン
を選択し、堆積材料としてシリコンを選択すれば、同グ
ラフに示すように十分に大きな核形成密度差を得ること
ができる。なお、ここでは堆積面の材料としてSiO2が望
ましいが、これに限らずSiOxであっても核形成密度差を
得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で103倍以上
であれば十分であり、後に例示するような材料によって
も堆積膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、SiO2上に局
所的にSiやＮ等をイオン注入して過剰にSiやＮ等を有す
る領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶を選択的に成長させ
ることができる。
なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料（たとえばSiO2）はバルク材
料である必要はなく、任意の材料や基板等の表面のみに
形成されて上記堆積面を成していればよい。
第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示す
形成工程図であり、第６図（Ａ）および（Ｂ）は、第５
図（Ａ）および（Ｄ）における基板の斜視図である。
まず、第５図（Ａ）および第６図（Ａ）に示すように、
基板104上に、選択堆積を可能にする核形成密度の小さ
い薄膜105を形成し、その上に核形成密度の大きい異種
材料を薄く堆積させ、リソグラフィ等によってパターニ
ングすることで異種材料106を十分微細に形成する。た
だし、基板104の大きさ、結晶構造および組成は任意の
ものでよく、機能素子が形成された基板であってもよ
い。また、異種材料106とは、上述したように、SiやＮ
等を薄膜105にイオン注入して形成される過剰にSiやＮ
等を有する変質領域も含めるものとする。
次に、適当な堆積条件によって異種材料106だけに薄膜
材料の単一の核が形成される。すなわち、異種材料106
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料106の大きさは、材料の種類に
よって異なるが、数ミクロン以下であればよい。更に、
核は単結晶構造を保ちながら成長し、第５図（Ｂ）に示
すように島状の単結晶粒107となる。島状の単結晶粒107
が形成されるためには、すでに述べたように、薄膜105
上で全く核形成が起こらないように条件を決めることが
必要である。
島状の単結晶粒107は単結晶構造を保ちながら異種材料1
06を中心して更に成長し、同図（Ｃ）に示すように薄膜
105全体を覆う。
続いて、エッチング又は研磨によって単結晶粒107を平
坦化し、第５図（Ｄ）および第６図（Ｂ）に示すよう
に、所望の素子を形成することができる単結晶層108が
薄膜105上に形成される。
このように堆積面の材料である薄膜105が基板104上に形
成されているために、支持体となる基板104は任意の材
料を使用することができ、更に基板104に機能素子等が
形成されたものであっても、その上に容易に単結晶層を
形成することができる。
なお、上記実施例では、堆積面の材料を薄膜105で形成
したが、選択堆積を可能にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶層を同様に形成
してもよい。
（具体例） 次に、上記例における単結晶層の具体的形成方法を説明
する。
SiO2を薄膜105の堆積面材料とする。勿論、石英基板を
用いてもよいし、金属、半導体、磁性体、圧電体、絶縁
体等の任意の基板上に、スパッタ法、CVD法、真空蒸着
法等を用いて基板表面にSiO2層を形成してもよい。ま
た、堆積面材料としてはSiO2が望ましいが、SiOxとして
ｘの値を変化させたものでもよい。
こうして形成されたSiO2層105上に減圧気相成長法によ
って窒化シリコン層（ここではSi3N4層）又は多結晶シ
リコン層を異種材料として堆積させ、通常のリソグラフ
ィ技術又はＸ線、電子線若しくはイオン線を用いたリソ
グラフィ技術で窒化シリコン層又は多結晶シリコン層を
パターニングし、数ミクロン以下、望ましくは〜１μｍ
以下の微小な異種材料106を形成する。
続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4若
しくはSiH4との混合ガスを用いて上記基板11上にSiを選
択的に成長させる。その際の基板温度は700〜1100℃、
圧力は約100Torrである。
数十分程度の時間で、SiO2上の窒化シリコン又は多結晶
シリコンの微細な異種材料106を中心として、単結晶のS
iの粒107が成長し、最適の成長条件とすることで、その
大きさは数十μｍ以上に成長する。
続いて、SiとSiO2との間にエッチング速度差がある反応
性イオンエッチング（RIE）によって、Siのみをエッチ
ングして平坦化することで、粒径制御された多結晶シリ
コン層が形成され、更に粒界部分を除去して島状の単結
晶シリコン層108が形成される。なお、単結晶粒107の表
面の凹凸が大きい場合は、機械的研磨を行った後にエッ
チングを行う。
このようにして形成された大きさ数十μｍ以上で粒界を
含まない単結晶シリコン層108に、電解効果トランジス
タを形成すると、単結晶シリコンウエハに形成したもの
に劣らない特性を示した。
また、隣接する単結晶シリコン層108とはSiO2によって
電気的に分離されているために、相補型電界効果トラン
ジスタ（C-MOS）を構成しても、相互の干渉がない。ま
た、素子の活性層の厚さが、Siウエハを用いた場合より
薄いために、放射線を照射された時に発生するウエハ内
の電荷による誤動作がなくなる。更に、寄生容量が低下
するために、素子の高速化が図れる。また、任意の基板
が使用できるために、Siウエハを用いるよりも、大面積
基板上に単結晶層を低コストで形成することができる。
更に、他の半導体、圧電体、誘電体等の基板上にも単結
晶層を形成できるために、多機能の三次元集積回路を実
現することができる。
（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、Si3N4に限定されるもの
ではなく、窒化シリコンの組成を変化させたものでもよ
い。
RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低温
で窒化シリコン膜を形成するプラズマCVD法では、SiH4
ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとＮの組成比を大幅に変化させる
ことができる。
第７図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびＮの組成比との関係を示したグラフで
ある。
この時の堆積条件は、RF出力175W、基板温度380℃であ
り、SiH4ガス流量を300cc/minに固定し、NH3ガスの流量
を変化させた。同グラフに示すようにNH3/SiH4のガス流
量比を４〜10へ変化させると、窒化シリコン膜中のSi/N
比は1.1〜0.58に変化することがオージェ電子分光法に
よって明らかとなった。
また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入し、
0.3Torrの減圧下、温度約800℃の条件で形成した窒化シ
リコン膜の組成は、ほぼ化学量論比であるSi3N4（Si/N
＝0.75）に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃で熱処理
すること（熱窒化法）で形成される窒化シリコン膜は、
その形成方法が熱平衡下で行われるために、更に化学量
論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをSiの核
形成密度がSiO2より高い堆積面材料として用いて上記Si
の核を成長させると、その組成比により核形成密度に差
が生じる。
第８図は、Si/N組成比と核形成密度との関係を示すグラ
フである。同グラフに示すように、窒化シリコン膜の組
成を変化させることで、その上に成長するSiの核形成密
度は大幅に変化する。この時の核形成条件は、SiCl4ガ
スを175Torrに減圧し、1000℃でH2と反応させてSiを生
成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm-2の核形成密度を得る堆積条件では、窒化
シリコンの大きさは約４μｍ以下であれば単一の核を選
択できる。
（イオン注入による異種材料の形成） Siに対して核形成密度差を実現する方法として、核形成
密度の低い堆積面材料であるSiO2の表面に局所的にSi,
N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2の堆
積面に変質領域を形成し、この変質領域を核形成密度の
高い堆積面材料としても良い。
例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。
続いて、SiF4ガスをソースガスとして用い、Siイオンを
10keVで１×1016〜１×1018cm-2の密度でSiO2表面に打
込む。これによる投影飛程は114Åであり、SiO2表面で
はSi濃度が〜1022cm-3に達する。SiO2はもともと非晶質
であるために、Siイオンを注入した領域も非晶質であ
る。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたSi
イオンをSiO2表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、SiO2面にSiが過剰な変質領域が形成される。この
ような変質領域が形成されたSiO2堆積面にSiを気相成長
させる。
第９図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。
同グラフに示すように、Si+注入量が多い程、核形成密
度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてSiの単一の核を成長させる
ことができ、上述したように単結晶を成長させることが
できる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成され
る。
（CVD以外のSi堆積方法） Siの選択核形成によって単結晶を成長させるには、CVD
法だけではなく、Siを真空中（＜10-6Torr）で電子銃に
より蒸発させ、加熱した基板に堆積させる方法も用いら
れる。特に、超高真空中（＜10-9Torr）で蒸着を行うMB
E（Molecular Beam Epitaxy）法では、基板温度900℃以
上でSiビームとSiO2が反応を始め、SiO2上でのSiの核形
成は皆無になることが知られている（T.Yonehara,S,Yos
hioka and S.Miyazawa Journal of Applied Physics 5
3,10,p6839,1983）。
この現象を利用してSiO2上に点在させた微小な窒化シリ
コンに完全な選択性をもってSiの単一の核を形成し、そ
こに単結晶Siを成長させることができた。この時の堆積
条件は、真空度10-8Torr以下、Siビーム強度9.7×1014a
toms/cm2・sec、基板温度900℃〜1000℃であった。
この場合、SiO2＋Si→2SiO↑という反応により、SiOと
いう蒸気圧の著しく高い反応生成物が形成され、この蒸
発によるSiO2自身のSiによるエッチングが生起してい
る。
これに対して、窒化シリコン上では上記エッチング現象
は起こらず、核形成、そして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物（Ta2O5）、窒化シ
リコン酸化物（SiON）等を使用しても同様の効果を得る
ことができる。すなわち、これらの材料を微小形成して
上記異種材料とすることで、同様に単結晶を成長させる
ことができる。
以上詳細に説明した単結晶成長法によって、上記単結晶
層15が酸化膜５上に形成される。
［発明の効果］ 以上詳細に説明したように、本発明の半導体メモリ装置
及びその製造方法によれば、半導体基体上に第１の絶縁
膜を介して設けられた単結晶半導体層にソース・ドレイ
ン拡散層を形成するとともに、該第１の絶縁膜よりも薄
い第２の絶縁膜を介して設けられた単結晶半導体領域
と、該第２の絶縁膜と、該半導体基体とで、容量部を構
成することによって、寄生容量を小さくすることがで
き、大容量化が可能となる。さらに、絶縁層上の微細な
異種材料を中心として単結晶半導体を成長させる方法を
採用しているために、SOS方式のような結晶格子欠陥や
アルミニウムの拡散等がなく、リーク電流の少ない安定
したメモリ特性を得ることができる。
また、単結晶半導体層にトランジスタ部が形成されてい
るために、単結晶ウエハーに形成したものに劣らない優
れたチャネル移動度を得ることができ、高速アクセスが
可能となる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｌ）は本発明の半導体メモリ装置の製
造工程を示す縦断面図である。 第２図は本発明の半導体メモリ装置の概略的平面図であ
る。 第３図（Ａ）及び（Ｂ）は選択堆積法の説明図である。 第４図はSiO2の堆積面と窒化シリコンの堆積面との核形
成密度の経時変化を示すグラフである。 第５図（Ａ）〜（Ｄ）は、単結晶形成方法の一例を示す
形成工程図である。 第６図（Ａ）〜（Ｂ）は、第５図（Ａ）及び（Ｄ）にお
ける基板の斜視図である。 第７図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSi及びＮの組成比との関係を示したグラフであ
る。 第８図は、Si/N組成比と核形成密度との関係を示すグラ
フである。 第９図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。 第10図はDRAMの縦断面図である。 第11図は上記DRAMの１ビットの回路図である。 １……Si基板 ５……酸化膜 13……異種材料 14……単結晶粒 15……単結晶層 16……Si3N4層 17……LOCOS酸化膜 18……ポリシリコン電極 19……ソース・ドレイン拡散層 20……層間絶縁膜 21……コンタクトホール 22……ビットライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−181661（ＪＰ，Ａ) 特開 昭60−74564（ＪＰ，Ａ) 特開 昭62−193273（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】電荷を蓄積する為の容量部と該容量部に対
    して電荷の充放電を行う為のトランジスタ部とが半導体
    基体の表面側に互いに隣接して配置されたメモリセルを
    備えた半導体メモリ装置において、 半導体基体上に第１の絶縁膜を介して設けられた単結晶
    半導体層に、前記トランジスタ部のソース・ドレイン拡
    散層が形成され、 該半導体基体上に設けられた該第１の絶縁膜よりも薄い
    第２の絶縁膜を介して設けられた単結晶半導体領域と、
    該第２の絶縁膜と、該半導体基体と、が前記容量部を構
    成していることを特徴とする半導体メモリ装置。
  2. 【請求項２】電荷を蓄積する為の容量部と該容量部に対
    して電荷の充放電を行う為のトランジスタ部とが半導体
    基体の表面側に互いに隣接して配置されたメモリセルを
    備え、 半導体基体上に第１の絶縁膜を介して設けられた単結晶
    半導体層に、前記トランジスタ部のソース・ドレイン拡
    散層が形成され、 該半導体基体上に設けられた該第１の絶縁膜よりも薄い
    第２の絶縁膜を介して設けられた単結晶半導体領域と、
    該第２の絶縁膜と、該半導体基体と、が前記容量部を構
    成している半導体メモリ装置の製造方法であって、 前記絶縁膜の上に、該絶縁膜の材料より核形成密度が大
    きく且つ成長して単結晶となる核が唯一形成されるのに
    十分微細な異種材料を配置し、 該異種材料上に生じた該核を成長させて前記単結晶半導
    体層及び前記単結晶半導体領域を形成し、 前記単結晶半導体層及び前記単結晶半導体領域を用いて
    前記メモリセルを形成することを特徴とする半導体メモ
    リ装置の製造方法。
JP61218139A 1986-09-18 1986-09-18 半導体メモリ装置及びその製造方法 Expired - Fee Related JPH07120753B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61218139A JPH07120753B2 (ja) 1986-09-18 1986-09-18 半導体メモリ装置及びその製造方法
US07/590,585 US5070034A (en) 1986-09-18 1990-09-28 Process for producing a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61218139A JPH07120753B2 (ja) 1986-09-18 1986-09-18 半導体メモリ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS6376364A JPS6376364A (ja) 1988-04-06
JPH07120753B2 true JPH07120753B2 (ja) 1995-12-20

Family

ID=16715249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61218139A Expired - Fee Related JPH07120753B2 (ja) 1986-09-18 1986-09-18 半導体メモリ装置及びその製造方法

Country Status (2)

Country Link
US (1) US5070034A (ja)
JP (1) JPH07120753B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155058A (en) * 1986-11-07 1992-10-13 Canon Kabushiki Kaisha Method of making semiconductor memory device
SG93197A1 (en) * 1991-02-15 2002-12-17 Canon Kk Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US6171512B1 (en) 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US6825081B2 (en) * 2001-07-24 2004-11-30 Micron Technology, Inc. Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
US7611928B2 (en) * 2002-04-16 2009-11-03 Infineon Technologies Ag Method for producing a substrate
DE50312772D1 (de) * 2002-04-16 2010-07-15 Infineon Technologies Ag Substrat und verfahren zum herstellen eines substrats
US8753953B1 (en) 2013-03-15 2014-06-17 International Business Machines Corporation Self aligned capacitor fabrication

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
US4131496A (en) * 1977-12-15 1978-12-26 Rca Corp. Method of making silicon on sapphire field effect transistors with specifically aligned gates
US4174422A (en) * 1977-12-30 1979-11-13 International Business Machines Corporation Growing epitaxial films when the misfit between film and substrate is large
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
US4727047A (en) * 1980-04-10 1988-02-23 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
JPS5928327A (ja) * 1982-08-09 1984-02-15 Nippon Telegr & Teleph Corp <Ntt> 単結晶半導体膜形成法
US4479847A (en) * 1981-12-30 1984-10-30 California Institute Of Technology Equilibrium crystal growth from substrate confined liquid
US4549926A (en) * 1982-01-12 1985-10-29 Rca Corporation Method for growing monocrystalline silicon on a mask layer
US4670088A (en) * 1982-03-18 1987-06-02 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
JPH0612805B2 (ja) * 1983-03-31 1994-02-16 富士通株式会社 半導体記憶装置の製造方法
JPS59184518A (ja) * 1983-04-04 1984-10-19 Hitachi Ltd 絶縁基板上への半導体薄膜形成方法
EP0207676B1 (en) * 1985-06-22 1994-06-01 M L Laboratories Plc Polymers for use in continuous peritoneal dialysis
JP2671899B2 (ja) * 1986-02-20 1997-11-05 株式会社東芝 半導体記憶装置
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JPS63239928A (ja) * 1987-03-27 1988-10-05 Canon Inc 集積回路
JPS63239929A (ja) * 1987-03-27 1988-10-05 Canon Inc 電子素子用基板
JPS63239932A (ja) * 1987-03-27 1988-10-05 Canon Inc 結晶の形成方法

Also Published As

Publication number Publication date
JPS6376364A (ja) 1988-04-06
US5070034A (en) 1991-12-03

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
US4800527A (en) Semiconductor memory device
US6717202B2 (en) HSG semiconductor capacitor with migration inhibition layer
US5422302A (en) Method for producing a three-dimensional semiconductor device
US20020045322A1 (en) Method of depositing tungsten nitride using a source gas comprising silicon
JPH0812906B2 (ja) 光電変換装置の製造方法
US5670431A (en) Method of forming an ultra thin dielectric film for a capacitor
JPH0812905B2 (ja) 光電変換装置及びその製造方法
US6511896B2 (en) Method of etching a substantially amorphous TA2O5 comprising layer
JPS63119218A (ja) 半導体基材とその製造方法
JP2817645B2 (ja) 半導体装置の製造方法
US5292679A (en) Process for producing a semiconductor memory device having memory cells including transistors and capacitors
JP3240719B2 (ja) 半導体薄膜結晶の成長方法
US5155058A (en) Method of making semiconductor memory device
US5661340A (en) Dynamic random access memory having a stacked fin capacitor with reduced fin thickness
JPH07120753B2 (ja) 半導体メモリ装置及びその製造方法
JP2695413B2 (ja) 結晶基材の製造方法
JP2900588B2 (ja) 結晶物品の形成方法
JP2651144B2 (ja) 結晶基材の製造方法
JPH0738062A (ja) 半導体装置の製造方法
US6040230A (en) Method of forming a nano-rugged silicon-containing layer
JPH0799762B2 (ja) 半導体メモリ装置
JP3395572B2 (ja) 半導体メモリー、及びその製造方法
JP2651145B2 (ja) 半導体基材の製造方法
JP2515301B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees