JPH0713962B2 - 多層配線構造を有する半導体装置 - Google Patents
多層配線構造を有する半導体装置Info
- Publication number
- JPH0713962B2 JPH0713962B2 JP26578987A JP26578987A JPH0713962B2 JP H0713962 B2 JPH0713962 B2 JP H0713962B2 JP 26578987 A JP26578987 A JP 26578987A JP 26578987 A JP26578987 A JP 26578987A JP H0713962 B2 JPH0713962 B2 JP H0713962B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- group
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は層間絶縁膜に塗布膜を使用した多層配線構造を
有する半導体装置に関する。
有する半導体装置に関する。
[従来の技術] 近時、配線の微細化及び多層化の要求により、層間絶縁
膜を平坦化することが必要となり、このため、層間絶縁
膜としてポリイミド等の塗布膜が使用されている。
膜を平坦化することが必要となり、このため、層間絶縁
膜としてポリイミド等の塗布膜が使用されている。
つまり、第3図に示すように、半導体基板21上に絶縁膜
22が形成されており、絶縁膜22上に第1群のアルミニウ
ム(Al)配線層23がパターン形成されている。そして、
この第1Al配線層23及び絶縁膜22上に第1層間絶縁膜24
が形成されており、この第1層間絶縁膜24上に第2群の
Al配線層25,25aがパターン形成されている。なお、第2A
l配線層25aの直下には第1Al配線層23が存在しない。そ
して、この第2Al配線層25,25a及び第1層間絶縁膜24上
に、ポリイミドからなる第2層間絶縁膜26が塗布されて
いる。この第2層間絶縁膜26上に第3群のAl配線層(図
示せず)が形成される。
22が形成されており、絶縁膜22上に第1群のアルミニウ
ム(Al)配線層23がパターン形成されている。そして、
この第1Al配線層23及び絶縁膜22上に第1層間絶縁膜24
が形成されており、この第1層間絶縁膜24上に第2群の
Al配線層25,25aがパターン形成されている。なお、第2A
l配線層25aの直下には第1Al配線層23が存在しない。そ
して、この第2Al配線層25,25a及び第1層間絶縁膜24上
に、ポリイミドからなる第2層間絶縁膜26が塗布されて
いる。この第2層間絶縁膜26上に第3群のAl配線層(図
示せず)が形成される。
[発明が解決しようとする問題点] しかしながら、このポリイミド塗布膜を層間絶縁膜26と
して使用した場合においては、第3図に示すように、こ
の塗布膜(層間絶縁膜26)の厚さが、配線層25上の位置
Xと、配線層25a上の位置Yとで異なる場合がある。こ
のため、層間絶縁膜26にスルーホールを開孔する場合
に、第4図に示すように、Xの位置に合わせてエッチン
グしてスルーホール27Xを設けると、Yの位置にて開孔
されずにオープン不良が発生する。
して使用した場合においては、第3図に示すように、こ
の塗布膜(層間絶縁膜26)の厚さが、配線層25上の位置
Xと、配線層25a上の位置Yとで異なる場合がある。こ
のため、層間絶縁膜26にスルーホールを開孔する場合
に、第4図に示すように、Xの位置に合わせてエッチン
グしてスルーホール27Xを設けると、Yの位置にて開孔
されずにオープン不良が発生する。
一方、第5図に示すように、Yの位置に合わせてエッチ
ングしてスルーホール27Yを形成すると、Xの位置に開
孔したスルーホールはオーバーエッチングとなり、ポリ
イミド第2層間絶縁膜26上に形成される第3群のAl配線
層28に所謂段切れ29が発生する。これにより、上層配線
層28の断線が発生したり、エッチングガスにO2が含まれ
ている場合には下層配線層25の表面が酸化して酸化膜30
が形成され、スルーホール抵抗が増大したり、オープン
不良が発生したりする。
ングしてスルーホール27Yを形成すると、Xの位置に開
孔したスルーホールはオーバーエッチングとなり、ポリ
イミド第2層間絶縁膜26上に形成される第3群のAl配線
層28に所謂段切れ29が発生する。これにより、上層配線
層28の断線が発生したり、エッチングガスにO2が含まれ
ている場合には下層配線層25の表面が酸化して酸化膜30
が形成され、スルーホール抵抗が増大したり、オープン
不良が発生したりする。
また、第6図に示すように、第2層間絶縁膜26として、
無機絶縁膜31、有機シロキサンポリマ膜32及び無機絶縁
膜33の積層体を使用した場合は、無機膜と組合わせて層
間膜としているので、この層間絶縁膜26上に第3Al配線
層28を形成すべくアルミニウムをスパッタリング蒸着す
る際に、層間絶縁膜26からのアウトガスが開孔部34に集
中するため、アルミニウムの付着不良が発生する。この
付着不良は開孔部34の側面に露出する塗布膜(層間絶縁
膜26)の面積が大きい程、発生しやすい。このため、X
の位置で不良が発生しないように処理条件を設定して
も、Yの位置で不良が発生してしまう。
無機絶縁膜31、有機シロキサンポリマ膜32及び無機絶縁
膜33の積層体を使用した場合は、無機膜と組合わせて層
間膜としているので、この層間絶縁膜26上に第3Al配線
層28を形成すべくアルミニウムをスパッタリング蒸着す
る際に、層間絶縁膜26からのアウトガスが開孔部34に集
中するため、アルミニウムの付着不良が発生する。この
付着不良は開孔部34の側面に露出する塗布膜(層間絶縁
膜26)の面積が大きい程、発生しやすい。このため、X
の位置で不良が発生しないように処理条件を設定して
も、Yの位置で不良が発生してしまう。
本発明はかかる問題点に鑑みてなされたものであって、
層間絶縁膜が平坦であり、その膜厚が均一であって、上
下の配線層を接続するためのコンタクトにおける不良の
発生を防止することができる多層配線構造を有する半導
体装置を提供することを目的とする。
層間絶縁膜が平坦であり、その膜厚が均一であって、上
下の配線層を接続するためのコンタクトにおける不良の
発生を防止することができる多層配線構造を有する半導
体装置を提供することを目的とする。
[問題点を解決するための手段] 本発明に係る多層配線構造を有する半導体装置は、複数
の配線層からなる複数の配線パターン群がその相互間に
層間絶縁膜を配置して積層された多層配線構造を有する
半導体装置において、第n群の配線パターン群に属する
特定の配線層と、その上層の第n+1群の配線パターン
群に属する特定の配線層とを接続するコンタクトの直下
域に、第n群及び第n+1群の配線パターン群間の層間
絶縁膜の膜厚を均一にするダミーのパターンが設けられ
ていることを特徴とする。
の配線層からなる複数の配線パターン群がその相互間に
層間絶縁膜を配置して積層された多層配線構造を有する
半導体装置において、第n群の配線パターン群に属する
特定の配線層と、その上層の第n+1群の配線パターン
群に属する特定の配線層とを接続するコンタクトの直下
域に、第n群及び第n+1群の配線パターン群間の層間
絶縁膜の膜厚を均一にするダミーのパターンが設けられ
ていることを特徴とする。
[作用] 本発明においては、第n群の配線パターン群に属する特
定の配線層と、その上層の第n+1群の配線パターン群
に属する特定の配線層とを接続するコンタクトを層間絶
縁膜に設けているが、このコンタクトの直下域におい
て、第m群(m<n)の配線パターン群の配線層が欠除
している場合等であって、前記第n群の配線パターン群
と前記第n+1群の配線パターン群との間の層間絶縁膜
の膜厚が局所的に厚くなりそうなときに、この欠除位置
にダミーのパターンを設けて、前記配線パターン群間の
層間絶縁膜の膜厚を均一にする。つまり、従来、下層の
配線層が欠除している場合は、層間絶縁膜が平坦ではな
く膜厚が欠除位置にて厚くなる。従って、従来は膜厚に
不均一が生じていたのに対し、本発明においては配線パ
ターン群間における層間絶縁膜の膜厚、即ちコンタクト
形成部における層間絶縁膜の膜厚は均一であり、コンタ
クト不良等が防止される。なお、ダミーのパターンは第
n群よりも下方に形成されていればよく、例えば、第l
群(l<n,l≠m)の配線パターン群において配線層が
欠除している場合に、第l群にダミーパターンを設ける
替りに、第m群にダミーパターンを設けることとしても
よい。
定の配線層と、その上層の第n+1群の配線パターン群
に属する特定の配線層とを接続するコンタクトを層間絶
縁膜に設けているが、このコンタクトの直下域におい
て、第m群(m<n)の配線パターン群の配線層が欠除
している場合等であって、前記第n群の配線パターン群
と前記第n+1群の配線パターン群との間の層間絶縁膜
の膜厚が局所的に厚くなりそうなときに、この欠除位置
にダミーのパターンを設けて、前記配線パターン群間の
層間絶縁膜の膜厚を均一にする。つまり、従来、下層の
配線層が欠除している場合は、層間絶縁膜が平坦ではな
く膜厚が欠除位置にて厚くなる。従って、従来は膜厚に
不均一が生じていたのに対し、本発明においては配線パ
ターン群間における層間絶縁膜の膜厚、即ちコンタクト
形成部における層間絶縁膜の膜厚は均一であり、コンタ
クト不良等が防止される。なお、ダミーのパターンは第
n群よりも下方に形成されていればよく、例えば、第l
群(l<n,l≠m)の配線パターン群において配線層が
欠除している場合に、第l群にダミーパターンを設ける
替りに、第m群にダミーパターンを設けることとしても
よい。
[実施例] 次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図は本発明の第1の実施例に係る半導体装置を示す
縦断面図である。半導体基板1上に設けられた絶縁膜2
上に、アルミニウム(Al)をスパッタリング等の手段に
より被着した後、第1群のAl配線層3とダミーパターン
4とをパターニング形成する。このダミーパターン4は
半導体基板1に形成されている半導体素子(図示せず)
との間に接続されるものではなく、単に第1Al配線層3
と同様の凹凸又は段差を絶縁膜2上に与えるものであ
る。
縦断面図である。半導体基板1上に設けられた絶縁膜2
上に、アルミニウム(Al)をスパッタリング等の手段に
より被着した後、第1群のAl配線層3とダミーパターン
4とをパターニング形成する。このダミーパターン4は
半導体基板1に形成されている半導体素子(図示せず)
との間に接続されるものではなく、単に第1Al配線層3
と同様の凹凸又は段差を絶縁膜2上に与えるものであ
る。
次いで、ポリイミドを全面に塗布して第1層間絶縁膜5
を形成し、この第1層間絶縁膜5にスルーホール(図示
せず)を開孔した後、第2群のAl配線層6,6aを形成す
る。
を形成し、この第1層間絶縁膜5にスルーホール(図示
せず)を開孔した後、第2群のAl配線層6,6aを形成す
る。
その後、ポリイミドを全面に塗布して第2層間絶縁膜7
を形成し、この第2層間絶縁膜7における第2Al配線層
6,6aの配設位置に夫々スルーホール7a,7bを開孔する。
を形成し、この第2層間絶縁膜7における第2Al配線層
6,6aの配設位置に夫々スルーホール7a,7bを開孔する。
次いで、このスルーホール7a,7bを埋めるようにして、
第3群のAl配線層8を形成する。このスルーホール7a,7
bにおいて、第3Al配線層8は第2Al配線層6,6aに電気的
に接続される。
第3群のAl配線層8を形成する。このスルーホール7a,7
bにおいて、第3Al配線層8は第2Al配線層6,6aに電気的
に接続される。
このように構成された半導体装置においては、第1群の
Al配線層3を形成する際に、同時にダミーのパターン4
も形成しておく。このダミーパターン4は半導体装置の
機能上、何ら関与するものではないが、このダミーパタ
ーン4を第1Al配線層3間に配設しておくことにより、
絶縁膜2上に形成される第1層間絶縁膜5の表面の凹凸
又は段差のピッチが小さくなると共に、この凹凸又は段
差の高さも低くなる。従って、第1層間絶縁膜5上に塗
布された第2層間絶縁膜7の表面は実質的に平坦にな
る。つまり、従来のように(第3図参照)、ダミーパタ
ーン4が設けられていなかった場合には、第2Al配線層2
5aが配設された位置の第1層間絶縁膜24の表面と、第2A
l配線層25が配設された位置の第1層間絶縁膜24の表面
との間には大きな段差があり、従って、第1層間絶縁膜
24上の塗布された第2層間絶縁膜26の厚さは両位置の間
で大きな差を有している。しかしながら、本実施例にお
いては、第1図に示すように、第1Al配線層3間の間隔
が広くて、上層の第2層間絶縁膜7のスルーホール7bに
おける膜厚が局所的に厚くなることが予想される位置に
ダミーパターン4を形成してあるから、第2層間絶縁膜
7の膜厚は実質的に均一になる。従って、スルーホール
7a,7bのエッチングの制御が容易になり、安定したスル
ーホール歩留を得ることができる。
Al配線層3を形成する際に、同時にダミーのパターン4
も形成しておく。このダミーパターン4は半導体装置の
機能上、何ら関与するものではないが、このダミーパタ
ーン4を第1Al配線層3間に配設しておくことにより、
絶縁膜2上に形成される第1層間絶縁膜5の表面の凹凸
又は段差のピッチが小さくなると共に、この凹凸又は段
差の高さも低くなる。従って、第1層間絶縁膜5上に塗
布された第2層間絶縁膜7の表面は実質的に平坦にな
る。つまり、従来のように(第3図参照)、ダミーパタ
ーン4が設けられていなかった場合には、第2Al配線層2
5aが配設された位置の第1層間絶縁膜24の表面と、第2A
l配線層25が配設された位置の第1層間絶縁膜24の表面
との間には大きな段差があり、従って、第1層間絶縁膜
24上の塗布された第2層間絶縁膜26の厚さは両位置の間
で大きな差を有している。しかしながら、本実施例にお
いては、第1図に示すように、第1Al配線層3間の間隔
が広くて、上層の第2層間絶縁膜7のスルーホール7bに
おける膜厚が局所的に厚くなることが予想される位置に
ダミーパターン4を形成してあるから、第2層間絶縁膜
7の膜厚は実質的に均一になる。従って、スルーホール
7a,7bのエッチングの制御が容易になり、安定したスル
ーホール歩留を得ることができる。
第2図は本発明の第2の実施例に係る半導体装置を示す
縦断面図である。
縦断面図である。
半導体基板11上に絶縁膜12を形成し、この絶縁膜12上に
第1Al配線層(図示せず)を形成する際に同時にダミー
パターン13を配置する。
第1Al配線層(図示せず)を形成する際に同時にダミー
パターン13を配置する。
次いで、全面に第1層間絶縁膜14を形成する。そして、
第1層間絶縁膜14上の所定位置に第2Al配線層15をパタ
ーン形成した後、ポリイミドを塗布して第2層間絶縁膜
16を形成する。この第2層間絶縁膜16の表面は、ダミー
パターン13によって平坦化されている。
第1層間絶縁膜14上の所定位置に第2Al配線層15をパタ
ーン形成した後、ポリイミドを塗布して第2層間絶縁膜
16を形成する。この第2層間絶縁膜16の表面は、ダミー
パターン13によって平坦化されている。
次いで、この第2層間絶縁膜16上に第3Al配線層17をパ
ターン形成し、全面にポリイミドを塗布して第3層間絶
縁膜18を形成する。
ターン形成し、全面にポリイミドを塗布して第3層間絶
縁膜18を形成する。
このようにして得られた半導体装置においては、第3Al
配線層17とその上に形成される第4Al配線層(図示せ
ず)との間のスルーホール形成部におけるポリイミド層
間絶縁膜18の膜厚を一定にするため、第1Al配線層の形
成時にダミーパターン13を形成している。
配線層17とその上に形成される第4Al配線層(図示せ
ず)との間のスルーホール形成部におけるポリイミド層
間絶縁膜18の膜厚を一定にするため、第1Al配線層の形
成時にダミーパターン13を形成している。
第1の実施例においては、スルーホール7bを形成する層
間絶縁膜7の膜厚を均一にするために、その直下の層間
絶縁膜5内にダミーパターン4を第1Al配線層3の形成
と同時に形成している。しかしながら、この直下の配線
層3が属する第1群の配線パターン群内にダミーパター
ン4を設けることがレイアウト上難しい場合は、第2実
施例のように、それより下層の配線パターン群を利用し
ても同様の効果を奏する。
間絶縁膜7の膜厚を均一にするために、その直下の層間
絶縁膜5内にダミーパターン4を第1Al配線層3の形成
と同時に形成している。しかしながら、この直下の配線
層3が属する第1群の配線パターン群内にダミーパター
ン4を設けることがレイアウト上難しい場合は、第2実
施例のように、それより下層の配線パターン群を利用し
ても同様の効果を奏する。
なお、上記各実施例は、ポリイミド層間絶縁膜とAl配線
層とを積層させたものであるが、本発明はこれに限ら
ず、層間絶縁膜として、有機シロキサンポリマ等の塗布
膜、又はこれと無機材料膜とを積層させたものを使用し
てもよく、更に、配線層として、Al以外の金属、多結晶
シリコン又はシリサイド等で形成されるものを使用して
もよい。
層とを積層させたものであるが、本発明はこれに限ら
ず、層間絶縁膜として、有機シロキサンポリマ等の塗布
膜、又はこれと無機材料膜とを積層させたものを使用し
てもよく、更に、配線層として、Al以外の金属、多結晶
シリコン又はシリサイド等で形成されるものを使用して
もよい。
[発明の効果] 以上説明したように本発明によれば、第n群及び第n+
1群の各配線パターン群に夫々属する特定の配線層間を
接続するコンタクトの直下域に、これらの配線パターン
群間の層間絶縁膜の膜厚を均一にするダミーのパターン
が設けられているから、スルーホール開孔部の層間絶縁
膜の膜厚が局所的に大きく変動することが防止される。
これにより、スルーホールエッチングの制御性が向上
し、スルーホール開孔部のオープン不良、断線、スルー
ホール抵抗の増大及び配線金属の付着不良等の種々の欠
陥の発生が回避される。また、スルーホール側壁に塗布
膜が厚く露出することによる不良も抑制することができ
る。
1群の各配線パターン群に夫々属する特定の配線層間を
接続するコンタクトの直下域に、これらの配線パターン
群間の層間絶縁膜の膜厚を均一にするダミーのパターン
が設けられているから、スルーホール開孔部の層間絶縁
膜の膜厚が局所的に大きく変動することが防止される。
これにより、スルーホールエッチングの制御性が向上
し、スルーホール開孔部のオープン不良、断線、スルー
ホール抵抗の増大及び配線金属の付着不良等の種々の欠
陥の発生が回避される。また、スルーホール側壁に塗布
膜が厚く露出することによる不良も抑制することができ
る。
第1図は本発明の第1の実施例を示す縦断面図、第2図
は本発明の第2の実施例を示す縦断面図、第3図乃至第
6図は従来の半導体装置の問題点を説明するための縦断
面図である。 1,11,21;半導体基板、2,12,22;絶縁膜、3,23;第1Al配線
層、4,13;ダミーパターン、5,14,24;第1層間絶縁膜、
6,6a,15,25,25a;第2Al配線層、7,16,26;第2層間絶縁
膜、7a,7b,27X,27Y;スルーホール、8,17;第3Al配線層、
18;第3層間絶縁膜
は本発明の第2の実施例を示す縦断面図、第3図乃至第
6図は従来の半導体装置の問題点を説明するための縦断
面図である。 1,11,21;半導体基板、2,12,22;絶縁膜、3,23;第1Al配線
層、4,13;ダミーパターン、5,14,24;第1層間絶縁膜、
6,6a,15,25,25a;第2Al配線層、7,16,26;第2層間絶縁
膜、7a,7b,27X,27Y;スルーホール、8,17;第3Al配線層、
18;第3層間絶縁膜
Claims (3)
- 【請求項1】複数の配線層からなる複数の配線パターン
群がその相互間に層間絶縁膜を配置して積層された多層
配線構造を有する半導体装置において、第n群の配線パ
ターン群に属する特定の配線層と、その上層の第n+1
群の配線パターン群に属する特定の配線層とを接続する
コンタクトの直下域に、第n群及び第n+1群の配線パ
ターン群間の層間絶縁膜の膜厚を均一にするダミーのパ
ターンが設けられていることを特徴とする多層配線構造
を有する半導体装置。 - 【請求項2】前記層間絶縁膜の少なくとも一層はポリイ
ミド系化合物の塗布膜であることを特徴とする特許請求
の範囲第1項に記載の多層配線構造を有する半導体装
置。 - 【請求項3】前記層間絶縁膜の少なくとも一層は有機シ
ロキサン系ポリマーの塗布膜であることを特徴とする特
許請求の範囲第1項に記載の多層配線構造を有する半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26578987A JPH0713962B2 (ja) | 1987-10-21 | 1987-10-21 | 多層配線構造を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26578987A JPH0713962B2 (ja) | 1987-10-21 | 1987-10-21 | 多層配線構造を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01108748A JPH01108748A (ja) | 1989-04-26 |
| JPH0713962B2 true JPH0713962B2 (ja) | 1995-02-15 |
Family
ID=17422064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26578987A Expired - Lifetime JPH0713962B2 (ja) | 1987-10-21 | 1987-10-21 | 多層配線構造を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713962B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0269977A (ja) * | 1988-09-05 | 1990-03-08 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
| JPH02222162A (ja) * | 1989-02-22 | 1990-09-04 | Sharp Corp | 半導体装置の製造方法 |
| EP0457449A1 (en) * | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
| JP2674872B2 (ja) * | 1990-10-19 | 1997-11-12 | 山形日本電気株式会社 | 半導体装置 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
| JPH05243221A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 半導体集積回路装置 |
| US6518642B2 (en) * | 2001-06-06 | 2003-02-11 | Samsung Electronics Co., Ltd. | Integrated circuit having a passive device integrally formed therein |
-
1987
- 1987-10-21 JP JP26578987A patent/JPH0713962B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01108748A (ja) | 1989-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JP2647188B2 (ja) | 半導体装置の製造方法 | |
| JPH06232339A (ja) | キャパシタの製造方法 | |
| JPS63240045A (ja) | 半導体装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JP3216124B2 (ja) | 半導体薄膜装置とその製造方法 | |
| JPH0797581B2 (ja) | 半導体装置の製造方法 | |
| JPH03145734A (ja) | ボイポーラ型半導体装置 | |
| JPH03237745A (ja) | 半導体装置 | |
| JPS62254446A (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0496254A (ja) | 薄膜多層回路基板とその製造方法 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPS63221646A (ja) | 半導体装置 | |
| JPH01143239A (ja) | 半導体装置の製造方法 | |
| JPH05267295A (ja) | 半導体装置 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS6076142A (ja) | 半導体装置 |