Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0713994B2 - Semiconductor manufacturing equipment - Google Patents
[go: Go Back, main page]

JPH0713994B2 - Semiconductor manufacturing equipment - Google Patents

Semiconductor manufacturing equipment

Info

Publication number
JPH0713994B2
JPH0713994B2 JP61273144A JP27314486A JPH0713994B2 JP H0713994 B2 JPH0713994 B2 JP H0713994B2 JP 61273144 A JP61273144 A JP 61273144A JP 27314486 A JP27314486 A JP 27314486A JP H0713994 B2 JPH0713994 B2 JP H0713994B2
Authority
JP
Japan
Prior art keywords
wafer
defective
chip
semiconductor
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61273144A
Other languages
Japanese (ja)
Other versions
JPS63127544A (en
Inventor
渉 唐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP61273144A priority Critical patent/JPH0713994B2/en
Publication of JPS63127544A publication Critical patent/JPS63127544A/en
Publication of JPH0713994B2 publication Critical patent/JPH0713994B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、半導体製造装置に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Field of Industrial Application) The present invention relates to a semiconductor manufacturing apparatus.

(従来の技術) 従来半導体ウェハに規則的に形成された半導体チップの
電気的特性を測定するには、半導体製造装置の半導体ウ
ェハプローバで測定していた。この測定で半導体チップ
の良・不良を判定し、不良チップにはマークを付けてい
た。この工程終了後、半導体チップが規則的に形成され
た半導体ウェハは熱伸縮性の粘着フィルムに密着させ、
ダイシングソーにより各半導体チップごとに切断してい
た。即ちウェハスクライビング工程を実行していた。こ
の後、フィルムをあたため引き伸し、隣り合うチップ間
に隙間を与え、上記電気的特性の測定の際、良と判定さ
れた半導体チップ、即ちマークの付されていない半導体
チップにおいては、ダイシングソーにより各半導体チッ
プに切り離す際に半導体チップに起きるキズなとを認識
するために、オペレーターにより顕微鏡などで半導体チ
ップを拡大し、キズがあるかないか認識し、キズの出来
た半導体チップにおいては、マークを付けていた。
(Prior Art) Conventionally, in order to measure electrical characteristics of semiconductor chips regularly formed on a semiconductor wafer, a semiconductor wafer prober of a semiconductor manufacturing apparatus has been used for measurement. The quality of the semiconductor chip was determined by this measurement, and the defective chip was marked. After completion of this step, the semiconductor wafer on which the semiconductor chips are regularly formed is brought into close contact with the heat-expandable adhesive film,
Each semiconductor chip was cut with a dicing saw. That is, the wafer scribing process was executed. After that, the film is warmed and stretched to give a gap between the adjacent chips, and in the measurement of the above electrical characteristics, in the case of a semiconductor chip determined to be good, that is, a semiconductor chip with no mark, a dicing saw In order to recognize that there are scratches on the semiconductor chip when separating it into each semiconductor chip by the operator, the operator enlarges the semiconductor chip with a microscope etc. and recognizes whether there is a scratch, and on the semiconductor chip with scratches, mark Was attached.

その後、上記工程でマークの付いていない半導体チップ
即ち良品チップを抜きとり、不良品チップと選別してい
た。
After that, in the above process, semiconductor chips without marks, that is, non-defective chips were taken out and sorted as defective chips.

(発明が解決しようとする問題点) ICやLSIなどの半導体製造工程の自動化生産技術は、技
術革新に伴ない著しく発達しており、この生産技術によ
り大量に出来たICやLSIを測定する時間も対応要求され
る。
(Problems to be solved by the invention) Automated production technology of semiconductor manufacturing processes such as IC and LSI has been remarkably developed along with technological innovation, and it takes time to measure a large number of ICs and LSIs produced by this production technology. Is also required.

しかしながら従来のような順序で各工程を進めていく
と、ウェハをチップごとに切断するウェハスクライビン
グ工程の時にキズの付いたチップにまで、プローブ装置
による測定を行なっていたことになり、時間的なロスに
つながる欠点があった。
However, if each process is carried out in the same order as in the past, it means that even the chips with scratches are measured by the probe device during the wafer scribing process for cutting the wafer chip by chip. There was a drawback that led to loss.

又電気的特性の測定の工程で不良と判定された不良品チ
ップと、半導体チップを切断した時に起こるキズを認識
するための外観検査の工程で不良と判定された不良品チ
ップとの複数の工程で、良品チップと不良品チップを選
別するためのマークを付けなければならず、この不良品
チップにマークを付けるには、1ケにつき約25ms〜50ms
の時間をかけなければならないという欠点があった。さ
らに、プローブ装置による測定の工程で不良と判定され
た不良品チップにマークとして例えばインクを付着させ
る場合、ウェハを半導体チップごとに切断する際にウェ
ハの粉末を吹き飛ばす目的で水を吹きかけながら切るた
め、この水によりチップに付けたインクが流れ落ちない
ように、インクを乾燥させるためのベーキング動作に時
間をかけなければならないという欠点もあった。
In addition, a plurality of processes of a defective chip determined to be defective in the process of measuring electrical characteristics and a defective chip determined to be defective in the visual inspection process for recognizing scratches that occur when the semiconductor chip is cut Therefore, it is necessary to put a mark to distinguish good chips from bad chips, and to put a mark on these bad chips, it takes about 25ms to 50ms for each chip.
It had the disadvantage of having to spend a lot of time. Furthermore, when, for example, ink is attached as a mark to a defective chip that is determined to be defective in the measurement process by the probe device, when cutting the wafer for each semiconductor chip, cutting is performed while spraying water to blow off the powder of the wafer. However, there is also a drawback in that it takes time to perform a baking operation for drying the ink so that the ink attached to the chip does not run off due to this water.

さらに外観検査は、オペレーターにより抜き取り検査を
行ない、その中で不良の外観のチップがあれば、全数検
査を行なうという後工程に不良品を流す可能性のある信
頼性の高くない時間のかかる方法であった。この発明は
上記点を改善するためになされたもので、ウェハスクラ
イビング工程後の半導体チップの外観検査を自動工程で
行ない、その後電気的特性の測定を実行することによ
り、自動化された検査が可能となり検査時間の短縮につ
ながる半導体製造装置を提供するものである。
In addition, the visual inspection is a non-reliable and time-consuming method in which the operator conducts a sampling inspection, and if there is a defective appearance in the chip, 100% inspection is performed, which may cause defective products in the subsequent process. there were. The present invention has been made to improve the above points, by performing an appearance inspection of a semiconductor chip after a wafer scribing process in an automatic process, and then performing an electrical characteristic measurement, an automated inspection becomes possible. The present invention provides a semiconductor manufacturing apparatus that shortens the inspection time.

〔発明の構成〕[Structure of Invention]

(問題点を解決するための手段) この発明は、半導体ウェハスクライビング工程後の半導
体ウェハをTVカメラで撮像する手段と、この手段による
撮像信号出力および予めメモリーされている標準データ
を比較してスクライビングエラーの有無による良・不良
を判定する認識手段と、この認識手段で良と判定された
半導体チップの電極部にウェハプローバ機の触針を接続
し電気的特性を測定する手段とを具備してなることを特
徴とする半導体製造装置を得るものである。
(Means for Solving Problems) The present invention provides a scribing method by comparing a means for picking up an image of a semiconductor wafer after a semiconductor wafer scribing step with a TV camera, and an image pickup signal output by this means and standard data stored in advance. It is provided with a recognizing means for judging good / bad according to the presence or absence of an error, and a means for connecting a stylus of a wafer prober machine to an electrode portion of a semiconductor chip judged to be good by the recognizing means and measuring an electrical characteristic. The present invention provides a semiconductor manufacturing apparatus characterized by the following.

(作用) ウェハスクライビング工程後の半導体素子の外観検査を
自動工程で行ないその情報に基ずいて電気的特性の測定
を実行することにより、外観検査およびプローブ装置に
よる測定の時間を短縮することが可能となる効果が得ら
れる。
(Function) It is possible to shorten the time required for the appearance inspection and the measurement by the probe device by performing the appearance inspection of the semiconductor element after the wafer scribing process in an automatic process and measuring the electrical characteristics based on the information. The effect is obtained.

(実施例) 次に本発明半導体製造装置の一実施例を図を参照して説
明する。
(Example) Next, one example of the semiconductor manufacturing apparatus of the present invention will be described with reference to the drawings.

この装置は、粘着フィルム(2)に密着し半導体チップ
とに切断されたウェハ(3)25枚を夫々適当な間隔を設
けて収納可能なカセット(1)がオートローダ部(4)
のカセット収納位置に2カセット収納可能に構成されて
いる。このオートローダ部(4)にはカセット(1)に
収納されたウェハ(3)を搬出入しウェハ(3)のオリ
フラなどを基準に周知の手段で精度±1°位までウェハ
(3)の予備位置決めをする予備ステージが設定されて
おり、この予備ステージで位置決めされたウェハ(3)
を測定ステージ(5)へ真空吸着して搬送するアームも
設置されている。測定部において、測定ステージ(5)
は周知の手段でX方向・Y方向・Z方向・θ方向の駆動
が可能な構成とされ、載置されたウェハ(3)を正確に
位置決めするためのレーザ認識機構も設定されている。
測定位置において測定ステージ(5)に対向してプロー
ブ針(7)を取着したプローブカード(8)ガンの装置
筺体に取付けられており、図示しないテスターに接続配
線されている。このプローブカード(8)上方には、測
定ステージ(5)に載置されたウェハ(3)を撮像する
ITVカメラ(9)が設置されており、この装置に内臓さ
れているCPUに接続配線されている。
In this device, a cassette (1) capable of accommodating 25 wafers (3) that are in close contact with an adhesive film (2) and cut into semiconductor chips at appropriate intervals is provided in an autoloader section (4).
2 cassettes can be stored in the cassette storage position of. The wafer (3) stored in the cassette (1) is carried in and out of the autoloader section (4), and the wafer (3) is spared to an accuracy of about ± 1 ° by a well-known means with reference to the orientation flat of the wafer (3). A preliminary stage for positioning is set, and the wafer (3) positioned by this preliminary stage
An arm for vacuum-adsorbing and transporting to the measurement stage (5) is also installed. In the measuring section, the measuring stage (5)
Is configured so that it can be driven in the X direction, Y direction, Z direction, and θ direction by known means, and a laser recognition mechanism for accurately positioning the mounted wafer (3) is also set.
At the measurement position, the probe card (8) is attached to the device housing of the probe card (8) to which the probe needle (7) is attached so as to face the measurement stage (5), and is connected and wired to a tester (not shown). An image of the wafer (3) mounted on the measurement stage (5) is imaged above the probe card (8).
An ITV camera (9) is installed and is connected and wired to the CPU incorporated in this device.

次に、外観検査とプローブ測定の両方で良品と判定され
たチップを選択しピックアップするピックアップアーム
(10)の構成について説明する。このピックアップアー
ム(10)は電気モータ(11)の回転により回転制御され
た回転軸(12)の先端に、アーム(13)を垂直に係合
し、このアーム(13)を水平に360°回転可能なように
構成する。このアーム(13)の先端の測定ステージ
(5)に対向した面には、チップ吸着部(14)が設けら
れている。又、このチップ吸着部(14)には、エアー調
整器(15)から回転軸(12)内を通りアーム(13)内の
吸着部(14)までエアーシリンダ(16)が設けられてい
て、エアー調整器(15)を調整することによりチップを
吸着することが可能な構成になっている。
Next, the configuration of the pick-up arm (10) for selecting and picking up a chip determined to be a non-defective product in both the visual inspection and the probe measurement will be described. The pick-up arm (10) vertically engages the arm (13) with the tip of the rotary shaft (12) whose rotation is controlled by the rotation of the electric motor (11), and horizontally rotates the arm (13) 360 °. Configure as possible. A tip suction section (14) is provided on the surface of the end of the arm (13) facing the measurement stage (5). Further, the tip suction part (14) is provided with an air cylinder (16) from the air regulator (15) to the suction part (14) in the arm (13) passing through the rotary shaft (12). The chip can be sucked by adjusting the air conditioner (15).

次にこの装置による良品チップの選別方法について説明
する。
Next, a method of selecting non-defective chips by this device will be described.

まず、ウェハカセット(1)から熱伸縮性の粘着フィル
ム(2)に密着し、チップ(20)ごとにダイシングし、
切断されたウェハ(3)を1枚取り出し、自動的にオー
トローダ部(4)から測定ステージ(5)に搬送する。
但し粘着フィルム(2)はウェハ(3)より大径のもの
を用いる。この測定ステージ(5)でレーザ光を用いた
例えばレーザアライメント方法によりウェハ(3)のオ
リフラなどを基準にウェハ(3)の第4図に示めす如き
スクライブライン(6)と測定ステージ(5)のX・Y
軸を一致させて正確に粘着フィルム(2)に密着したウ
ェハ(3)の位置決めを行なう。
First, the wafer cassette (1) is brought into close contact with the heat-expandable adhesive film (2), and each chip (20) is diced,
One of the cut wafers (3) is taken out and automatically transferred from the autoloader unit (4) to the measurement stage (5).
However, the adhesive film (2) having a larger diameter than the wafer (3) is used. The measurement stage (5) and the scribe line (6) as shown in FIG. 4 of the wafer (3) are based on the orientation flat of the wafer (3) by, for example, a laser alignment method using laser light on the measurement stage (5). XY
The axes of the wafers (3) are aligned and the wafer (3) closely attached to the adhesive film (2) is accurately positioned.

位置決めされたウェハ(3)はチップ(20)ごとに切断
するウェハスクライビング工程の時にできた第4図
(B)に示す如きキズ(7)を発見するために、外観検
査を行なう。
The positioned wafer (3) is subjected to a visual inspection in order to find a flaw (7) as shown in FIG. 4 (B) formed during the wafer scribing process in which each chip (20) is cut.

この外観検査は、ウェハ(3)が載置された測定ステー
ジ(5)をX方向・Y方向に駆動例えばステップアンド
リピートで順次駆動させ、1チップ毎に、測定ステージ
(5)に対向して設置された画像処理部例えばITVカメ
ラ(9)により、ウェハ(3)に形成されたすべてのチ
ップ(20)を撮像する。この撮像情報を電気信号に変換
し(第3図(A))、画像出力をメモリーに記憶する
(第3図(B))。メモリーされた被測定ウェハ(3)
の画像情報と予めメモリーされている標準データ(第3
図(C))とをパターン認識技術で比較判定する(第3
図(D))。この比較はウェハ(3)をダイシングした
後のチップ(20)を比較するものである。比較した標準
データと被測定ウェハ(3)の画像データが不一致の箇
所に相当するチップを不良品チップ(21)と判断する
(第3図(E))。又一致の箇所に相当するチップを良
品チップ(22)と判断し(第3図(F))、良品ウェハ
マップIにメモリーする(第3図(G))。
In this visual inspection, the measurement stage (5) on which the wafer (3) is mounted is driven in the X direction and the Y direction, for example, sequentially driven by step-and-repeat, and is sequentially faced to the measurement stage (5) chip by chip. An image processing unit installed, for example, an ITV camera (9) images all the chips (20) formed on the wafer (3). This imaging information is converted into an electric signal (Fig. 3 (A)), and the image output is stored in the memory (Fig. 3 (B)). Memory to be measured (3)
Image information and standard data (3rd
Figure (C)) is compared and judged by pattern recognition technology (3rd
(Figure (D)). This comparison is to compare the chips (20) after dicing the wafer (3). A chip corresponding to a portion where the compared standard data and the image data of the wafer under measurement (3) do not match is determined to be a defective chip (21) (FIG. 3 (E)). Further, the chip corresponding to the coincident portion is judged to be a non-defective chip (22) (Fig. 3 (F)) and stored in the non-defective wafer map I (Fig. 3 (G)).

上記自動外観検査で良品チップ(22)と判定されたチッ
プに対して電気的特性を測定するプローブ測定(第3図
(H))を実行し、良品チップ(第3図(I))と不良
品チップ(第3図(J))とに選別する。
A probe measurement (FIG. 3 (H)) for measuring the electrical characteristics is performed on the chip determined to be the non-defective chip (22) in the above-described automatic visual inspection, and the non-defective chip (FIG. 3 (I)) is not detected. Sorted into non-defective chips (Fig. 3 (J)).

このプローブ測定は、外観検査後のウェハ(3)を載置
した測定ステージ(5)を上記外観検査の良品ウェハマ
ップIの情報に従ってX方向・Y方向に駆動し、周知の
手段で外観検査で良品と判定されたチップ(22)の電極
パットとテスターに電気的に接続配線されたプローブ針
を接触させ、電気的特性を測定するものである。
In this probe measurement, the measurement stage (5) on which the wafer (3) after the appearance inspection is mounted is driven in the X direction and the Y direction according to the information of the non-defective wafer map I of the appearance inspection, and the appearance inspection is performed by a known means. The electrical characteristics are measured by bringing the electrode pad of the chip (22) determined as a non-defective product into contact with the probe needle electrically connected and wired to the tester.

上記プローブ測定で良品と判定されたチップの情報を、
外観検査のウェハマップIにかさね合わせ、外観検査と
プローブ測定の両方で良品と判定されたチップの情報
を、良品ウェハマップII(第3図(K))としてメモリ
ーを記憶する。
The information of the chip judged to be non-defective by the above probe measurement,
The memory is stored as a non-defective wafer map II (FIG. 3 (K)) with information on the chips which are determined to be non-defective in both the visual inspection and the probe measurement by overlaying on the wafer map I of the visual inspection.

プローブ測定を終えたウェハ(3)の載置された測定ス
テージをX方向・Y方向に駆動させ、良品チップのみを
選択しピックアップする(第3図(L))ピックアップ
アーム(10)の設定位置までウェハ(3)を搬送する。
ここで上記良品ウェハマップIIからの情報で、ウェハ
(3)が載置された測定ステージ(5)をX方向・Y方
向に駆動させ、良品チップをピックアップアーム(10)
のアーム吸着部(14)に対向した位置に設定する。この
設定位置で測定ステージ(5)を吸着部(14)まで垂直
にZupして、エアー調整器(15)を調整し吸着部(14)
で良品チップを吸着する。良品チップを吸着したアーム
(13)は、回転軸(12)を中心に180°回転し、良品ピ
ックアップトレー(17)にエアー調整器(15)を調整し
てアーム吸着部(14)に吸着されていた良品チップを搬
送する。搬送後アーム(13)を180°回転し良品チップ
吸着のための所定の位置に再び設定する。このアーム
(13)による良品チップの回転搬送中に測定ステージ
(5)のX方向・Y方向の駆動により吸着部(14)が設
定される対向位置に良品チップを設定する。このピック
アップ動作をウェハ(3)のすべての良品チップにおい
て繰返しピックアップ動作を終了する。
The measurement stage on which the wafer (3) for which the probe measurement has been completed is placed is driven in the X and Y directions, and only non-defective chips are selected and picked up (FIG. 3 (L)) Pickup arm (10) setting position The wafer (3) is transferred to.
Here, based on the information from the non-defective wafer map II, the measurement stage (5) on which the wafer (3) is placed is driven in the X and Y directions to pick up the non-defective chip from the pickup arm (10).
It is set at a position facing the arm suction part (14). At this setting position, the measurement stage (5) is vertically Zup to the suction part (14) and the air adjuster (15) is adjusted to adjust the suction part (14).
Adsorb good chips with. The arm (13) that adsorbs the good chip rotates 180 ° around the rotating shaft (12), adjusts the air adjuster (15) on the good pick-up tray (17) and adsorbs it on the arm adsorbing part (14). Transfer the good chips that had been used. After transfer, the arm (13) is rotated 180 ° and set again at a predetermined position for picking up good chips. The non-defective chip is set at a facing position where the suction section (14) is set by driving the measurement stage (5) in the X and Y directions while the non-defective chip is being rotationally conveyed by the arm (13). This pickup operation is repeated for all non-defective chips on the wafer (3) to complete the pickup operation.

又ピックアップ動作で良品チップは総て取り除かれたた
め、粘着フィルム(2)には不良品チップのみが密着し
ている。この不良品チップのみが密着した粘着フィルム
(2)は測定ステージ(5)からローダ部(4)を経て
元のカセット(1)の位置に戻される。
Further, since all the good chips are removed by the pickup operation, only the defective chips are adhered to the adhesive film (2). The adhesive film (2) to which only the defective chips are adhered is returned from the measuring stage (5) to the original position of the cassette (1) via the loader section (4).

上記実施例では、1つの測定ステージをX方向・Y方向
に駆動させることにより、ウェハの外観検査とプローブ
測定とピックアップ動作を行なっていたが、ウェハの外
観検査とプローブ測定との併用ステージと、良品チップ
のピックアップ動作用のステージを夫々2つ設け良品チ
ップ選択処理速度を上げることも可能である。
In the above embodiment, the appearance inspection of the wafer, the probe measurement, and the pick-up operation are performed by driving one measurement stage in the X direction and the Y direction. It is also possible to increase the non-defective chip selection processing speed by providing two stages for picking up non-defective chips.

さらに上記実施例ではダイシング後のウェハのチップの
外観検査とプローブ測定と良品チップピックアップ動作
を1台の装置で実行していたが、ウェハスクライビング
工程後のウェハの外観検査とプローブ測定を1台の装置
とし良品ピックアップ動作のみの装置を1台設けても良
い。又このように装置を分ける場合には、ウェハスクラ
イビング工程後のウェハのチップの外観検査とプローブ
測定で不良と判定されたチップには必要に応じてマーク
例えばインクを付けることも可能である。
Further, in the above-described embodiment, the appearance inspection of the chip of the wafer after dicing, the probe measurement and the non-defective chip pickup operation are performed by one device, but the appearance inspection and the probe measurement of the wafer after the wafer scribing process are performed by one device. As the device, one device that only picks up a non-defective product may be provided. When the devices are divided in this way, it is possible to attach a mark, for example, ink to the chip determined to be defective by the visual inspection of the chip of the wafer after the wafer scribing step and the probe measurement as needed.

〔発明の効果〕〔The invention's effect〕

上記のように本発明半導体装置を構成したことにより外
観検査および電気的特性の測定の時間を短縮することが
可能なような効果がある。
By configuring the semiconductor device of the present invention as described above, there is an effect that it is possible to shorten the time of appearance inspection and measurement of electrical characteristics.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明半導体製造装置の一実施例を説明するた
めの状態説明図、第2図は第1図の平面図、第3図は第
1図を説明するためのブロック図、第4図は第1図のス
クライビング工程後のウェハを示めす図である。 3……ウェハ、5……測定ステージ 8……チップ、9……ITVカメラ 10……ピックアップアーム
1 is a state explanatory view for explaining an embodiment of a semiconductor manufacturing apparatus of the present invention, FIG. 2 is a plan view of FIG. 1, FIG. 3 is a block diagram for explaining FIG. 1, and FIG. The figure shows the wafer after the scribing step of FIG. 3 ... Wafer, 5 ... Measurement stage 8 ... Chip, 9 ... ITV camera 10 ... Pickup arm

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体ウェハスクライビング工程後の半導
体ウェハをTVカメラで撮像する手段と、この手段による
撮像信号出力および予めメモリーされている標準データ
を比較してスクライビングエラーの有無による良・不良
を判定する認識手段と、この認識手段で良と判定された
半導体チップの電極部にウェハプローバ機の触針を接続
し電気的特性を測定する手段とを具備してなることを特
徴とする半導体製造装置。
1. A semiconductor wafer after a scribing step is compared with a means for picking up an image of a semiconductor wafer with a TV camera, and the image signal output by this means and standard data stored in advance are compared to determine whether a scribing error is present or not. And a means for measuring electrical characteristics by connecting a stylus of a wafer prober to the electrode portion of the semiconductor chip judged to be good by the recognizing means. .
【請求項2】半導体チップの良・不良を判定する認識手
段及び半導体チップの電気的特性を測定する手段から得
た結果により良品と不良品の半導体チップを選別する手
段を具備してなることを特徴とした特許請求の範囲第1
項記載の半導体製造装置。
2. A device for recognizing whether a semiconductor chip is good or defective and a device for selecting a good semiconductor chip from a defective semiconductor chip based on a result obtained from a means for measuring an electric characteristic of the semiconductor chip. Claim 1 characterized
The semiconductor manufacturing apparatus according to the item.
JP61273144A 1986-11-17 1986-11-17 Semiconductor manufacturing equipment Expired - Lifetime JPH0713994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61273144A JPH0713994B2 (en) 1986-11-17 1986-11-17 Semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61273144A JPH0713994B2 (en) 1986-11-17 1986-11-17 Semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JPS63127544A JPS63127544A (en) 1988-05-31
JPH0713994B2 true JPH0713994B2 (en) 1995-02-15

Family

ID=17523729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61273144A Expired - Lifetime JPH0713994B2 (en) 1986-11-17 1986-11-17 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JPH0713994B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062263A (en) * 2012-03-16 2017-03-30 株式会社堀場製作所 Sample analyzing device and sample analysis program
CN108807212A (en) * 2018-08-09 2018-11-13 德淮半导体有限公司 Crystal round test approach and wafer tester

Also Published As

Publication number Publication date
JPS63127544A (en) 1988-05-31

Similar Documents

Publication Publication Date Title
US6021380A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
KR100187559B1 (en) Electrical characteristics measurement method and measurment apparatus therein
JP4343546B2 (en) Wafer backside inspection apparatus and inspection method
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
CN114649241B (en) Grain sorting device
US6820792B2 (en) Die bonding equipment
US6337221B1 (en) Die bonding method for manufacturing fine pitch ball grid array packages
US4966520A (en) Method of positioning objects to be measured
JPH0713994B2 (en) Semiconductor manufacturing equipment
JP2913609B2 (en) Probing apparatus, probing method and probe card
JPH0798361A (en) Storage device for inspected object and probe device
JPS62262438A (en) Wafer processing device
JPH0441495B2 (en)
JPH065690B2 (en) Semiconductor wafer probe method
JPH021141A (en) Probe apparatus
JPS63299352A (en) Probe device
JPH0722475A (en) Die bonding method and die bonder
JPH0329335A (en) Semiconductor chip prober
JP2005044949A (en) Semiconductor chip sorting apparatus, semiconductor chip sorting method, and semiconductor chip manufacturing method
CN222440535U (en) System for testing semiconductor devices using a rotating turret system
JP2529559B2 (en) Substrate processing equipment
JP2726899B2 (en) Probe device
JPS6239822B2 (en)
JPH04174529A (en) Wafer marking equipment
JPH04298057A (en) Probing apparatus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term