Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH071514B2 - Electronic cash register - Google Patents
[go: Go Back, main page]

JPH071514B2 - Electronic cash register - Google Patents

Electronic cash register

Info

Publication number
JPH071514B2
JPH071514B2 JP15362386A JP15362386A JPH071514B2 JP H071514 B2 JPH071514 B2 JP H071514B2 JP 15362386 A JP15362386 A JP 15362386A JP 15362386 A JP15362386 A JP 15362386A JP H071514 B2 JPH071514 B2 JP H071514B2
Authority
JP
Japan
Prior art keywords
data
sales amount
cumulative
amount data
keyboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15362386A
Other languages
Japanese (ja)
Other versions
JPS638992A (en
Inventor
隆志 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP15362386A priority Critical patent/JPH071514B2/en
Publication of JPS638992A publication Critical patent/JPS638992A/en
Publication of JPH071514B2 publication Critical patent/JPH071514B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Cash Registers Or Receiving Machines (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は商品販売に関する金銭登録情報を、不揮発性メ
モリに登録するよう構成した電子式キヤツシユレジスタ
に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an electronic cash register configured to register cash registration information related to product sales in a non-volatile memory.

(ロ) 従来の技術 従来、電子式キヤツシユレジスタに於いては、例えば特
開昭52−42341号公報に示されるように、日々の商品販
売情報として、売上合計金額や売上合計数量を部門別あ
るいは取引別等に区分してメモリに記憶し、精算操作に
よりメモリの記憶内容を印字した後に、メモリをクリア
するよう構成されている。そしてこの目的のためにメモ
リには一般的にランダム・アクセス・メモリ(RAM)が
使用されているが、RAMは電気的にデータの書込み消去
が自由なため、停電、故障、静電気あるいは保守修理等
の要因によって記憶データが破壊されることが有り、RA
Mでデータを永久的に記憶保存することは困難であっ
た。
(B) Conventional technology Conventionally, in an electronic cash register, as shown in, for example, JP-A-52-42341, the total sales amount and total sales amount are classified by department as daily product sales information. Alternatively, it is configured such that it is sorted into transactions and stored in the memory, the stored contents of the memory are printed by a settlement operation, and then the memory is cleared. Random access memory (RAM) is generally used as the memory for this purpose, but because RAM can be electrically programmed and erased freely, power failure, failure, static electricity, maintenance or repair etc. The stored data may be destroyed due to
It was difficult to permanently store and store data in M.

一方使用者によっては、少なくとも日々の売上合計は個
々に記憶しておき、例えば年一度の税金申告時に、それ
らを読み出して利用したいとの要望が有ったが、RAMで
はデータの保護が確実でないという問題が有った。
On the other hand, some users have requested to memorize at least the daily sales total individually, and read them out at the time of annual tax filing, for example, but RAM does not guarantee data protection. There was a problem.

そこで本願出願人は特開昭60−247484号で、金銭登録情
報を消去不能な不揮発性メモリに順次書込み、記憶デー
タを確実に保護することができる電子式キヤツシユレジ
スタを出願したが、不揮発性メモリにデータを書込み時
瞬時停電が発生し、不揮発性メモリへの書込み電圧が低
下した状態でデータの書込みが行なわれた場合、データ
が経時的に変化し誤ったデータとなり、後日不揮発性メ
モリに記憶されている売上合計金額を読み出し売上累計
を求めレポートを発行する際、間違ったデータが印字さ
れ誤ったレポートが発行されるという問題が有った。
Therefore, the applicant of the present application has filed an application for an electronic cash register which can securely protect stored data by sequentially writing money registration information to a non-erasable non-volatile memory in JP-A-60-247484. When data is written to the memory, an instantaneous power failure occurs, and if the data is written with the write voltage to the non-volatile memory lowered, the data will change over time and become erroneous. When reading the stored total sales amount and requesting the cumulative sales amount and issuing a report, there is a problem that wrong data is printed and an incorrect report is issued.

(ハ) 発明が解決しようとする問題点 本発明は上述の問題点を解消すべくなされたもので、デ
ータに誤りがないか否かチエツクし、誤りが有ればオペ
レータに知らせるよう構成した電子式キヤツシユレジス
タを提供するものである。
(C) Problems to be Solved by the Invention The present invention has been made to solve the above problems, and an electronic device configured to check whether data has an error and notify an operator if there is an error. An expression cache register is provided.

(ニ) 問題点を解決するための手段 本発明は不揮発性メモリに記憶されているデータを読み
出しレポートを出力する際、データの誤りをチエツクし
誤りが有れば、誤りの直前迄の正しいデータを出力する
と共に、オペレータに誤りが有ることを報知するよう構
成したものである。
(D) Means for Solving Problems According to the present invention, when the data stored in the non-volatile memory is read and a report is output, the data is checked for errors, and if there is an error, the correct data until immediately before the error is read. Is output and the operator is informed that there is an error.

(ホ) 作用 本発明は上述の如く構成したので、不揮発性メモリに記
憶されているデータに誤りが有れば、オペレータが早期
に知ることができ修理等の対策を施すことが可能であ
り、誤ったレポートが発行されるのを防止することがで
きる。
(E) Operation Since the present invention is configured as described above, if there is an error in the data stored in the non-volatile memory, the operator can know it early and can take measures such as repair. It is possible to prevent incorrect reports from being issued.

(ヘ) 実施例 以下本発明の実施例を図面と共に説明する。(F) Example An example of the present invention will be described below with reference to the drawings.

第1図は本発明の電子式キヤツシユレジスタの回路構成
を示すブロツク図で、(1)は制御回路を構成する中央
処理ユニツト(CPU)で、演算回路、インストラクシヨ
ンデコーダ、I/Oコントローラ、メモリ制御回路等が内
蔵され、キーボード(2)の各キー操作信号に基づい
て、各種演算処理を行ない各部を制御する。(3)はア
ドレスバス(4)及びデータバス(5)を介してCPU
(1)に接続されたリード・オンリー・メモリ(ROM)
で、キーボード(2)の各キー操作信号に基づいて、CP
U(1)の行なう金銭登録手順や記憶制御、出力制御等
のインストラクシヨン・プログラムが予め記憶されてい
る。(6)はアドレスバス(4)とデータバス(5)を
介してCPU(1)に接続されたRAMで、CPU(1)で演算
処理されたデータが記憶され、精算あるいは点検時にCP
U(1)により読み出される。(7)はキーボード
(2)より入力されたデータあるいはCPU(1)で演算
処理されたデータを表示する表示器である。(8)はレ
シート及びジヤーナル用紙に印字を行なうプリンタでCP
U(1)により印字制御されている。(9)はCPU(1)
の制御の下に不揮発性メモリ(10)に特定のデータを書
込みあるいは読み出し制御を行なうPROMライターであ
る。不揮発性メモリ(10)は周知のプログラマブル・リ
ード・オンリー・メモリ(PROM)で構成される。PROMは
データを一度書込むと消去できず、電気的に切り離され
てもその記憶を半永久的に保存することができる。(1
1)(12)(13)はアドレスバス(4)及びデータバス
(5)に接続され、各々キーボード(2)、表示器
(7)、プリンタ(8)を駆動する駆動回路である。
FIG. 1 is a block diagram showing a circuit configuration of an electronic cache register of the present invention. (1) is a central processing unit (CPU) which constitutes a control circuit, and includes an arithmetic circuit, an instruction decoder and an I / O controller. , A memory control circuit, etc. are built in, and various arithmetic processing is performed based on each key operation signal of the keyboard (2) to control each unit. (3) CPU via address bus (4) and data bus (5)
Read-only memory (ROM) connected to (1)
Then, based on each key operation signal of the keyboard (2), CP
Instruction programs such as the cash registration procedure, memory control, and output control performed by U (1) are stored in advance. (6) is a RAM connected to the CPU (1) via the address bus (4) and the data bus (5), and the data processed by the CPU (1) is stored in the RAM.
Read by U (1). Reference numeral (7) is a display for displaying data input from the keyboard (2) or data processed by the CPU (1). (8) is a printer that prints on receipts and journal paper CP
Printing is controlled by U (1). (9) is the CPU (1)
Is a PROM writer that controls the writing or reading of specific data in the nonvolatile memory (10) under the control of. The non-volatile memory (10) is composed of a well-known programmable read only memory (PROM). PROM cannot be erased once data is written, and its memory can be stored semipermanently even if it is electrically disconnected. (1
Drive circuits 1), 12) and 13) are connected to the address bus 4 and the data bus 5 and drive the keyboard 2, the display 7 and the printer 8, respectively.

第2図はキーボード(2)のキー配列を示す図で、(1
4)はモードコントロール錠であり、図示しない所定の
鍵の挿入回動に応動して、「OFF」、金銭登録「REG」、
点検「X」、精算「Z」、設定「P」の各モードが選択
される。又キーボード(2)には置数のためのテンキー
(15)、部門キー(16)、取引別キー(17)が設けら
れ、取引別キー(17)には合計/現金キー「CASH」(17
a)、小計キー「ST」(17b)、両替キー「#/NS」(17
c)、乗算キー「X」(17d)、ELRキー「ELR」(17
e)、訂正キー「VOID」(17f)等が配列されている。
Figure 2 shows the keyboard layout of the keyboard (2).
4) is a mode control lock, which responds to the insertion and rotation of a predetermined key (not shown), "OFF", cash registration "REG",
Each mode of inspection "X", settlement "Z", and setting "P" is selected. The keyboard (2) is provided with a numeric keypad (15) for entering numbers, a department key (16) and a transaction key (17). The transaction key (17) has a total / cash key "CASH" (17).
a), Subtotal key “ST” (17b), Exchange key “# / NS” (17
c), multiplication key "X" (17d), ELR key "ELR" (17
e), the correction key “VOID” (17f), etc. are arranged.

第3図はRAM(6)の構成を示し、1日の売上データが
商品部門別、取引別等に区分して記憶される領域(6A)
と、データが転送されるXレジスタ(6B)とYレジスタ
(6C)と、累計の売上合計金額(GT)が記憶される領域
(6D)と、CPU(1)で処理されるデータが記憶される
領域(6E)〜(6I)等で構成され、精算操作で領域(6
D)以外はクリアされるよう構成されている。
Fig. 3 shows the structure of the RAM (6), which is an area (6A) where the daily sales data is divided into product departments, transactions, etc.
The X register (6B) and the Y register (6C) to which the data is transferred, the area (6D) where the total sales amount (GT) is stored, and the data processed by the CPU (1) are stored. Area (6E) to (6I), etc., and the area (6
Except for D), it is configured to be cleared.

第4図は不揮発性メモリ(10)の構成を示し、1個のPR
OMの記憶容量が65536ビツトのメモリが3個使用され、
全体で196608ビツトの記憶容量を備えている。又書込ま
れる金銭登録データは、1情報につき80ビツトのデータ
が書込まれ、2428個分即ち194240ビツトが金銭登録デー
タの記憶領域として割当てられ、残りの領域は区分指定
データ等を記憶する領域として割当てられている。
Fig. 4 shows the configuration of the non-volatile memory (10), and one PR
Three OM storage capacities of 65536 bits are used,
It has a total storage capacity of 196,608 bits. As for the money registration data to be written, 80 bits of data are written per information, 2428 bits, that is, 194240 bits are allocated as a storage area for the money registration data, and the remaining area is an area for storing the classification designation data and the like. Is assigned as.

次に斯る構成よりなる本発明の動作につきフローチヤー
トに基づき説明する。
Next, the operation of the present invention having such a configuration will be described based on a flow chart.

先ずモードコントロール錠(14)を金銭登録「REG」の
位置に設定し、登録操作を行なうと通常の電子式キヤツ
シユレジスタと同様に商品部門別、取引別等に区分して
RAM(6)の領域(6A)に売上データの登録が行なわれ
る。そこで1日の登録業務を終了し、モードコントロー
ル錠(14)を精算「Z」の位置に設定し、精算操作を行
なうと、第5図に示すようにCPU(1)はステツプ(S
1)でRAM(6)の領域(6A)に記憶されているデータを
順次読み出しプリンタ(8)に供給し精算レポートの印
字を行なう。この際当日の総売上合計金額が読み出され
印字される時、CPU(1)はステツプ(S6)でRAM(6)
の領域(6D)のデータに当日の総売上合計金額を加算
し、累計の売上合計金額(GT)を求め印字を行なう。又
同時にCPU(1)はステツプ(S8)でPROMライター
(9)を制御し不揮発性メモリ(10)の金銭登録データ
領域の最新の空き領域に総売上合計金額データを記憶さ
せる。この際CPU(1)はステツプ(S7)で総売上合計
金額データから所定のパリテイ演算を行ない演算結果を
総売上合計金額データと共に、不揮発性メモリ(10)に
書込む。そして精算レポートの印字終了時に、CPU
(1)はステツプ(S9)でRAM(6)の登録データをク
リアし精算動作を終了する。このようにして日々の総売
上合計金額データが、不揮発性メモリ(10)に順次記憶
されるので、データを確実に保護することが出来る。今
不揮発性メモリ(10)には、2428個のデータ書込み領域
が確保されており、数年分のデータの記憶が可能であ
る。
First, set the mode control lock (14) at the position of cash registration "REG", and if you perform the registration operation, it will be divided into product divisions, transactions, etc. like ordinary electronic cash registers.
Sales data is registered in the area (6A) of the RAM (6). Therefore, when the registration work for one day is completed, the mode control lock (14) is set to the position of the adjustment "Z", and the adjustment operation is performed, the CPU (1) causes step (S) as shown in FIG.
In 1), the data stored in the area (6A) of the RAM (6) is sequentially read out and supplied to the printer (8) to print a settlement report. At this time, when the total sales amount of the day is read out and printed, the CPU (1) is RAM (6) in step (S6)
Add the total sales total amount for the day to the data in area (6D) and calculate the total sales amount (GT) and print it. At the same time, the CPU (1) controls the PROM writer (9) in step (S8) to store the total sales amount data in the latest free area of the cash registration data area of the non-volatile memory (10). At this time, the CPU (1) performs a predetermined parity calculation from the total sales total amount data in step (S7) and writes the calculation result together with the total sales total amount data into the non-volatile memory (10). When the payment report is printed, the CPU
In step (1), the registered data in the RAM (6) is cleared in step (S9), and the settlement operation is completed. In this way, the daily total sales total amount data is sequentially stored in the non-volatile memory (10), so that the data can be surely protected. Now, in the non-volatile memory (10), 2428 data writing areas are secured, and data for several years can be stored.

尚記憶する際売上合計金額と共に年度データを併せて記
憶しておけば、キーボード(2)の所定の読み出しキー
操作と年度データの入力により、CPU(1)は不揮発性
メモリ(10)より同一年度の売上合計金額データの読み
出しを行ないプリンタ(8)で年度毎に印字出力するこ
とが可能である。
If the yearly data is also stored together with the total sales amount, the CPU (1) stores the same year from the non-volatile memory (10) by operating the predetermined read key on the keyboard (2) and inputting yearly data. It is possible to read out the total sales amount data of and print out for each year by the printer (8).

次に不揮発性メモリ(10)に記憶されているデータを読
み出し、それ迄の累計売上合計金額を求めレポートを発
行する動作につき説明する。
Next, the operation of reading the data stored in the non-volatile memory (10), obtaining the cumulative total amount of sales until then, and issuing a report will be described.

先ずモードコントロール錠(14)をプリセツト「P」の
位置に設定し、VOIDキー(17f)を操作する。VOIDキー
(17f)信号を検出したCPU(1)は、ステツプ(S10)
でプリセツトモードか否かの判定に続き、ステツプ(S1
1)でRAM(6)に設けたアドレスカウンタ領域(6E)に
サーチ開始番地の「0000」をセツトし、ステツプ(S1
2)で不揮発性メモリ(10)よりデータを読み出し、次
にステツプ(S14)でアドレスカウンタ領域(6E)の値
を+1しながら、不揮発性メモリ(10)の番地を順次指
定し、データが記憶されているか否かステツプ(S12)
〜(S14)で順次チエツクすることにより、データが記
憶されていないアドレスが求まると、ステツプ(S15)
でそのアドレスから−1したアドレスデータを最終のデ
ータが記憶されているアドレスデータとして求める。続
いてステツプ(S16)でこの値をRAM(6)のアドレスカ
ウンタ領域(6E)と最終アドレスデータ記憶領域(6F)
に書込む。これによりCPU(1)は次にステツプ(S17)
に進み、アドレスカウンタ領域(6E)にセツトされてい
るアドレスデータに基づき不揮発性メモリ(10)のアド
レス指定を行なって、不揮発性メモリ(10)に記憶され
ているある日の売上合計金額データを読み出し、RAM(1
0)のXレジスタ領域(6B)に書込んだ後、ステツプ(S
18)で領域(6B)に書込まれたデータに基づき所定のパ
リテイ計算を行ない計算結果をRAM(6)のパリテイデ
ータ領域(6H)に書込む。続いてCPU(1)はステツプ
(S19)で売上合計金額データが記憶されていた不揮発
性メモリ(10)の領域から、データ書込み時に一緒に書
込まれていたパリテイ値を読み出し、ステツプ(S20)
でこの値とステツプ(S18)で演算して求めたパリテイ
値の比較を行なう。不揮発性メモリ(10)より読み出し
た売上合計金額データが書込み時と同じで変化していな
ければ、パリテイ値も同一となるけれども80ビツトより
なる売上合計金額データの1ビツトでも変化しておれば
パリテイ値は異なる為、これにより不揮発性メモリ(1
0)のデータが誤っているか否かをチエツクすることが
できる。このようにしてデータのチエツクを行ない誤り
がない場合には、ステツプ(S20)からステツプ(S24)
に進むが、誤りが検出された場合にはステツプ(S21)
に進み、RAM(6)のアドレスカウンタ領域(6E)の値
が「0000」か否か判定を行なう。この結果アドレスカウ
ンタ領域(6E)の値が「0000」即ち最初のデータに誤り
が有る場合には、ステツプ(S26)に進み第7図(イ)
に示すように、日付、時刻、レポート名の印字を行なっ
た後、ステツプ(S27)でサービスマンコールの印字を
(ロ)に示すように行ない、RAM(6)のコードデータ
領域(6I)に所定コードを書込んだ後レポートを発行し
て終了する。所定コードが書込まれると、以後動作する
前にCPU(1)がこのコードを検出することにより不動
作状態に設定する。
First, the mode control lock (14) is set to the position of the preset "P", and the VOID key (17f) is operated. The CPU (1) that detected the VOID key (17f) signal is connected to the step (S10)
To determine whether it is in preset mode or not, follow the steps (S1
In step 1), set the search start address "0000" in the address counter area (6E) provided in the RAM (6), and set the step (S1
The data is read from the non-volatile memory (10) in 2) and then the address of the non-volatile memory (10) is sequentially specified while the value of the address counter area (6E) is incremented by 1 in step (S14), and the data is stored. Whether or not it is step (S12)
By sequentially checking in ~ (S14), if an address where no data is stored is found, step (S15)
Then, the address data obtained by subtracting -1 from the address is obtained as the address data in which the final data is stored. Then, in step (S16), this value is transferred to the address counter area (6E) and final address data storage area (6F) of the RAM (6).
Write to. This causes the CPU (1) to next step (S17)
Then, the non-volatile memory (10) is addressed based on the address data set in the address counter area (6E), and the total sales amount data for one day stored in the non-volatile memory (10) is displayed. Read, RAM (1
After writing to the X register area (6B) of 0), the step (S
A predetermined parity calculation is performed based on the data written in the area (6B) in 18) and the calculation result is written in the parity data area (6H) of the RAM (6). Then, the CPU (1) reads the parity value that was written at the time of writing the data from the area of the non-volatile memory (10) in which the total sales amount data was stored in the step (S19), and the step (S20)
Then, this value is compared with the parity value calculated in step (S18). If the total sales amount data read from the non-volatile memory (10) is the same as at the time of writing and has not changed, the parity value will be the same, but if even one bit of the total sales amount data of 80 bits has changed, the parity value will change. Since the values are different, this allows the nonvolatile memory (1
It is possible to check whether the data in 0) is incorrect. In this way, when the data is checked and there is no error, the steps (S20) to (S24)
But if an error is detected, step (S21)
Then, it is determined whether the value of the address counter area (6E) of the RAM (6) is "0000". As a result, when the value of the address counter area (6E) is "0000", that is, when the first data has an error, the process proceeds to step (S26) and FIG.
After printing the date, time, and report name as shown in, print the serviceman call in step (S27) as shown in (b), and in the code data area (6I) of RAM (6). After writing the predetermined code, issue a report and end. When a predetermined code is written, the CPU (1) detects this code and sets it to the inactive state before operating thereafter.

しかしながらアドレスカウンタ領域(6E)の値が「000
0」でない場合、CPU(1)はステツプ(S22)に進みそ
の時のアドレスカウンタ領域(6E)のデータをRAM
(6)のエラーアドレスデータ領域(6G)に書んだ後、
ステツプ(S23)でエラーフラグをセツトしステツプ(S
24)に進む。ステツプ(S24)でアドレスカウンタ領域
(6E)の値が「0000」か否か即ちサーチが終了したか否
かの検出を行ない、未だ終了していなければ、CPU
(1)はステツプ(S25)でアドレスカウンタ領域(6
E)の値を80ビツト分ダウンした値に設定した後、ステ
ツプ(S17)に戻り新しく設定したアドレスデータに基
づき、不揮発性メモリ(10)より売上合計金額データを
読み出し、前述と同様にしてデータの誤りのチエツクを
行なう。この際最新のデータから古いデータへとチエツ
クが行なわれ、複数個のデータに誤りが有ったならば、
エラーアドレスデータ領域(6G)にはその中で最も古い
データのアドレスデータが記憶されることになる。
However, the value in the address counter area (6E) is "000.
If it is not "0", the CPU (1) proceeds to step (S22) and stores the data of the address counter area (6E) at that time in the RAM.
After writing to the error address data area (6G) in (6),
The error flag is set in step (S23) and then step (S
Proceed to 24). In step (S24), it is detected whether or not the value of the address counter area (6E) is "0000", that is, whether or not the search is completed. If it is not completed, the CPU
(1) is the step (S25) in the address counter area (6
After setting the value of E) to a value down by 80 bits, return to step (S17) and read the total sales amount data from the non-volatile memory (10) based on the newly set address data, and perform the same data as above. Check for the mistake of. At this time, if the check is performed from the latest data to the old data and there are errors in multiple data,
In the error address data area (6G), the address data of the oldest data is stored.

このようにして不揮発性メモリ(10)に記憶されている
全てのデータを読み出し、アドレスカウンタ領域(6E)
の値が「0000」になると、CPU(1)はステツプ(S24)
からステツプ(S30)へ進み、第8図(イ)に示すよう
に日付、時刻、レポート各印字を行ない、続いてステツ
プ(S31)でRAM(6)の領域(6F)に記憶されている最
終アドレスデータを読み出し、所定の演算によりデータ
件数に変換し、(ロ)に示すように積算区間の印字を行
なう。次にCPU(1)はステツプ(S32)でエラーフラグ
がセツトされているか否かの判定を行ない、不揮発性メ
モリ(10)のデータに全く誤りがなくフラグがセツトさ
れれていない場合には、ステツプ(S35)に進むが、デ
ータに誤りがありフラグがセツトされていた場合には、
RAM(6)のエラーアドレスデータ領域(6G)よりデー
タを読み出し、第9図(ハ)のように何件目のデータに
誤りが生じているかを印字し、続いてステツプ(S34)
でサービスマンコールの印字を(ニ)のように行なった
後ステツプ(S35)に進む。ステツプ(S35)に進むとCP
U(1)は、RAM(6)の領域(6B)(6C)をクリアした
後、ステツプ(S36)でアドレスカウンタ領域(6E)に
「0000」を設定し、ステツプ(S37)でアドレスカウン
タ領域(6E)のアドレスデータに基づき、不揮発性メモ
リ(10)より売上合計金額データを読み出し、RAM
(6)のXレジスタ領域(6B)に転送した後、ステツプ
(S39)でYレジスタ領域(6C)の値と加算を行ない加
算結果を再び領域(6C)に書込む。これにより領域(6
C)には売上合計金額が加算された累計売上金額データ
が記憶される。累計売上金額が求まるとCPU(1)は次
のステツプ(S40)に進み、領域(6C)より求めた累計
売上金額データを読み出し第8図(ハ)或は第9図
(ホ)のように印字を行なう。続いてステツプ(S41)
でエラーフラグがセツトされているか否かチエツクを行
ない、セツトされていなければステツプ(S42)に進みR
AM(6)の領域(6F)に記憶されている最終アドレスデ
ータと、アドレスカウンタ領域(6E)のデータの比較を
行ない、全てのデータの読み出しが終了したか否かのチ
エツクを行なう。そこで読み出しが終了していなけれ
ば、次にステツプ(S43)で次のデータを読み出すべ
く、アドレスカウンタ領域(6E)のアドレスデータを80
ビツト分進めたデータとし、ステツプ(S37)に戻り前
述と同様にして不揮発性メモリ(10)よりデータを読み
出し累計売上合計金額を求め順次印字を行なう。このよ
うにして不揮発性メモリ(10)よりの読み出しが進み、
アドレスカウンタ領域(6E)のアドレスデータが、領域
(6F)に記憶されている最終アドレスデータと一致し読
み出しを終了すると、ステツプ(S42)からステツプ(S
46)に進みレポートを発行して終了する。この結果第8
図に示すように不揮発性メモリ(10)に記憶されている
321件の全データの累計売上合計金額が印字されたレポ
ートが発行される。
In this way, all the data stored in the non-volatile memory (10) is read, and the address counter area (6E) is read.
When the value of becomes "0000", the CPU (1) goes to step (S24)
To step (S30), the date, time, and report are printed as shown in FIG. 8 (a), and then, at step (S31), the final data stored in the area (6F) of the RAM (6) is stored. The address data is read, converted into the number of data items by a predetermined calculation, and the integrated section is printed as shown in (b). Next, the CPU (1) determines in step (S32) whether or not the error flag is set. If the data in the non-volatile memory (10) has no error and the flag is not set, Go to step (S35), but if there is an error in the data and the flag is set,
The data is read from the error address data area (6G) of the RAM (6), the number of the error data is printed as shown in FIG. 9 (C), and then the step (S34)
After printing the serviceman call as in (d), proceed to step (S35). CP at step (S35)
After clearing the areas (6B) and (6C) of RAM (6), U (1) sets "0000" in the address counter area (6E) in step (S36) and the address counter area in step (S37). Based on the address data of (6E), read the total sales amount data from the non-volatile memory (10)
After transferring to the X register area (6B) in (6), the value in the Y register area (6C) is added in step (S39), and the addition result is written in the area (6C) again. This gives the area (6
The cumulative sales amount data in which the total sales amount is added is stored in C). When the cumulative sales amount is obtained, the CPU (1) proceeds to the next step (S40) and reads out the accumulated sales amount data obtained from the area (6C) as shown in FIG. 8 (c) or FIG. 9 (e). Print. Then step (S41)
Check whether or not the error flag has been set with, and if not set, proceed to step (S42) R
The final address data stored in the area (6F) of AM (6) is compared with the data of the address counter area (6E) to check whether or not all the data has been read. If the reading is not completed, the address data in the address counter area (6E) is set to 80 in order to read the next data in the next step (S43).
The data advanced by the bit is set, the process returns to step (S37), the data is read from the non-volatile memory (10) in the same manner as described above, the cumulative total sales amount is calculated, and the printing is sequentially performed. In this way, reading from the non-volatile memory (10) proceeds,
When the address data in the address counter area (6E) matches the final address data stored in the area (6F) and the reading is completed, the steps (S42) to (S42)
Proceed to 46) and issue a report to finish. As a result of this
Stored in non-volatile memory (10) as shown
A report is printed with the cumulative total sales amount of all 321 data.

一方不揮発性メモリ(10)のデータに誤りが有る場合に
は、ステツプ(S41)からステツプ(S44)に進み、RAM
(6)のエラーアドレスデータ領域(6G)に記憶されて
いるアドレスデータから−1した値と、アドレスカウン
タ領域(6E)のデータの一致判定を行ない、一致してい
なければステツプ(S43)に進み同様のステツプを繰り
返して不揮発性メモリ(10)よりデータを読み出し、累
計売上合計金額を順次印字する。そしてエラーアドレス
データ領域(6G)に記憶されているアドレスデータの1
つ手前のアドレスまで印字が行なわれると、ステツプ
(S44)で一致が判定されステツプ(S45)に進みRAM
(6)のコードデータ領域(6I)に所定コードを書込ん
だ後、ステツプ(S46)でレポートを発行して終了す
る。この結果第9図に示すように、108件目でエラーが
発生しているので、107件迄の累計売上合計金額の印字
を行ないレポートを発行する。
On the other hand, if there is an error in the data in the non-volatile memory (10), proceed from step (S41) to step (S44)
The value determined by subtracting -1 from the address data stored in the error address data area (6G) of (6) and the data of the address counter area (6E) are judged to be coincident. If they do not coincide, the process proceeds to step (S43). The same steps are repeated to read the data from the non-volatile memory (10) and sequentially print the cumulative total sales amount. And 1 of the address data stored in the error address data area (6G)
When printing is performed up to the previous address, a match is determined in step (S44) and the process proceeds to step (S45) and RAM
After writing a predetermined code in the code data area (6I) of (6), a report is issued in step (S46), and the process ends. As a result, as shown in FIG. 9, since an error has occurred in the 108th case, the cumulative total sales amount up to 107 cases is printed and a report is issued.

尚前述の実施例では、データに誤りが生じた108件目の
直前即ち107件目迄のデータは累計加算され印字される
が、109〜321件目のデータが正しくても印字されないの
でどのようなデータか分らない為、誤りがあったデータ
には第10図に示すように例えば「*」を付して誤りであ
ることを指示すると共に、誤りが生じた以降は累計加算
は行なわず、不揮発性メモリ(10)より読み出した売上
合計金額データを印字することにより、全体のデータの
確認が可能となる。このようにしてデータに誤りが有る
ことが検出され、RAM(6)の領域(6I)に所定コード
が書込まれると以後不動作となる為、サービスマンを呼
び修復の為の処理を行なうようにする。
In the above-described embodiment, the data immediately before the 108th case, that is, up to the 107th case, in which an error has occurred in the data, is cumulatively added and printed. Since it is not known that the data is erroneous, the data having an error is marked with, for example, "*" as shown in FIG. 10 to indicate that it is an error, and cumulative addition is not performed after the error occurs. By printing the total sales amount data read from the non-volatile memory (10), it is possible to confirm the entire data. In this way, it is detected that there is an error in the data, and if a predetermined code is written in the area (6I) of the RAM (6), it will become inoperable thereafter, so call a serviceman and perform processing for repair. To

(ト) 発明の効果 上述の如く本発明の電子式キヤツシユレジスタは、売上
合計金額データを不揮発性メモリに書込む際、書込み電
圧の低下等で正常にデータの書込みが行なわれず経時的
にデータが変化した場合でも、不揮発性メモリに記憶さ
れているデータを読み出しレポートを出力する際、デー
タの正否をチエツクしデータに誤りが見つかれば、正し
い範囲のデータを印字出力すると共に、オペレータに誤
りが有ることを報知するよう構成したことにより、早期
にデータの誤りをチエツクでき修復を計ることができ、
少なくとも正しい範囲のデータを知ることができる。
(G) Effect of the Invention As described above, the electronic cash register of the present invention does not normally write data when the total sales amount data is written to the non-volatile memory and the data is not written normally due to a decrease in write voltage. Even if the value changes, when reading the data stored in the non-volatile memory and outputting the report, if the data is checked for correctness and an error is found in the data, the data in the correct range is printed out and the operator is notified of the error. Since it is configured to notify that there is, it is possible to check the error of the data early and measure the repair,
At least you can know the correct range of data.

【図面の簡単な説明】 第1図は本発明の電子式キヤツシユレジスタの構成を示
すブロツク図、第2図は第1図のキーボードを示すキー
配列図、第3図は第1図のRAMの構成を示す模式図、第
4図は同じく不揮発性メモリの構成を示す模式図、第5
図、第6図は第1図の動作状態を示すフローチヤート、
第7図、第8図、第9図、第10図はレポートの印字状態
を示す図である。 (1)……CPU、(2)……キーボード、(3)……RO
M、(6)……RAM、(7)……表示器、(8)……プリ
ンタ、(9)……PROMライター、(10)……不揮発性メ
モリ。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a configuration of an electronic cache register of the present invention, FIG. 2 is a key arrangement diagram showing a keyboard of FIG. 1, and FIG. 3 is a RAM of FIG. FIG. 4 is a schematic diagram showing the configuration of FIG.
FIG. 6 and FIG. 6 are flow charts showing the operating state of FIG.
FIG. 7, FIG. 8, FIG. 9, and FIG. 10 are views showing the printed state of the report. (1) …… CPU, (2) …… keyboard, (3) …… RO
M, (6) ... RAM, (7) ... display, (8) ... printer, (9) ... PROM writer, (10) ... nonvolatile memory.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】金銭登録データ及び精算、登録、プリセッ
ト等の操作モードを入力するキーボードと、前記キーボ
ードから入力される金銭登録データ並びに累計売上合計
金額データを記憶するRAMと、前記累計売上金額データ
とそのパリテイ演算結果との対を複数記憶可能な不揮発
性メモリと、前記不揮発性メモリに対する書込みあるい
は読み出し制御を行なうメモリ制御装置と、累計演算手
段と、パリテイ演算手段と、比較手段と、プリンタと、
前記キーボードのキー信号に応動して前記各部の制御を
実行する手段とを具備し、 前記キーボードより登録操作モードを指定する入力があ
ると、前記制御手段は前記キーボードより入力される金
銭登録データを順次前記RAMに格納し、また、前記キー
ボードより精算操作モードを指定する入力があると、前
記制御手段は前記累計演算手段により前記RAMに格納さ
れている金銭登録データに基づいて総売上金額データを
算出し前記RAM中の累計売上合計金額データに累計加算
すると共にこの累計加算された累計売上合計金額データ
に対するパリテイ演算を前記パリテイ演算手段を用いて
実行させその結果及び前記累計売上合計金額データの対
を新たなデータとして前記不揮発性メモリに書き込むよ
うに前記メモリ制御部を制御し、更に、前記キーボード
よりプリセット操作モードを指定する入力があると、前
記制御手段は前記メモリ制御部を制御して前記不揮発性
メモリ中の累計売上合計金額データとパリテイ演算結果
との対を順次読み出すと共に読み出した累計売上合計金
額データに対する新たなパリテイ演算を前記パリテイ演
算手段を用いて実行しその結果と前記不揮発性メモリに
前記読み出された累計売上合計金額データと対をなすパ
リテイ演算結果とを前記比較手段にて比較し、一致しな
い場合誤りがあることを前記プリンタで印字することを
特徴とする電子式キャッシュレジスタ。
1. A keyboard for inputting cash registration data and operation modes such as settlement, registration, and preset, a RAM for storing cash registration data and cumulative total sales amount data input from the keyboard, and the cumulative sales amount data. A non-volatile memory capable of storing a plurality of pairs of the parity calculation result and the parity calculation result, a memory control device for controlling writing or reading to the non-volatile memory, a cumulative calculation means, a parity calculation means, a comparison means, and a printer. ,
And a means for executing control of the respective parts in response to a key signal of the keyboard, and when there is an input for designating a registration operation mode from the keyboard, the control means outputs money registration data input from the keyboard. Sequentially storing in the RAM, and when there is an input for designating the settlement operation mode from the keyboard, the control means calculates the total sales amount data based on the money registration data stored in the RAM by the cumulative calculation means. Calculated and cumulatively added to the cumulative total sales amount data in the RAM, and executing the parity calculation for the cumulative total cumulative sales amount data using the parity calculation means, and the result and the total cumulative total amount data pair. To the nonvolatile memory, and controls the memory controller to write the new data to the nonvolatile memory. When a preset operation mode is input from the controller, the control unit controls the memory control unit to sequentially read the pair of cumulative total sales amount data and the parity calculation result in the non-volatile memory, and to read the accumulated total. A new parity calculation for the total sales amount data is executed by using the parity calculation means, and the result and the parity calculation result forming a pair with the cumulative total sales amount data read to the nonvolatile memory are sent to the comparison means. The electronic cash register is characterized in that if there is no match, an error is printed by the printer.
JP15362386A 1986-06-30 1986-06-30 Electronic cash register Expired - Lifetime JPH071514B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15362386A JPH071514B2 (en) 1986-06-30 1986-06-30 Electronic cash register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15362386A JPH071514B2 (en) 1986-06-30 1986-06-30 Electronic cash register

Publications (2)

Publication Number Publication Date
JPS638992A JPS638992A (en) 1988-01-14
JPH071514B2 true JPH071514B2 (en) 1995-01-11

Family

ID=15566539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15362386A Expired - Lifetime JPH071514B2 (en) 1986-06-30 1986-06-30 Electronic cash register

Country Status (1)

Country Link
JP (1) JPH071514B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5836386B2 (en) * 1979-01-31 1983-08-09 東芝テック株式会社 register

Also Published As

Publication number Publication date
JPS638992A (en) 1988-01-14

Similar Documents

Publication Publication Date Title
JPH0624946Y2 (en) Electronic cash register
EP0180978B1 (en) Electronic cash register
JPH071514B2 (en) Electronic cash register
IE49452B1 (en) Control means for franking machines
JPH077474B2 (en) Electronic cash register
JPH0719307B2 (en) Electronic cash register
JPH0744671A (en) Ic card
JPH0418072Y2 (en)
JPH0417558B2 (en)
JPS5826058B2 (en) Registration data correction method for cash register
JPH026120B2 (en)
JPS6127014Y2 (en)
JPH0258671B2 (en)
JPH0797391B2 (en) Cash machine
JPH1194638A (en) Electronic measuring instrument
JP2651313B2 (en) Portable meter reading data processing unit
JPH0877077A (en) Data processing device
JPH0512570A (en) Electronic cash register
JPS58109966A (en) Cash accounting device with data editing function
JPS6367228B2 (en)
JPS5834524Y2 (en) electronic cash register
JPS5836386B2 (en) register
JPH1091650A (en) Portable meter reading data processing unit
JPS62239297A (en) electronic cash register
JPH08315256A (en) Electronic cash register