Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0715707B2 - High resolution image compression method and apparatus - Google Patents
[go: Go Back, main page]

JPH0715707B2 - High resolution image compression method and apparatus - Google Patents

High resolution image compression method and apparatus

Info

Publication number
JPH0715707B2
JPH0715707B2 JP1303485A JP30348589A JPH0715707B2 JP H0715707 B2 JPH0715707 B2 JP H0715707B2 JP 1303485 A JP1303485 A JP 1303485A JP 30348589 A JP30348589 A JP 30348589A JP H0715707 B2 JPH0715707 B2 JP H0715707B2
Authority
JP
Japan
Prior art keywords
pixels
image
tile
pixel
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1303485A
Other languages
Japanese (ja)
Other versions
JPH03156578A (en
Inventor
エイ.フリノワ ザビア
イー.コンシーナ ステファノ
Original Assignee
シュルンベルジェ テクノロジーズ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シュルンベルジェ テクノロジーズ,インコーポレイテッド filed Critical シュルンベルジェ テクノロジーズ,インコーポレイテッド
Publication of JPH03156578A publication Critical patent/JPH03156578A/en
Publication of JPH0715707B2 publication Critical patent/JPH0715707B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/403Edge-driven scaling; Edge-based scaling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Digital Computer Display Output (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は画像の高解像度圧縮技術に関するものであっ
て、更に詳細には、圧縮された高解像度のアイコン画像
がテスト中の集積回路の動作状態を表わすより大きな画
像から形成される集積回路における動作欠陥の動的画像
形成のための方法及び装置に関するものである。
Description: TECHNICAL FIELD The present invention relates to high resolution image compression techniques, and more particularly, to a larger compressed high resolution icon image representing the operational state of the integrated circuit under test. A method and apparatus for dynamic imaging of motion defects in an integrated circuit formed from an image.

従来技術 超大規模(VLSI)集積回路の内部特徴寸法が減少するに
従い、より高速で且つより信頼性のある設計及びテスト
を行なう要求が高まっている。従来の集積回路(IC)テ
スタは、テスト中の装置(DUT)の外部ピンから情報を
検索することが可能であるに過ぎず、従って爾後の診断
を行なうことが制限されていた。従来のテスタで検知さ
れる欠陥は、部品内部の何れかの点におけるズレによっ
て発生される場合がある。DUTが数千個のゲートを有す
るものである場合、欠陥を識別することは極めて複雑且
つ困難な問題となる。
2. Description of the Related Art As the internal feature size of very large scale (VLSI) integrated circuits decreases, the demand for faster and more reliable design and testing is increasing. Conventional integrated circuit (IC) testers are only capable of retrieving information from the external pins of the device under test (DUT), thus limiting subsequent diagnostics. Defects detected by conventional testers may be caused by misalignment at any point inside the component. If the DUT has thousands of gates, identifying defects becomes a very complex and difficult problem.

典型的なテスト動作において、従来のICテスタ(ICの入
力ピンへ励起を与え且つIC出力ピンにおいてその結果を
測定するもの)は、IC装置をテストする場合にテストベ
クトルシーケンスにおいて何れかのベクトル(例えば、
ベクトルv)における欠陥を検知するものである。この
テストシーケンスは、多数のテストベクトルを有する場
合があり、例えば、100個又はそれ以上のテストベクト
ルを有することがあり、各ベクトルのDUTのピンへ印加
される例えば入力電圧などのような一組の励起を表わし
ている。検知された欠陥の発生源はチップ内のどこかに
おいて、そのシーケンスの最初のベクトル(ベクトル
1)とその欠陥が検知されたベクトル(ベクトルv)と
の間の何れかのベクトル(例えば、ベクトルa)におい
て発生する。従って、この欠陥は、前方へ伝搬し且つベ
クトルvにおいてDUTの外部ピン乃至はボンドパッドに
表われる。従って、ベクトルaにおいて発生する欠陥の
性質、位置及び発生時間を同定即ち識別することが望ま
しい。
In a typical test operation, a conventional IC tester (providing excitation to an input pin of an IC and measuring the result at an IC output pin) will test for any vector (in a test vector sequence) when testing an IC device. For example,
The defect in the vector v) is detected. This test sequence may have a large number of test vectors, for example 100 or more, and a set such as the input voltage applied to the pins of the DUT for each vector. Represents the excitation of. The source of the detected defect is somewhere in the chip, and any vector between the first vector in the sequence (vector 1) and the vector in which the defect was detected (vector v) (eg vector a). ) Occurs in. Thus, this defect propagates forward and appears at the vector v at the external pin or bond pad of the DUT. Therefore, it is desirable to identify, or identify, the nature, location, and time of occurrence of defects in vector a.

従って、チップの内部探査を行なうことが必要である。
長年の間、好適な解決方法は、低エネルギ(約1keV)の
走査型電子顕微鏡(SEM)を使用してチップを探査する
ことであった。例えば、E. Menzel及びE. Kubalek共
著の「集積回路の電子ビームテストの基礎(Fundamenta
ls of Electron Beam Testing of Integarated
Circuits)」、5 スキャニング103−122(1983)、及
びE. Plies及びG. Otto共著の「機械的及び電子プロ
ーブを使用する集積回路内部の電圧測定(Voltage Mea
surement Inside Integrated Circuit Using Mech
anical and Electron Probes)」、IVスキャニング
エレクトロンマイクロスコピー1491−1500(1985)の文
献を参照するとよい。
Therefore, it is necessary to perform an internal probe of the chip.
For many years, the preferred solution has been to probe the chip using a low energy (about 1 keV) scanning electron microscope (SEM). For example, E. Menzel and E. Kubalek, "Basics of Electron Beam Testing of Integrated Circuits (Fundamenta
ls of Electron Beam Testing of Integarated
Circuits), 5 Scanning 103-122 (1983), and E. Plies and G. Otto, "Voltage Mea inside Integrated Circuits Using Mechanical and Electronic Probes."
surement Inside Integrated Circuit Using Mech
anical and Electron Probes) ”, IV Scanning Electron Microscopy 1491-1500 (1985).

最近まで、SEMは高度の研究所の装置であって、熟練し
た研究者によってのみ使用されていた。1987年におい
て、「IDS 5000」ワークステーションをベースとした
電子ビームテストシステムがシュルンベルジェ社によっ
て市販された。S. Concina、G. Liu、L. Lattanzi、
S. Reyfman、N. Richardson、「ワークステーション
をベースとした電子ビームテスタにおけるソフトウェア
統合(Software Integration in a Workstation
Based E−Beam Tester)」、インターナショナル・
テスト・コンフェランス・プロシーリングズ(1986)、
N. Richardson、「VLSI回路デバッグ用の電子ビーム探
査(E−Beam Probing for VLSI Circuit Debu
g)」、VLSIシステムズデザイン(1987)、S. Concin
a、N.Richardson、「IDS 5000:VLSI用統合診断システ
ム(IDS 5000: an Integrated Diagnosis System
for VLSI)」、7マイクロエレクトロニック・エン
ジニアリング(1987)などの文献を参照するとよい。更
に、N. Richardsonに対して発行された米国特許第4,70
6,019号及び第4,721,909号を参照するとよい。
Until recently, SEMs were sophisticated laboratory equipment and were used only by skilled researchers. In 1987, an electron beam test system based on the "IDS 5000" workstation was marketed by Schlumberger. S. Concina, G. Liu, L. Lattanzi,
S. Reyfman, N. Richardson, “Software Integration in a Workstation-based Electron Beam Tester
Based E-Beam Tester) ", International
Test Conference Proceedings (1986),
N. Richardson, "E-Beam Probing for VLSI Circuit Debu
g) ”, VLSI Systems Design (1987), S. Concin
N. Richardson, “IDS 5000: an Integrated Diagnosis System for VLSI (IDS 5000: an Integrated Diagnosis System
For VLSI) ”, 7 Microelectronic Engineering (1987) and the like. Further, U.S. Pat. No. 4,70, issued to N. Richardson
See 6,019 and 4,721,909.

従って、測定及び情報の収集は、IC欠陥を解析する場合
の主要な問題ではない。しかしながら、この様なテスタ
でICに関して得られた広範且つ詳細な情報を組織化する
ことは、迅速且つ効果的な欠陥の診断を行なうために重
要である。
Therefore, measurement and information gathering is not a major issue when analyzing IC defects. However, organizing the extensive and detailed information obtained about ICs in such testers is important for making rapid and effective defect diagnosis.

絶対的な問題に対する解答を捜すのではなく(「なぜこ
の装置は機能障害を起こすのか?」)、相対的な問題と
して処理することが望ましい(「この装置が既知の良好
な装置と異なって動作するのはどこであるか、いつであ
るか且つなぜか?」)。この後者の診断手法によれば、
IC内の動作欠陥をトレース即ち追跡することが可能であ
る。
Rather than seeking an answer to an absolute problem ("Why does this device malfunction?"), It is desirable to treat it as a relative problem ("This device behaves differently than known good devices). Where, when, and why? ”). According to this latter diagnostic method,
It is possible to trace operational defects in the IC.

この様な診断を行なうために、0(興味のあるテストシ
ーケンスの開始)と最初の欠陥検知の間の興味のある時
間期間を選択する。この期間を、各間隔において、ICが
一定の動作を行なうように複数個の間隔へ分割する。従
って、各間隔は、ICの動作状態に対応する。興味のある
状態が同定即ち識別された後に、各状態において、既知
の「良好」なIC装置とDUTとの間での比較を行なうこと
が可能である。
To make such a diagnosis, select the time period of interest between 0 (the start of the test sequence of interest) and the first defect detection. This period is divided into a plurality of intervals so that the IC performs a constant operation at each interval. Therefore, each interval corresponds to the operating state of the IC. After the states of interest have been identified, a comparison can be made between the known "good" IC device and the DUT in each state.

この様な比較は、ストロボ電圧コントラスト画像で行な
うことが可能である。テスト中の装置(DUT)を、例え
ばシュルンベルジェ「IDS 5000」などのような従来の
電子ビームテストシステムにおける一連のテスト「ベク
トル」で励起させる。各テスト「ベクトル」は、例えば
ICのピンへ印加される入力電圧などのような特定した一
組の励起を表わしている。該シーケンスの各ベクトルを
印加する期間中、DUTは「ストロボウインド」と呼ばれ
る時間期間に対する状態にある。電子ビームを、該シー
ケンスの開始に対しあるフェーズで繰返しパルス動作さ
せることにより、任意の所望のストロボウインド内のDU
Tの状態を表わすストロボ画像を得ることが可能であ
る。このストロボプロセスは、点火時期を調節するため
に自動車のエンジンの動作を「凍結状態」とさせるため
にストロボライトを使用するものと類似している。一連
の状態画像が1個のスタックを形成する。
Such a comparison can be made with a strobe voltage contrast image. The device under test (DUT) is excited with a series of test "vectors" in a conventional electron beam test system, such as the Schlumberger "IDS 5000". Each test "vector" is, for example,
It represents a specific set of excitations, such as the input voltage applied to an IC pin. During the application of each vector in the sequence, the DUT is in a state for a time period called "strobe window". By repeatedly pulsing the electron beam in a phase relative to the start of the sequence, the DU in any desired strobe window is
It is possible to obtain a strobe image representing the state of T. This strobe process is similar to using strobe lights to "freeze" the operation of an automobile engine to adjust ignition timing. A series of state images form a stack.

既知の良好なIC装置(ゴールデンダイとも呼ばれる)を
使用してこのプロセスを繰返し行ない、同一の一連のテ
ストベクトルに応答するその状態を表わすストロボ画像
からなるスタックを得る。例えば、各画像は、強度が0
及び255の間の値(8ビット値)によって表わされる可
変強度の画素からなる512×512マトリクスの形態でのデ
ジタル形式でのグラフ表示とすることが可能である。そ
のようにして得られた画像は、DUTの動作状態を表わし
ており、DUTにおける動作欠陥を診断するために格納し
且つ使用することが可能である。
This process is repeated using a known good IC device (also called a golden die) to obtain a stack of strobe images representing the condition in response to the same set of test vectors. For example, each image has 0 intensity.
, And a graphical representation in digital form in the form of a 512 × 512 matrix of pixels of variable intensity represented by a value between 8 and 255 (8-bit value). The images so obtained represent the operating conditions of the DUT and can be stored and used to diagnose operational defects in the DUT.

該画像を得た後に、そのスタックを比較することが可能
である。この比較は、画素毎に、DUTの画像からゴール
デンダイの画像を減算する形態を取ることが可能であ
り、その場合、比較された画像は同一の組の励起に応答
して発生されるものである。この比較を画像毎に繰返し
行なって、「差分」画像のスタックを発生させる。
After obtaining the images, it is possible to compare the stacks. This comparison can take the form of subtracting the golden die image from the DUT image on a pixel-by-pixel basis, in which case the compared images are generated in response to the same set of excitations. is there. This comparison is repeated for each image to produce a stack of "difference" images.

一方、これら二つのスタックは、二つの異なった組の励
起に応答する単一のDUTの状態を表わすことが可能であ
る。例えば、DUTは、与えられた温度において又は与え
られた入力電圧に対し設計された通りに動作するかもし
れないが、より高い温度又は入力電圧に対しては機能障
害を起こす場合がある。一組の条件下でDUTの正しい動
作を表わすスタックの画像を得ることが可能であり、且
つ第二組の条件下において機能障害を表わす第二スタッ
クを得ることが可能である。これらのスタックを画像毎
に比較して、「差分」画像のスタックを発生させること
も可能である。
On the other hand, these two stacks can represent the states of a single DUT in response to two different sets of excitations. For example, the DUT may operate as designed at a given temperature or for a given input voltage, but may fail at higher temperatures or input voltages. It is possible to obtain an image of the stack that represents the correct operation of the DUT under one set of conditions and a second stack that represents a malfunction under the second set of conditions. It is also possible to compare these stacks image by image to generate a stack of "difference" images.

良好な装置と欠陥性の装置とが同一の対応で動作する場
合には、それらの画像は同一である。同様に異なった組
の励起が印加される装置は該異なった組の励起に応答し
て同一の対応で動作する場合には、それらの画像は同一
である。これら二つの組の画像の間の偏差は、テスト
(即ち欠陥性の)装置におけるズレであると考えること
が可能である。T. May、G.Scott、E. Meieran、P. W
iener、V. Rao、「VLSIランダムロジック装置の動的欠
陥画像形成(Dynamic Fault Imaging of VLSI Ran
dom Logic Devices)」、インターナショナル・フィ
ジックス・シンポジウム・プロシーリングズ(1984)の
文献を参照するとよい。状態毎に1個の画像を基礎とし
た場合、この比較プロセスは、その発生箇所からそれが
最初に検知された場所への欠陥の伝搬を表わしている。
この欠陥は、差分画像におけるズレとして表われる場合
があり、例えば、そうでなければ灰色の差分画像におい
て黒又は白の線がDUT内の不正確な論理レベルを表わす
ことが可能である。この様な比較プロセスは、「動的欠
陥画像形成(Dynamic Fault Imaging)」(DFI)とし
て知られている。
If a good device and a defective device operate in the same correspondence, their images are the same. Similarly, if a device to which different sets of excitations are applied operates in the same correspondence in response to the different sets of excitations, their images will be the same. Deviations between these two sets of images can be considered to be deviations in the test (ie defective) equipment. T. May, G. Scott, E. Meieran, P. W.
iener, V. Rao, “Dynamic Fault Imaging of VLSI Ran
dom Logic Devices ”, International Physics Symposium Proceedings (1984). Based on one image per state, this comparison process represents the propagation of a defect from its origin to where it was first detected.
This defect may appear as a shift in the difference image, for example a black or white line in an otherwise gray difference image could represent an incorrect logic level in the DUT. Such a comparison process is known as "Dynamic Fault Imaging" (DFI).

勿論、この比較が正確に作用する場合には、これら二つ
の画像のスタックは、同一の条件を表わさねばらず、即
ち同一のSEM動作条件下で同一の倍率で結像されたチッ
プの同一の区域を表わす。しかしながら、一方のスタッ
クの画像が、画像が得られた場合にSEMに関してチップ
の方位が多少異なっていたために、別のスタックの画像
に関して傾斜乃至は回転されている場合がある。完全な
整合が可能ではないので、各画像を他のスタックの対応
する画像と整合させるためには一方のスタックの各画像
に関して「空間的ワーピング(撓曲)」動作を実施する
ことが必要となる場合がある。
Of course, if this comparison works correctly, the stacks of these two images must represent the same conditions, i.e. the same chips of the same magnification imaged under the same SEM operating conditions. Represents an area. However, the images in one stack may be skewed or rotated with respect to the images in another stack because the tip orientation was slightly different with respect to the SEM when the images were acquired. Since a perfect alignment is not possible, it is necessary to perform a "spatial warping" operation on each image in one stack in order to align each image with the corresponding image in the other stack. There are cases.

画像が得られ、フィルタされ、整合され且つ画素毎に比
較されて結果的に得られる「差分」画像のスタックが形
成されると、これらの差分画像を表示して一連の画像を
介して欠陥伝搬のトラッキング即ち追従を行なうことが
可能である。これらの差分画像は、解析用の重要な情報
(欠陥伝搬)のみを強調するために処理することも可能
である。しかしながら、診断目的のために、情報は、画
像当り512×512画素であり且つ画素当り8個のビットで
あって過剰ぎみである。診断のために必要とされる情報
は、該一連の画像を介して欠陥伝搬を追従するもののみ
であるに過ぎない。
Once the images have been acquired, filtered, matched and pixel-by-pixel compared to form the resulting "difference" image stack, these difference images are displayed to propagate defect propagation through a series of images. Can be tracked. These difference images can also be processed to emphasize only important information for analysis (defect propagation). However, for diagnostic purposes, the information is 512 × 512 pixels per image and 8 bits per pixel, which is overkill. The only information needed for diagnosis is to follow defect propagation through the series of images.

画像が正確に処理され且つ減算が良好に実施されると、
実際のDFI診断を開始することが可能である。欠陥の性
質、発生位置及び発生時間に関する鍵は、差分画像のス
タック内のどこかに見出すことが可能である。これらの
鍵を効率的に見出すために、該画像を迅速且つ対話的に
(10分の数秒で)アクセスし、表示し且つ視覚的に比較
することが可能であることが重要である。このことを行
なう一つの方法は、該スタックの全ての画像を並列して
同時的に表示させ、欠陥伝搬を容易に見ることを可能と
することである。しかしながら、各画像は512×512個の
画素を有している場合には、一度に4個の画像のみを従
来の高分解能コンピュータワークステーションディスプ
レイスクリーン上に表示することが可能であるに過ぎな
い。
If the image is processed correctly and the subtraction is well done,
It is possible to start the actual DFI diagnosis. The key to the nature of the defect, its location and time of occurrence can be found somewhere in the stack of difference images. In order to find these keys efficiently, it is important that the images can be accessed quickly and interactively (in a few tenths of a second), displayed and compared visually. One way to do this is to display all the images in the stack side-by-side and simultaneously to allow easy viewing of defect propagation. However, if each image has 512 x 512 pixels, then only four images can be displayed on a conventional high resolution computer workstation display screen at a time.

多数の画像をスクリーン上に同時的に表示する一つの方
法(欠陥伝搬の視覚的トラッキングを容易とするため
に)は、各画像の寸法を減少して「アイコン(icon)」
を形成するか又は画像を圧縮し、スクリーン上に表示す
ることである。例えば、512×512画素画像は64×64画素
アイコンに圧縮する場合には、アイコンの各画素は最初
の画像の8×8画素の正方形部分を表わしている。この
様なアイコンを使用して、数10個の画像をディスプレイ
スクリーン上に同時的に表示させることが可能である。
しかしながら、画像をアイコンに圧縮する場合、情報が
失われることとなる(上述した例においては、最初の画
像から63/64の情報が失われる場合がある)。アイコン
の詳細はDFI解析のために必要であるので、画像の高分
解能圧縮が必要とされる。しかしながら、多数のアイコ
ン画像が一度に表示される場合には、効率的なDFI解析
は、表示されるべき画像がスタックから選択された場合
に画像圧縮を迅速に実施することを必要とする。「対話
的」動作を達成するためには、例えば画像からアイコン
を用意する場合などの任意の選択したプロセスを実施し
且つ例えば2秒を超えることのない期間内にその結果を
表示することが望ましい。
One way to display multiple images simultaneously on the screen (to facilitate visual tracking of defect propagation) is to reduce the size of each image into an "icon".
Or compress the image and display it on the screen. For example, if a 512 × 512 pixel image is compressed into a 64 × 64 pixel icon, each pixel of the icon represents a 8 × 8 pixel square portion of the first image. With such an icon, it is possible to display dozens of images simultaneously on the display screen.
However, if you compress the image into an icon, you will lose information (in the example above, you may lose 63/64 information from the first image). High resolution compression of the image is required as the details of the icon are needed for DFI analysis. However, if many icon images are displayed at once, efficient DFI analysis requires that image compression be performed quickly when the image to be displayed is selected from the stack. In order to achieve an "interactive" action, it is desirable to perform any selected process, for example when preparing an icon from an image, and display the result within a period that does not exceed, for example, 2 seconds. .

幾何学的動作、フィルタ動作及びパターン認識を実施す
るためにコンボリューション即ち畳み込みを使用するシ
ステムは従来公知である。この様なシステムは、大型の
畳み込みの計算を高速化するために高速フーリエ変換を
使用する場合がある。データに関してどれほどの演算を
実施するかということは前もって分っていないので、浮
動小数点演算がしばしば使用される。しかしながら、浮
動小数点演算を使用する場合には、中間結果は必要以上
に正確である場合がしばしばあり、従って計算を行なう
場合に時間が過剰となる場合がある。この精度が要求さ
れない場合には、それは時間及び資源の浪費となる。
Systems using convolution to perform geometric operations, filter operations and pattern recognition are known in the art. Such systems may use the Fast Fourier Transform to speed up the computation of large convolutions. Floating point operations are often used because it is not known in advance how many operations will be performed on the data. However, when using floating point arithmetic, the intermediate results are often more accurate than necessary, and thus may be time consuming when performing calculations. If this precision is not required, it is a waste of time and resources.

画像処理を高速化させる別の方法は、高速で特定の作業
を実施するべく構成された専用のプロセサを使用するこ
とである。しかしながら、この様なプロセサのコスト
は、テストシステムのコストを著しく増加させる場合が
ある。その代わりに、スタンダードなエンジニアリング
ワークステーションの汎用プロセサを使用して、処理時
間を失うことなく画像処理を実施することが好ましい。
Another way to speed up image processing is to use a dedicated processor configured to perform certain tasks at high speed. However, the cost of such a processor can significantly increase the cost of the test system. Instead, it is preferable to use a general-purpose processor on a standard engineering workstation to perform image processing without losing processing time.

目 的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、対話的な「感じ」で
動的欠陥画像形成(DFI)を行なうことを可能とする十
分な速度を有しており且つ処理を実施するための専用ハ
ードウェアを必要とすることのない例えばシュルンベル
ジェ「IDS 5000」などのようなシステムにおいて設け
られるタイプのワークステーションにおける高分解能画
像圧縮用の方法及び装置を提供することを目的とする。
本発明の別の目的とするところは、画像からアイコンへ
の高解像度圧縮を行なうための方法及び装置を提供する
ことである。本発明の更に別の目的とするところは、集
積回路のDFI解析における手助けとして複数個のアイコ
ンを同時的に表示することが可能であるような圧縮技術
を提供することである。本発明の更に別の目的とすると
ころは、圧縮を実施するための専用計算ハードウェアに
対する必要性なしに電子ビームテストプローブシステム
と関連する汎用ワークステーション内に電圧コントラス
ト画像の迅速且つ対話的圧縮を提供することである。本
発明の更に別の目的とするところは、状態立方体として
知られる画像のスタックの三次元表示のワークステーシ
ョンディスプレイスクリーンに関する二次元エミュレー
ションを可能とする技術を提供することである。
Aim The present invention has been made in view of the above points, and it is possible to solve the above-mentioned drawbacks of the conventional technology and perform dynamic defect image formation (DFI) with an interactive "feel". For high resolution image compression in workstations of the type provided in systems such as the Schlumberger "IDS 5000" which have sufficient speed to perform and do not require dedicated hardware to perform the processing It is an object of the present invention to provide a method and device.
Another object of the invention is to provide a method and apparatus for high resolution compression of images to icons. Yet another object of the present invention is to provide a compression technique that allows multiple icons to be displayed simultaneously as an aid in DFI analysis of integrated circuits. Yet another object of the present invention is the rapid and interactive compression of voltage contrast images in a general purpose workstation associated with an electron beam test probe system without the need for dedicated computing hardware to perform the compression. Is to provide. Yet another object of the present invention is to provide a technique that enables two-dimensional emulation of a workstation display screen for a three-dimensional display of a stack of images known as a state cube.

構 成 本発明は、画素から構成される画像を高分解能の圧縮し
たアイコン画像へ迅速に圧縮し且つこの様な方法を使用
して集積回路内の動作欠陥を動的欠陥画像形成するため
の方法を提供している。複数個のこの様なアイコンを並
置させてスクリーン上に表示することにより、装置の機
能性に関してほとんど知識を持っていないオペレータに
よってさえも、テスト中のIC装置内の欠陥を容易にトレ
ース即ち追跡することを可能としている。
Structure The present invention is a method for rapidly compressing an image composed of pixels into a high resolution compressed icon image and using such a method for dynamic defect imaging of operational defects in an integrated circuit. Are offered. By displaying multiple such icons side by side on the screen, it is easy to trace defects within the IC device under test, even by an operator with little knowledge of the device's functionality. It is possible.

本発明によれば、n×n画素から形成される画像をp×
p画素のアイコンへ圧縮し、尚n=p・qであって、且
つqは整数であり、その場合に、該画像をq×q画素の
p個のタイルへ分割し、各タイルからq個の画素を選択
することにより行ない、その場合に前記q個の画素の各
々はタイル内の所定の指向方位を表わしており、且つ選
択したq個の画素の平均値を計算して該タイルを表わす
単一の画素を発生することによって行なう。従って、前
記タイルを表わす画素は、p×p画素のアイコンを形成
する。選択したq個の画素の各々は、好適には、q個の
画素の水平行、q個の画素の垂直列、及び該タイルの画
素の一対の相互に直交する対角線を一義的に表わしてい
る。その結果得られるアイコンの特徴を鮮明なものとす
るために、エッジ強調を実施することも可能である。
According to the present invention, an image formed from n × n pixels is represented by p ×
Compress to a p-pixel icon, where n = p · q and q is an integer, then divide the image into p tiles of q × q pixels, and q tiles from each tile. , Where each of the q pixels represents a predetermined orientation in the tile and the average of the selected q pixels is calculated to represent the tile. This is done by generating a single pixel. Therefore, the pixels representing the tiles form an icon of p × p pixels. Each of the q selected pixels preferably uniquely represents a horizontal row of q pixels, a vertical column of q pixels, and a pair of mutually orthogonal diagonals of the pixels of the tile. . Edge enhancement can also be performed to make the resulting icon sharper.

本発明は、更に、集積回路装置内の動作欠陥を動的に画
像形成する方法を提供している。ストロボ電圧コントラ
スト画像の第一スタックを用意し、その画像の各々はIC
装置の動作状態を表わしており且つ一組の画素を有して
いる。ストロボ電圧コントラスト画像の第二スタックを
用意し、その画像の各々はIC装置の動作状態を表わして
おり且つ一組の画素を有している。第一スタックと第二
スタックの画像の間の差異を表わすn×n画素の画像の
第三スタックは、第一スタックの画像及び第二スタック
の画像の画素値の間の差異を計算することによって準備
される。第三スタックの複数個の画像をp×p画素のア
イコンへ圧縮し、尚n=p・qであって、且つqは整数
であり、その圧縮を行なう場合に、各画像をq×q画素
のp個のタイルへ分割し、各タイルからq個の画素を選
択し、尚前記選択したq個の画素の各々は該タイル内の
所定の指向方位を表わしており、且つ選択したq個の画
素の平均値を計算して該タイルを表わす1個の画素を発
生し、その場合に該タイルを表わす画素がp×p画素の
1個のアイコンを形成するようにさせることによって行
なわれる。複数個のこの様なアイコンを同時的に表示さ
せ、従って第一スタックと第二スタックとの間の動作状
態における差異を容易に観察することが可能である。
The present invention further provides a method of dynamically imaging operational defects in integrated circuit devices. Prepare a first stack of strobe voltage contrast images, each of which is an IC
It represents the operating state of the device and has a set of pixels. A second stack of strobe voltage contrast images is provided, each of which represents the operating state of the IC device and has a set of pixels. A third stack of n × n pixel images representing the difference between the images of the first and second stacks is by calculating the difference between the pixel values of the images of the first and second stacks. Be prepared. Compress the plurality of images in the third stack into an icon of p × p pixels, where n = p · q and q is an integer, and when performing the compression, each image is divided into q × q pixels. P tiles and selecting q pixels from each tile, where each of the q selected pixels represents a predetermined orientation in the tile and the q selected pixels are selected. This is done by calculating the average value of the pixels to generate one pixel representing the tile, whereupon the pixels representing the tile form one icon of pxp pixels. It is possible to display a plurality of such icons simultaneously and thus to easily observe the difference in operating conditions between the first stack and the second stack.

画像圧縮は、好適には、電子ビームテストプローブシス
テムと関連する適宜プログラムされた汎用プロセサを使
用して実施する。
Image compression is preferably performed using a suitably programmed general purpose processor associated with the electron beam test probe system.

従って、本発明の方法及び装置は、例えば集積回路装置
内の動作欠陥などの動的プロセスの迅速且つ効率的な解
析を行なうことを可能としている。
Thus, the method and apparatus of the present invention allows for rapid and efficient analysis of dynamic processes such as operational defects in integrated circuit devices.

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
Examples Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.

集積回路を解析するのに有用な電子ビームテストプロー
ブシステム10を第1図にブロック図で概略示してある。
この電子ビームテストプローブシステムは三つの機能的
要素を有しており、即ち電子ビームテストプローブ12
と、回路励起器14と、ディスプレイターミナル18を具備
するデータ処理システム16とを有している。解析される
べき集積回路は、電子ビームテストプローブ12内に配置
され、従ってそのICの種々の点において電位測定を行な
うことが可能である。測定を行なうべき点は、バス22を
介してデータ処理システム16によって電子ビームテスト
プローブ12へ送られる。回路解析の期間中、バス24によ
ってテスト中のICへ接続されている回路励起器14によっ
て集積回路へ印加される。データ処理システム16は、使
用されるべきテスト信号パターン及びテスト信号パター
ンと相対的な電位測定のタイミングを特定するために使
用することが可能である。この電子ビームテストプロー
ブシステムは、ディスプレイターミナル18を介して命令
を入力するオペレータによって制御される。
An electron beam test probe system 10 useful in analyzing integrated circuits is shown schematically in FIG. 1 in a block diagram.
This electron beam test probe system has three functional elements, namely the electron beam test probe 12
, A circuit exciter 14 and a data processing system 16 with a display terminal 18. The integrated circuit to be analyzed is located within the electron beam test probe 12 and is thus capable of making potential measurements at various points on the IC. The points to be measured are sent by the data processing system 16 to the electron beam test probe 12 via the bus 22. During circuit analysis, it is applied to the integrated circuit by circuit exciter 14 which is connected by bus 24 to the IC under test. The data processing system 16 can be used to identify the test signal pattern to be used and the timing of the potential measurement relative to the test signal pattern. The electron beam test probe system is controlled by an operator who enters commands via the display terminal 18.

データ処理システム16を第2図にブロック図で示してあ
る。データ処理システム16は、大略、二つの機能グルー
プに分割することが可能であり、即ち、計算システム50
と電子ビームテストプローブ制御システム52とに分割す
ることが可能である。ここでは、計算システム50につい
てのみ説明する。このシステムの残部については、米国
特許第4,706,019号に記載されている。計算システム50
は、テスト中のICの高解像度電圧コントラスト画像を格
納し、処理し且つ表示することが可能である。コンピュ
ータシステム50は、マイクロプロセサ54と、RAMメモリ5
6と、ディスクドライブを具備することが可能なデータ
格納モジュール58とを有している。更に、コンピュータ
システム50は、例えば少なくとも1000×1000画素の解像
度を持った高解像度カラーディスプレイターミナル61を
駆動するためのディスプレイインターフェース60を持っ
たディスプレイターミナル18を有している。ディスプレ
イターミナル18は、更に、命令を入力するためのキーボ
ード及びディスプレイスクリーン上の点を指摘し且つ特
定するためのポインタ手段(例えば「マウス」)を有し
ている。ディスプレイターミナル18は、更に、グラフィ
ックディスプレイを発生するのに必要な時間を減少する
ためにそれ自身のグラフィックアクセリレータ62を有す
ることが可能である。コンピュータシステム50は、更
に、通信バス66を介して他のコンピュータシステムと通
信するためのインターフェース64を有することが可能で
ある。
The data processing system 16 is shown in block diagram form in FIG. The data processing system 16 can be roughly divided into two functional groups, namely the computing system 50.
And an electron beam test probe control system 52. Here, only the calculation system 50 will be described. The remainder of this system is described in US Pat. No. 4,706,019. Computing system 50
Is capable of storing, processing and displaying high resolution voltage contrast images of the IC under test. The computer system 50 includes a microprocessor 54 and a RAM memory 5
6 and a data storage module 58, which may include a disk drive. Further, the computer system 50 comprises a display terminal 18 having a display interface 60 for driving a high resolution color display terminal 61 having a resolution of at least 1000 x 1000 pixels, for example. The display terminal 18 further includes a keyboard for entering commands and pointer means (eg, a "mouse") for pointing and identifying points on the display screen. The display terminal 18 may also have its own graphic accelerator 62 to reduce the time required to generate the graphic display. Computer system 50 can further include an interface 64 for communicating with other computer systems via communication bus 66.

第3図は、シュルンベルジェ「IDS 5000」電子ビーム
テストプローブシステムによって得られた二つのスタッ
クの画像から選択された一対ストロボ電圧コントラスト
画像を示している。各画像は、512×512画素のアレイか
ら形成されており、各画素は0と255との間のデジタル
グレースケール(中間調)強度を有している。各スタッ
クは、最大100又はそれ以上の画像から構成することが
可能である。DFI解析のために多数のこの様な画像を同
時的に表示することが望ましく、しかも典型的なエンジ
ニアリングワークステーションのディスプレイスクリー
ン上に一度に四つのみを表示することが可能であるよう
な十分な大きさの画像であることが望ましい。
FIG. 3 shows a pair of strobe voltage contrast images selected from images of two stacks obtained by the Schlumberger "IDS 5000" electron beam test probe system. Each image is formed from an array of 512 x 512 pixels, each pixel having a digital gray scale (halftone) intensity between 0 and 255. Each stack can consist of up to 100 or more images. It is desirable to display a large number of such images simultaneously for DFI analysis, yet sufficient to display only four at a time on the display screen of a typical engineering workstation. It is desirable that the image has a size.

第4図は、本発明に基づいて、ストロボ電圧コントラス
ト画像のスタックから用意される一連のアイコンのスク
リーン表示を示している。テスト中の装置の動作は、状
態毎に容易にトレースすることが可能である。
FIG. 4 shows a screen display of a series of icons prepared from a stack of strobe voltage contrast images in accordance with the present invention. The operation of the device under test can be easily traced for each state.

第5図は、本発明に基づいて差分画像のスタックから用
意される一連のアイコンのスクリーン表示を示してい
る。差分画像アイコンが用意された二つのスタックの各
々からの一方の画像の1個のアイコンが第5図の右上部
分に示されている。第5図の左側部分における差分画像
アイコン(1乃至30の番号を付してある)は、テスト中
の装置における欠陥の伝搬を示している。完全に白いア
イコンは、それらの動作状態において欠陥が発生してい
ないことを示している。他の差分アイコンにおける黒線
は、テスト中の装置の表示した部分を介して伝搬する欠
陥を表わしている。伝搬のパターンは、欠陥が規則的な
対応でそれ自身繰返すことを表わしており、それから、
不正確な論理レベルが例えばリセット信号によって周期
的に補正されることが推論される。
FIG. 5 shows a screen display of a series of icons prepared from a stack of difference images according to the present invention. One icon of one image from each of the two stacks provided with the difference image icon is shown in the upper right part of FIG. The difference image icons (numbered 1 to 30) in the left part of FIG. 5 show the propagation of defects in the device under test. The completely white icons indicate that there are no defects in their operating state. The black lines in the other difference icons represent defects that propagate through the displayed portion of the device under test. The pattern of propagation shows that the defects repeat themselves in a regular correspondence, and then
It is deduced that the incorrect logic level is periodically corrected, for example by a reset signal.

状態立方体として知られるようになったエミュレーショ
ンを行なうことが本発明の目的の一つである。この状態
立方体は、画像のスタックの三次元表示である。二次元
画像に、異なったストロボウインドの遅延を考慮するこ
とによって、第三の次元の時間が与えられる。この目的
を達成するために、本発明は、装置の動作をトレースす
ることを許容するのに十分な解像度(分解能)を維持し
ているが一連の画像を同時的に並置して表示するのに十
分に小さいアイコンへ画像を圧縮する方法を提供してい
る。第2図は、本発明方法に基づいて準備され且つ表示
された一連のアイコンのスクリーン表示を示している。
この様なアイコンの場合、最大で100個の画像(25MB情
報)を迅速に用意し且つ表示させることが可能である。
例えば、各画像の圧縮及び格納は、適宜プログラムした
サンマイクロシステムズ3/160ワークステーションプロ
セサで実施する場合、約0.1秒を必要とするに過ぎない
ことが判明した。
It is one of the objects of the present invention to perform emulation, now known as the state cube. This state cube is a three-dimensional representation of a stack of images. By taking into account the different strobe window delays in the two-dimensional image, a third dimension of time is given. To this end, the present invention provides for the simultaneous juxtaposition of a series of images while maintaining sufficient resolution to allow tracing the movement of the device. It provides a way to compress images into small enough icons. FIG. 2 shows a screen display of a series of icons prepared and displayed according to the method of the present invention.
With such an icon, it is possible to quickly prepare and display a maximum of 100 images (25 MB information).
For example, it has been found that compression and storage of each image requires only about 0.1 seconds when performed on an appropriately programmed Sun Microsystems 3/160 Workstation Processor.

この状態立方体は、アイコン表示でエミュレートされ
る。このアイコンは、実際には、実際の画像の1/8縮少
版である。該アイコンは、副画素分解能を可能とする方
法によって発生され、従ってフルスケール画像のほとん
どの情報を維持している。この高分解能表示は、一つの
ストロボウインドから次のものへアイコンの展開状態を
検討することによって、欠陥の発生源を発見するために
検査することが可能である。
This state cube is emulated with an icon display. This icon is actually a 1 / 8th scaled down version of the actual image. The icon is generated by a method that allows sub-pixel resolution and thus retains most of the information in a full scale image. This high resolution display can be inspected to find the source of the defect by examining the evolution of the icon from one strobe window to the next.

第6図を参照すると、n×n画素の画像をp×p画素の
アイコンへ圧縮するものと仮定する。尚、次式を定義
し、 n=p・q 尚、n,p,qεN(即ち、n,p,qは整数)且つ、各画素は与
えられた値を有している(例えば、0及び256の間のグ
レースケール即ち中間調の値)。n×n画像を、各タイ
ルがq×q画素を有するタイルの格子に分割することが
可能である。これらのタイルの各々は、アイコン内の1
個の画素に貢献する。
Referring to FIG. 6, assume that an n × n pixel image is compressed into a p × p pixel icon. In addition, the following equation is defined: n = p · q Note that n, p, qεN (that is, n, p, q is an integer) and each pixel has a given value (for example, 0 and Grayscale values between 256). It is possible to divide an nxn image into a grid of tiles, each tile having qxq pixels. Each of these tiles has a 1 in the icon
Contribute to individual pixels.

1個のタイル内において、全ての画素は等しい情報値を
有するもののように見える。従って、最も簡単な解決法
は、タイルの全ての画素の平均値を取り、アイコンの単
一の画素を形成することである。
Within a tile, all pixels appear to have equal information values. Therefore, the simplest solution is to take the average value of all the pixels of the tile to form a single pixel of the icon.

このアプローチは、主要な欠点を有している。なぜなら
ば、処理すべき多数の画素(各タイルにおいてq2)があ
り、必要な計算を行なうのに著しい時間が必要とされる
からである。
This approach has major drawbacks. This is because there are many pixels to process (q 2 in each tile) and significant time is required to make the necessary calculations.

本発明は、汎用デジタルコンピュータにおける計算時間
を著しく減少する一方、画像の高解像度圧縮を行なう方
法を提供している。稼働時間をqで割る。従って、上述
した技術を使用して512×512画素画像から64×64画素ア
イコンを発生するためには、本発明方法の約8倍の時間
を必要とする。
The present invention provides a method for high resolution compression of images while significantly reducing the computation time on a general purpose digital computer. Divide the operating time by q. Therefore, generating a 64x64 pixel icon from a 512x512 pixel image using the techniques described above requires about eight times as long as the method of the present invention.

本発明方法は、画像内の画素の通常の高い指向性相関を
利用する。
The method of the present invention takes advantage of the usual high directional correlation of pixels in the image.

機械的類推を使用するために、固体物体が慣性軸を有す
るのと同様に高い相関軸を有するものと考えることが可
能である。これらは、例えば、大略垂直及び/又は水平
配向を有する特徴部を持った画像における如く対称軸と
することが可能である。従って、画像は、特徴配向の0,
1又は2主要方向を有する場合があり、それはここで
は、二次元固体が0,1又は2慣性軸を有するのと同様
に、グレー軸と呼称する。これらの軸に沿っての画素値
は高度に相関されているので、アイコンを形成する画素
値を計算する場合にそれらの全てを使用することが必要
であるわけではない。
Because of the use of mechanical analogy, it is possible to think of a solid object as having a high correlation axis as it has an inertial axis. These can be axes of symmetry, for example as in images with features having roughly vertical and / or horizontal orientation. Therefore, the image has a feature orientation of 0,
It may have one or two major directions, which is referred to herein as the gray axis, as two-dimensional solids have a 0, 1 or 2 inertial axis. Pixel values along these axes are highly correlated, so it is not necessary to use all of them when calculating the pixel values that form the icon.

qがあまり大きくない場合には(例えば、n=512,p=6
4及びq=8)、グレー軸は約0゜,±45゜又は90゜で
ある。これらの軸に対して画像のグレー軸が近ければ近
いほど、それからそのアイコンが準備された画像をより
正確に表わす。
If q is not too large (for example, n = 512, p = 6
4 and q = 8), the gray axis is about 0 °, ± 45 ° or 90 °. The closer the image's gray axis is to these axes, the more accurately the icon then represents the prepared image.

従って、その解決方法は、一組のq画素のグレースケー
ル(中間調)値の平均を取ることであり、これらq個の
画素の各々はそのラインにおいて単独であり、その列に
おいて単独であり且つ、第6図に示した如く、その対角
線(±45゜に配向されておりこの画素を通過するライ
ン)において単独である。qが3よりも大きい限り、こ
の様な一組の画素を選択することが可能である。q個の
画素の平均値に対して正規化した値を得るためにルック
アップテーブルの値を使用して、適宜プログラムした汎
用ワークステーションプロセサを使用して画像からアイ
コンを迅速に用意することが可能である。
Therefore, the solution is to average the grayscale (halftone) values of a set of q pixels, each of these q pixels being alone in the line and alone in the column and , As shown in FIG. 6, alone on its diagonal (line oriented at ± 45 ° and passing through this pixel). As long as q is greater than 3, it is possible to select such a set of pixels. The values in the look-up table can be used to obtain a normalized value for the average value of q pixels, and an icon can be quickly prepared from the image using a suitably programmed general purpose workstation processor. Is.

本発明方法によって使用される技術を例示する別のアナ
ロジ即ち類推は、「8クイーン」チェス問題に関するも
のである。即ち、8チェスクイーンは、第7図に示した
如く、どのクイーンもその他のクイーンを取ることがな
いようにチェス板上のそれぞれの位置に配置させるもの
である。(チェスにおける「クイーン」としての駒は、
水平、垂直又は対角線方向においてチェス板上で無制限
に碁盤目の数移動することが可能である。)8クイーン
が適切に配置されると、他のものの移動範囲内に存在す
るものはない。
Another analogy illustrating the technique used by the method of the present invention relates to the "8 queen" chess problem. That is, as shown in FIG. 7, the eight chess queens are arranged at respective positions on the chess board so that no queen takes the other queen. (The piece as the "queen" in chess is
It is possible to move an unlimited number of grids on the chess board in the horizontal, vertical or diagonal directions. When the eight queens are properly placed, none are within range of another.

画像内の各タイルは仮想チェス板としてマップすること
が可能であり、各画素はチェス板の黒の碁盤目又は白の
碁盤目を表わしている。圧縮のために考慮されるべき画
像画素の位置は、8クイーン問題における「クイーン」
の位置である。この様に、画素の相関が利用される。
Each tile in the image can be mapped as a virtual chess board, with each pixel representing a black or white grid of the chess board. The position of the image pixel to be considered for compression is the "queen" in the 8-queen problem.
Is the position. In this way, the pixel correlation is used.

本発明を実施する好適方法は、以下の如き一連のステッ
プで実施することが可能である。
The preferred method of practicing the invention can be carried out in the following sequence of steps.

(1)512×512画素画像を選択し、各画素の強度レベル
値は8ビット値(即ち、0と255との間の整数)によっ
て表わされる。画像がデータ格納装置58内のファイルと
して格納される場合、その値は処理のためにレジスタア
レイ内に読み込まれる。その画像が画像プロセサ74のデ
ィスプレイフレームバッファの一つの中に格納される
と、その値はレジスタアレイ内にマップされる。
(1) Select a 512 × 512 pixel image and the intensity level value of each pixel is represented by an 8-bit value (ie, an integer between 0 and 255). If the image is stored as a file in data store 58, its value is read into the register array for processing. When the image is stored in one of the display frame buffers of image processor 74, its value is mapped into a register array.

(2)その画像を、各々、8×8画素の64×64タイル内
に分割する。
(2) Divide the image into 64 × 64 tiles of 8 × 8 pixels.

(3)タイル内の画素値t(x,y)の8クイーン型の平
均を取ることによって、各タイルを強度レベル値pを持
ったアイコン画素内へ変換させる。例えば、 8・p=t(1,2)+t(2,4)+t(3,7)+t(4,3)
+t(5,0)+t(6,6)+t(7,1)+t(8,5) 8×8アレイtにおいて、ライン当り及び列当りの一つ
の値のみが取られる。次続の組の値は、8クイーン条件
を満足する多数の可能な組の画素の一つを表わしてい
る。この様な可能な組の何れかを使用することが可能で
ある。
(3) Each tile is converted into an icon pixel having an intensity level value p by averaging an 8-queen type pixel value t (x, y) in the tile. For example, 8p = t (1,2) + t (2,4) + t (3,7) + t (4,3)
+ T (5,0) + t (6,6) + t (7,1) + t (8,5) In an 8 × 8 array t, only one value per line and per column is taken. The next set of values represents one of many possible sets of pixels that satisfy the 8 queens condition. It is possible to use any of these possible sets.

ライン1列2における値 ライン2列4における値 ライン3列7における値 ライン4列3における値 ライン5列0における値 ライン6列6における値 ライン7列1における値 ライン8列5における値 これらの値を加算し、且つその結果を8で割って(正規
化)そのタイルを表わす画素の強度値pを得る。
Value in line 1 column 2 value in line 2 column 4 value in line 3 column 7 value in line 4 column 3 value in line 5 column 0 value in line 6 column 6 value in line 7 column 1 value in line 8 column 5 The values are added and the result is divided by 8 (normalized) to obtain the intensity value p of the pixel representing that tile.

その結果得られる画素データの64×64アレイp(x,y)
はそのアイコンを画定する。
The resulting 64x64 array of pixel data p (x, y)
Defines the icon.

(4)次いで、好適には、例えばテスト中の装置のメタ
ルラインの幅などのような興味のある特徴部が2個の画
素程度の少ない数の画素で表わされる場合があるので、
標準的なエッジ強調オペレータでコンボリューション即
ち畳み込みを行なうことによってそのアイコンの特性を
鮮明化させる。これを行なうために、アレイ(該アイコ
ンの画素の強度レベルを表わす)各値は、重み付けした
平均を使用して周囲の画素の値と平均する。例えば、強
調されるべき各画素の値に8の正の重みを割当て、且つ
四つの周囲の画素の各々の値に、−1の負の重みを割当
て、その重み付けした値を加算し、且つその結果を4で
割って、その結果得られる画素値を正規化する。この処
理は、そのアイコンのエッジ画定特徴部の効率的な強調
を与える。この様な強調オペレータは従来公知である。
例えば、W. Pratt、「デジタル画像処理(DIGITAL IM
AGE PROCESSING)」、(1978)322頁、の文献を参照す
るとよい。
(4) Then, preferably, features of interest, such as the width of a metal line of the device under test, may be represented by a small number of pixels, such as two pixels.
The characteristics of the icon are sharpened by convolution with a standard edge enhancement operator. To do this, each value in the array (representing the intensity level of a pixel of the icon) is averaged with the values of surrounding pixels using a weighted average. For example, assigning a positive weight of 8 to each pixel value to be emphasized and a negative weight of -1 to each value of four surrounding pixels, adding the weighted values, and Divide the result by 4 and normalize the resulting pixel values. This process provides efficient enhancement of the edge-defining features of that icon. Such an emphasis operator is conventionally known.
For example, W. Pratt, “Digital Image Processing (DIGITAL IM
AGE PROCESSING) ", (1978) p. 322.

本発明の一実施例に基づいてサンマイクロシステムズ3/
160ワークステーションを使用して、64×64画素のアイ
コンを0.1秒未満で512×512画素から形成することが可
能であることが判明した。更に、画像と共にアイコンを
データ格納手段58内に格納する場合には、一連の100個
のアイコンを検索し且つ約2秒で表示することが可能で
あり、迅速な対話型DFI回析を容易化することが可能で
あることが判明した。
According to one embodiment of the present invention, Sun Microsystems 3 /
It has been found that it is possible to form a 64x64 pixel icon from 512x512 pixels in less than 0.1 seconds using 160 workstations. Further, when the icons are stored in the data storage means 58 together with the images, a series of 100 icons can be searched and displayed in about 2 seconds, facilitating quick interactive DFI diffraction. It turned out to be possible.

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
Although specific embodiments of the present invention have been described above in detail, the present invention should not be limited to these specific examples, and various modifications can be made without departing from the technical scope of the present invention. Of course,

【図面の簡単な説明】[Brief description of drawings]

第1図は、電子ビームテストシステムを示した概略ブロ
ック図、第2図は第1図に示した電子ビームテストシス
テムにおいて使用されるデータ処理システムを示した概
略ブロック図、第3図は一対のストロボ電圧コントラス
ト画像のスクリーン表示を示した電子ビーム写真の説明
図、第4図は本発明に基づいてストロボ電圧コントラス
ト画像のスタックから用意される一連のアイコンのスク
リーン表示を示した電子ビーム写真の説明図、第5図は
本発明に基づいて異なった画像のスタックから用意され
た一連のアイコンのスクリーン表示を示した電子ビーム
写真の説明図、第6図は本発明に基づいてアイコンを形
成するための画像の圧縮を示した説明図、第7図は本発
明に基づいて画像圧縮において使用することが可能な
「8クイーン」問題に対する一つの可能な解答を示した
説明図、である。 (符号の説明) 10:電子ビームテストプローブシステム 12:電子ビームテストプローブ 14:回路励起器 16:データ処理システム 18:ディスプレイターミナル 22,24:バス 50:コンピュータシステム 52:電子ビームテストプローブ制御システム 60:ディスプレイインターフェース 62:グラフィックアクセリレータ 64:インターフェース
FIG. 1 is a schematic block diagram showing an electron beam test system, FIG. 2 is a schematic block diagram showing a data processing system used in the electron beam test system shown in FIG. 1, and FIG. Illustration of an electron beam photograph showing a screen display of a strobe voltage contrast image, FIG. 4 is an illustration of an electron beam photograph showing a screen display of a series of icons prepared from a stack of strobe voltage contrast images according to the present invention. 5 and 5 are illustrations of electron beam photographs showing a screen display of a series of icons prepared from different image stacks according to the present invention, and FIG. 6 for forming icons according to the present invention. FIG. 7 is an explanatory view showing the compression of the image of FIG. 7, FIG. Explanatory view showing one possible solution against a. (Description of symbols) 10: Electron beam test probe system 12: Electron beam test probe 14: Circuit exciter 16: Data processing system 18: Display terminal 22, 24: Bus 50: Computer system 52: Electron beam test probe control system 60 : Display interface 62: Graphic accelerator 64: Interface

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G06T 7/00 H01L 21/82 H04N 1/415 9070−5C 7/18 B 8122−4M H01L 21/82 T (56)参考文献 特開 昭60−89169(JP,A) 特開 昭60−142482(JP,A)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location G06T 7/00 H01L 21/82 H04N 1/415 9070-5C 7/18 B 8122-4M H01L 21 / 82 T (56) Reference JP 60-89169 (JP, A) JP 60-142482 (JP, A)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】格納装置内に格納されているn×n画素の
画像を表示装置に表示可能なp×p画素のアイコンへ圧
縮する方法において、尚n=p・qであって且つqは整
数であり、 (a)前記画像をq×q画素のp個のタイルへ分割し、 (b)各タイルのq×q画素によって画定される複数個
の行及び列の各々において1個の画素が存在するように
各タイルからq個の画素を選択し、 (c)前記各タイルからの前記q個の画素の平均値を計
算して前記タイルを表す画素を発生する、 上記各ステップを有しており、前記タイルを表す前記画
素が表示装置に表示可能なp×p個の画素のアイコンを
形成することを特徴とする方法。
1. A method of compressing an image of n × n pixels stored in a storage device into an icon of p × p pixels which can be displayed on a display device, wherein n = p · q and q is An integer, (a) dividing the image into p tiles of q × q pixels, and (b) one pixel in each of a plurality of rows and columns defined by q × q pixels in each tile. Select q pixels from each tile such that (c) calculate an average value of the q pixels from each tile to generate a pixel representing the tile. And the pixels representing the tiles form an icon of p × p pixels that can be displayed on a display device.
【請求項2】特許請求の範囲第1項において、前記選択
したq個の画素が、前記タイルのq×q個の画素によっ
て画定される対角線の各々に1つを越えて存在すること
がないように分布されていることを特徴とする方法。
2. The claim of claim 1 wherein the selected q pixels are not more than one on each of the diagonals defined by the q × q pixels of the tile. The method is characterized by being distributed as follows.
【請求項3】特許請求の範囲第1項又は第2項におい
て、前記タイルを表す前記画素をエッジ強調オペレータ
で畳み込むことにより前記アイコンを強調するステップ
を有することを特徴とする方法。
3. A method according to claim 1 or claim 2 including the step of enhancing the icon by convolving the pixels representing the tile with an edge enhancement operator.
【請求項4】集積回路装置内における動作欠陥の動的画
像形成方法において、 (a)各画像が前記装置の動作状態を表しており且つ一
組の画素を有している第一スタックのストロボ電圧コン
トラスト画像を用意し、 (b)各画素が前記装置の動作状態を表しており且つ一
組の画素を有している第二スタックのストロボ電圧コン
トラスト画像を用意し、 (c)前記第一スタックの画像及び前記第二スタックの
画像の画素値の間の差異を計算することによって前記第
一スタックの画像と前記第二スタックの画像との間の差
異を表すn×n個の画素の第三スタックの画像を用意
し、 (d)前記第三スタックの複数個の画像をp×p画素の
アイコンへ圧縮し、尚n=p・qで且つqは整数であ
り、尚、前記圧縮は、 (i)前記各画像をq×q画素のp個のタイルへ分割
し、 (ii)各タイルのq×q画素によって画定される複数個
の行及び列の各々において1個の画素が存在するように
各タイルからq個の画素を選択し、 (iii)前記各タイルから前記q個の画素の平均値を計
算して前記タイルを表す1個の画素を発生し、尚前記タ
イルを表す前記画素はp×p画素の1個のアイコンを形
成し、 (e)複数個の前記アイコンを同時的に表示し、その際
に前記第一スタックと前記第二スタックとの間における
動作状態の差異を容易に観察することを可能とした、 上記各ステップを有することを特徴とする方法。
4. A method for dynamic imaging of operational defects in an integrated circuit device comprising: (a) a first stack strobe, each image representing an operational state of the device and having a set of pixels. Providing a voltage contrast image, (b) providing a second stack of strobe voltage contrast images, each pixel representing an operating state of the device and having a set of pixels; (c) the first Calculating a difference between pixel values of the stack image and the second stack image to represent a difference between the first stack image and the second stack image of n × n pixel pixels. (3) prepare images of three stacks, and (d) compress the plurality of images of the third stack into icons of p × p pixels, where n = p · q and q is an integer, and the compression is , (I) Each of the images is divided into q × q pixels. (Ii) selecting q pixels from each tile such that there is one pixel in each of a plurality of rows and columns defined by q × q pixels in each tile, (Iii) calculating an average value of the q pixels from each tile to generate one pixel representing the tile, wherein the pixel representing the tile forms one icon of p × p pixels. (E) It is possible to simultaneously display a plurality of the icons, and at that time, it is possible to easily observe a difference in operating state between the first stack and the second stack. A method comprising steps.
【請求項5】格納装置内に格納されているn×n画素の
画像を表示装置に表示することが可能なp×p個の画素
のアイコンへ圧縮する装置において、尚n=p・qであ
って且つqは整数であり、 (a)前記画像をq×q画素のp個のタイルへ分割する
手段、 (b)各タイルのq×q画素によって画定される複数個
の行及び列の各々において1個の画素が存在するように
各タイルからq個の画素を選択し、 (c)前記タイルを表す1個の画素を発生するために前
記各タイルから前記q個の画素の平均値を計算する手
段、 を有しており、前記タイルを表す前記画素が表示装置に
表示することが可能なp×p画素のアイコンを形成する
ことを特徴とする装置。
5. A device for compressing an image of n × n pixels stored in a storage device into an icon of p × p pixels which can be displayed on a display device, wherein n = p · q. And q is an integer, (a) means for dividing the image into p tiles of q × q pixels, (b) a plurality of rows and columns defined by q × q pixels of each tile. Selecting q pixels from each tile such that there is one pixel in each, and (c) an average value of the q pixels from each tile to generate one pixel representing the tile. A device for calculating a pixel, the pixel representing the tile forming a p × p pixel icon that can be displayed on a display device.
JP1303485A 1988-11-23 1989-11-24 High resolution image compression method and apparatus Expired - Fee Related JPH0715707B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27636088A 1988-11-23 1988-11-23
US276,360 1988-11-23

Publications (2)

Publication Number Publication Date
JPH03156578A JPH03156578A (en) 1991-07-04
JPH0715707B2 true JPH0715707B2 (en) 1995-02-22

Family

ID=23056343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303485A Expired - Fee Related JPH0715707B2 (en) 1988-11-23 1989-11-24 High resolution image compression method and apparatus

Country Status (4)

Country Link
US (1) US5127064A (en)
EP (1) EP0370323B1 (en)
JP (1) JPH0715707B2 (en)
DE (1) DE68928162T2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740717U (en) * 1993-12-27 1995-07-21 カラーファスナー工業株式会社 bra

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2234609A (en) * 1989-07-29 1991-02-06 Ibm Information handling system
ES2068054B1 (en) * 1991-07-30 1996-08-01 Univ Malaga IMMEDIATE ACCESS ICONIC FILE SYSTEM.
EP0567697A1 (en) * 1992-04-29 1993-11-03 Yiu Keung Chan Method for spatial domain image compression
US5610657A (en) * 1993-09-14 1997-03-11 Envistech Inc. Video compression using an iterative error data coding method
IL118804A0 (en) * 1996-07-05 1996-10-31 Orbot Instr Ltd Data converter apparatus and method particularly useful for a database-to-object inspection system
US6259960B1 (en) * 1996-11-01 2001-07-10 Joel Ltd. Part-inspecting system
FR2786011B1 (en) * 1998-11-13 2001-01-19 Centre Nat Etd Spatiales METHOD OF COMPARISON OF RECORDED IMAGES SHAPED OF PIXELS REPRESENTING EQUIPOTENTIALS OF AT LEAST ONE INTEGRATED CIRCUIT CHIP
US6633682B1 (en) * 1999-06-21 2003-10-14 New York University Progressive fractal rendering
US7075681B1 (en) 1999-11-09 2006-07-11 Kodak Graphic Communications Canada Company System and method for reducing the data volume of images
CN100481000C (en) 2004-09-08 2009-04-22 英业达股份有限公司 Window and icon setting system and method thereof
US7548657B2 (en) * 2005-06-25 2009-06-16 General Electric Company Adaptive video compression of graphical user interfaces using application metadata
US7423642B2 (en) * 2005-12-14 2008-09-09 Winbond Electronics Corporation Efficient video frame capturing
US20080273113A1 (en) * 2007-05-02 2008-11-06 Windbond Electronics Corporation Integrated graphics and KVM system
JP4720924B2 (en) 2009-03-24 2011-07-13 ブラザー工業株式会社 Recording device
US8660335B2 (en) * 2010-03-24 2014-02-25 Varian Medical Systems, Inc. Transient pixel defect detection and correction
US10024584B1 (en) 2011-07-29 2018-07-17 Jason N. Peet Cooled cabinet assembly
US9350928B2 (en) 2012-05-02 2016-05-24 Semiconductor Components Industries, Llc Image data compression using stacked-chip image sensors
CN112117296B (en) * 2020-10-22 2021-07-13 厦门强力巨彩光电科技有限公司 LED display panel and LED display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089169A (en) * 1983-10-21 1985-05-20 Hitachi Ltd Picture information reduction processing method
JPS60180388A (en) * 1984-02-28 1985-09-14 Kokusai Denshin Denwa Co Ltd <Kdd> Requantization method for encoded image signals
US4764975A (en) * 1984-12-06 1988-08-16 Dainippon Screen Mfg. Co., Ltd. Method of and apparatus for compressing image data
JPS6240146A (en) * 1985-08-14 1987-02-21 Mitsubishi Electric Corp Device for inspecting pattern defect by charged beam
US4721909A (en) * 1985-08-16 1988-01-26 Schlumberger Technology Corporation Apparatus for pulsing electron beams
US4706019A (en) * 1985-11-15 1987-11-10 Fairchild Camera And Instrument Corporation Electron beam test probe system for analyzing integrated circuits
US4776030A (en) * 1986-03-28 1988-10-04 Gte Laboratories Incorporated Block quantizer for transform coding
CA1297983C (en) * 1986-11-12 1992-03-24 Shigenobu Kasuya Binary signal producing apparatus for optical character recognition
US4782389A (en) * 1987-04-30 1988-11-01 Rca Licensing Corporation Adaptive M-tile sample producer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740717U (en) * 1993-12-27 1995-07-21 カラーファスナー工業株式会社 bra

Also Published As

Publication number Publication date
JPH03156578A (en) 1991-07-04
EP0370323A3 (en) 1992-07-15
DE68928162D1 (en) 1997-08-14
EP0370323B1 (en) 1997-07-09
EP0370323A2 (en) 1990-05-30
US5127064A (en) 1992-06-30
DE68928162T2 (en) 1998-01-29

Similar Documents

Publication Publication Date Title
JP2581815B2 (en) Method and apparatus for forming a composite image
EP0370323B1 (en) High resolution image compression method and apparatus
EP0504944B1 (en) Method of analyzing fault using electron beam
JPH0776974B2 (en) Multi-dimensional visual analysis method and device
May et al. Dynamic fault imaging of VLSI random logic devices
JP2006098152A (en) Defect detection apparatus and defect detection method
US5625762A (en) Method for extracting three-dimensional color vector
JPH11306793A (en) Method and apparatus for analysis of defect
US20030156750A1 (en) PICA system detector calibration
Collin et al. Device testing and SEM testing tools
JP2900858B2 (en) Method for specifying fault location of CMOS logic circuit
US6606394B1 (en) Surface inspecting apparatus and method therefor
JPH06187800A (en) Analyzing device for defective mode of storage element
JP3642904B2 (en) Fail counting method and apparatus
Collin et al. Failure analysis using e-beam
JP3210112B2 (en) Inspection method and apparatus for semiconductor device
JP2938584B2 (en) Inspection method and apparatus for semiconductor device
JP2894078B2 (en) Failure analysis device and failure analysis method for integrated circuit device
JP2645864B2 (en) Integrated circuit test equipment
JP3237601B2 (en) Memory LSI inspection apparatus and memory LSI inspection method
JP3127089B2 (en) Image processing apparatus and image processing method
JP3699215B2 (en) LSI failure analysis equipment
JPH0321881A (en) Lsi diagnostic device
JPH1040381A (en) Object inspection method and device
Burton et al. Digital image storage and processing for scanning microscopy

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees