JPH0715867B2 - Thermocompression bonded wafer and method for manufacturing the same - Google Patents
Thermocompression bonded wafer and method for manufacturing the sameInfo
- Publication number
- JPH0715867B2 JPH0715867B2 JP22995190A JP22995190A JPH0715867B2 JP H0715867 B2 JPH0715867 B2 JP H0715867B2 JP 22995190 A JP22995190 A JP 22995190A JP 22995190 A JP22995190 A JP 22995190A JP H0715867 B2 JPH0715867 B2 JP H0715867B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- wafer
- substrate
- recess
- scribe line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 83
- 239000010410 layer Substances 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 33
- 239000007787 solid Substances 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 24
- 230000013011 mating Effects 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000007373 indentation Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000005530 etching Methods 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は、熱圧着された2枚の基板から成り且つ一方
の基板の表面であって合せ面となる部分に埋込み層を有
する熱圧着ウエーハに関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a thermocompression-bonded wafer which is composed of two thermocompression-bonded substrates and has an embedding layer on the surface of one of the substrates to be a mating surface. Regarding
(従来の技術) 近年、半導体ウエーハとして、高密度(高集積)化、高
速度(高応答性)化、高出力化に対応したものが求めら
れており、そのために種々のエピタキシャル法、イオン
注入法、熱圧着法、部分溶融再結晶法(Zone Melting o
n Insulation)等の技術が開発されている。(Prior Art) In recent years, semiconductor wafers required to have high density (high integration), high speed (high response), and high output have been demanded. For that purpose, various epitaxial methods and ion implantation are required. Method, thermocompression bonding method, partial melting recrystallization method (Zone Melting o
n Insulation) and other technologies have been developed.
第7図は、先に本発明者が想定した熱圧着ウエーハの製
造方法を示す製造工程図であって、具体的には、使用す
る一対の基板のうち、ウエーハたる一方の基板1の表面
に酸化膜3を形成しておき、該酸化膜3の表面に今一つ
の基板2(ウエーハであってもセラミックであってもよ
い。)を熱圧着し、基板1の裏面を研磨して、ICとして
の働きをなすいわゆる活性領域層1aを有する熱圧着ウエ
ーハAを得るものである。FIG. 7 is a manufacturing process diagram showing a method for manufacturing a thermocompression-bonded wafer previously envisaged by the present inventor, and specifically, on a surface of one substrate 1 which is a wafer of a pair of substrates to be used. An oxide film 3 is formed in advance, and another substrate 2 (which may be a wafer or a ceramic) is thermocompression bonded to the surface of the oxide film 3 and the back surface of the substrate 1 is polished to form an IC. A thermocompression bonded wafer A having a so-called active region layer 1a which functions as described above is obtained.
この場合に熱圧着ウエーハAが備えるべき直列抵抗体又
は分離体等の埋込み層4は、予め一方の基板1の表面で
且つ合せ面となる部分に形成させるものであった。In this case, the embedding layer 4 such as a series resistor or a separator to be provided in the thermocompression bonding wafer A was formed in advance on the surface of one substrate 1 and the portion to be the mating surface.
(発明が解決しようとする課題) したがって、得られる熱圧着ウエーハAは、その埋込み
層4は当該熱圧着ウエーハA内に文字通り埋込まれてお
り、この埋込み層4が何処に位置するかを正確に把握で
きない。(Problems to be Solved by the Invention) Therefore, in the obtained thermocompression bonded wafer A, the embedding layer 4 is literally embedded in the thermocompression bonded wafer A, and it is possible to determine exactly where the embedding layer 4 is located. I can't figure it out.
そこで本発明は、上記埋込み層を外部より確認すること
の可能な熱圧着ウエーハ及びその製造方法を提供するこ
とを課題としてなされた。Therefore, the present invention has been made to provide a thermocompression bonding wafer capable of confirming the embedded layer from the outside and a method for manufacturing the same.
(課題を解決するための手段) すなわち、本発明を実施例で用いた符号を付して記す
と、第1の発明は、 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分であって、当該一方の基板11のスクラ
イブ線14上又はスクライブ線14に沿った位置に、凹部15
を一又は複数箇所形成すること。(Means for Solving the Problems) That is, when the present invention is described with the reference numerals used in the embodiments, the first invention is that a: two substrates 11 and 12 at least one of which is a wafer. In thermocompression bonding, a concave portion 15 is formed on a surface portion which is a mating surface of one substrate 11 which is a wafer, on the scribe line 14 of the one substrate 11 or at a position along the scribe line 14.
To form one or more places.
b:前記凹部15に、又は前記凹部15を含むウエーハ表面全
域に、酸化膜13を形成すること。b: Forming the oxide film 13 on the recess 15 or on the entire surface of the wafer including the recess 15.
c:前記凹部15を固体16で埋めること。c: Fill the recess 15 with a solid 16.
d:前記一方の基板11の合せ面となる表面部分に、前記凹
部15と所定の位置関係を有する埋込み層18を形成するも
のであって、この埋込み層18の形成は、前記aにおける
スクライブ線14の形成前の段階から、前記cにおける固
体16の埋込みの段階の間のいずれかの段階で行うこと。d: A burying layer 18 having a predetermined positional relationship with the recess 15 is formed on a surface portion of the one substrate 11 which is a mating surface, and the burying layer 18 is formed by the scribe line in the a. At any stage between the stage before the formation of 14 and the stage of embedding the solid 16 in c) above.
e:前記ウエーハ表面を平坦化し、該平坦化されたウエー
ハ表面に他方の基板12を熱圧着すること。e: Flattening the wafer surface, and thermocompression bonding the other substrate 12 to the flattened wafer surface.
f:前記一方の基板11を裏面側から前記凹部15の底に存す
る酸化膜13に到るまで研磨除去すること。f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13 existing at the bottom of the recess 15.
の上記aないしfから構成される熱圧着ウエーハの製造
方法。7. A method for manufacturing a thermocompression bonded wafer comprising the above a) to f).
第2の発明は、 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分であって、当該一方の基板11のスクラ
イブ線14上又はスクライブ線14に沿った位置に、凹部15
を一又は複数箇所形成すること。The second invention is a: a surface portion which is a mating surface of one substrate 11 which is a wafer in thermocompression bonding of two substrates 11 and 12 at least one of which is a wafer. The recess 15 is provided on the scribe line 14 of the substrate 11 or at a position along the scribe line 14.
To form one or more places.
b:前記凹部15に、又は前記凹部15を含むウエーハ表面全
域に、酸化膜13を形成すること。b: Forming the oxide film 13 on the recess 15 or on the entire surface of the wafer including the recess 15.
c:前記凹部15を固体16で埋めること。c: Fill the recess 15 with a solid 16.
d:前記酸化膜13の一部を除去して、この部位に前記凹部
15に対し所定の位置関係を持たせた埋込み層18′を形成
するものであって、この埋込み層18′の形成は、前記b
における酸化膜13の形成後、前記cにおける固体16の埋
込み前、又は固体16の埋込みと同時に行うこと。d: A part of the oxide film 13 is removed, and the recess is
A buried layer 18 'having a predetermined positional relationship with respect to 15 is formed, and this buried layer 18' is formed by the above-mentioned step b.
After the formation of the oxide film 13 in step 1), before the solid 16 is embedded in the above c, or simultaneously with the solid 16 embedded.
e:前記ウエーハ表面を平坦化し、該平坦化されたウエー
ハ表面に他方の基板12を熱圧着すること。e: Flattening the wafer surface, and thermocompression bonding the other substrate 12 to the flattened wafer surface.
f:前記一方の基板11を裏面側から前記凹部15の底に存す
る酸化膜13に到るまで研磨除去すること。f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13 existing at the bottom of the recess 15.
の上記aないしfから構成される熱圧着ウエーハの製造
方法。7. A method for manufacturing a thermocompression bonded wafer comprising the above a) to f).
第3の発明は、 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分に酸化膜19を形成した後、スクライブ
線14上又はスクライブ線14に沿った位置において、該ス
クライブ線14に対し所定の位置関係を持たせた一又は複
数箇所で酸化膜19を除去すること。In the third invention, a: an oxide film 19 is formed on the surface portion of one of the substrates 11 which is a wafer when the two substrates 11 and 12 at least one of which is a wafer are thermocompression bonded. After that, the oxide film 19 is removed at one or a plurality of positions on the scribe line 14 or along the scribe line 14 that have a predetermined positional relationship with the scribe line 14.
b:前記酸化膜19の除去部17に選択的酸化膜13押込み処理
を施すこと。b: subjecting the removed portion 17 of the oxide film 19 to selective oxide film 13 indentation processing.
c:前記除去部17に固体16を埋めること。c: Fill the removal section 17 with the solid 16.
d:前記一方の基板11の合せ面となる表面部分、前記酸化
膜19、前記酸化膜13のいずれかに、前記スクライブ線14
又は前記除去部17に対し所定の位置関係を持たせた埋込
み層18を形成するものであって、この埋込み層18の形成
は、前記aにおけるスクライブ線14の形成前の段階か
ら、前記cにおける固体16の埋込みの段階の間のいずれ
かの段階で行うこと。d: The scribe line 14 is formed on one of the oxide film 19 and the oxide film 13, which is the surface to be the mating surface of the one substrate 11.
Alternatively, a buried layer 18 having a predetermined positional relationship with the removed portion 17 is formed, and the buried layer 18 is formed from a stage before the formation of the scribe line 14 in the above a to a process in the above c. Do at any stage between the stages of solid 16 embedding.
e:前記ウエーハ表面を平坦化し、該平坦化されたウエー
ハ表面に他方の基板12を熱圧着すること。e: Flattening the wafer surface, and thermocompression bonding the other substrate 12 to the flattened wafer surface.
f:前記一方の基板11を裏面側から前記酸化膜13に到るま
で研磨除去すること。f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13.
の上記aないしfから構成される熱圧着ウエーハの製造
方法。7. A method for manufacturing a thermocompression bonded wafer comprising the above a) to f).
第4の発明は、 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分であって、当該一方の基板11のスクラ
イブ線14上又はスクライブ線14に沿った位置に、このス
クライブ線14の特定箇所に対し所定の位置関係を持たせ
た凹部15を一又は複数箇所形成すること。The fourth invention is: a: a surface portion which is a mating surface of one substrate 11 which is a wafer when thermocompressing two substrates 11 and 12 at least one of which is a wafer. Forming one or a plurality of recesses 15 on the scribe line 14 of the substrate 11 or along the scribe line 14 so as to have a predetermined positional relationship with a specific location of the scribe line 14.
b:前記凹部15に、又は前記凹部15を含むウエーハ表面全
域に、酸化膜13を形成すること。b: Forming the oxide film 13 on the recess 15 or on the entire surface of the wafer including the recess 15.
c:前記酸化膜13の一部に穴をあけて、或いは穴をあけな
いまま、該酸化膜13の上に、前記凹部15から所定の位置
関係を持たせて、伝導体域21を形成すること。c: Form a conductor region 21 on the oxide film 13 with a predetermined positional relationship from the recess 15 with or without making a hole in the oxide film 13. thing.
d:前記伝導体域21を成形した後、該伝導体域21の表層を
絶縁層22で被覆すること。d: After forming the conductor region 21, the surface layer of the conductor region 21 is covered with an insulating layer 22.
e:前記絶縁層22で被覆した伝導体域21の上に固体23を被
せた後、当該ウエーハ表面を平坦化し、該平坦化された
ウエーハ表面に他方の基板12を熱圧着すること。e: After covering the conductor region 21 covered with the insulating layer 22 with the solid 23, the surface of the wafer is flattened, and the other substrate 12 is thermocompression bonded to the flattened wafer surface.
f:前記一方の基板11を裏面側から前記凹部15の底に存す
る酸化膜13に到るまで研磨除去すること。f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13 existing at the bottom of the recess 15.
の上記aないしfから構成される熱圧着ウエーハの製造
方法。7. A method for manufacturing a thermocompression bonded wafer comprising the above a) to f).
第5の発明は、 熱圧着された2枚の基板11,12から成り且つ一方の基板1
1の合せ面となる表面部分に埋込み層18を形成する熱圧
着ウエーハであって、 前記熱圧着ウエーハのスクライブ線14上又はスクライブ
線14に沿った所定位置に、埋込み層18或いは伝導体域の
存在位置確認用の目安として、露出した酸化膜13を有す
る熱圧着ウエーハである。The fifth invention is composed of two thermocompression-bonded substrates 11 and 12 and one substrate 1
1 is a thermocompression bonding wafer for forming an embedding layer 18 on the surface portion to be a mating surface, on the scribe line 14 of the thermocompression bonding wafer or at a predetermined position along the scribe line 14, the embedding layer 18 or the conductor region. A thermocompression bonding wafer having an exposed oxide film 13 is used as a standard for checking the existence position.
ここで、 「少なくとも1枚がウエーハである」とは、他の基板
がウエーハであることはもちろん、セラミックスや、素
子を含むウエーハ又はセラミックスであってもよいこと
を意味する。Here, "at least one is a wafer" means that the other substrate may be a wafer, or may be a ceramic, a wafer including an element, or a ceramic.
「埋込み層」とは、(イ)活性領域内に連結状或いは
部分的に作られた同種又は異種の伝導体域を作る不純物
による低抵抗体層或いは分離体層、(ロ)酸化膜の凹凸
によるもの、(ハ)酸化膜の一部に孔をあけ、これに、
例えばAs,P,B,Sb等をドープしたポリシリコン(doped P
oly−Silicon)を充填した領域、(ニ)その他、デバイ
ス製造上の任意の物質をいう。The "buried layer" means (a) a low resistance layer or a separation layer due to impurities that form a conductive region of the same kind or different kind formed in a connection or partially in the active region, and (b) unevenness of the oxide film. (C) A hole is made in a part of the oxide film.
For example, polysilicon doped with As, P, B, Sb (doped P
oly-Silicon) filled area, (d) other materials for manufacturing devices.
「スクライブ線上又はスクライブ線に沿った位置」と
は、スクライブ線を基準として、これから把握可能な位
置、並びに、ボンディングパッドや、スクライブ線近傍
のスクライブ線以外の溝、突起、パターン、その他任意
の目印となるものを意味する。"On the scribe line or along the scribe line" means the position that can be grasped from the scribe line, the bonding pad, grooves other than the scribe line near the scribe line, protrusions, patterns, and other arbitrary marks. Means that.
「所定の位置関係」とは、埋込み層や、表層酸化膜の
埋込みポリシリコンの位置が、この凹部の存在によって
確認できる位置関係を意味する。The "predetermined positional relationship" means a positional relationship in which the position of the buried layer or the buried polysilicon of the surface oxide film can be confirmed by the presence of the recess.
「凹部15」の深さは活性領域層の厚さを決定するファ
クターであり、この凹部の深さを制御することによって
活性領域層の厚さが制御される。The depth of the “recess 15” is a factor that determines the thickness of the active region layer, and the thickness of the active region layer is controlled by controlling the depth of the recess.
「凹部15」の形状は、後記酸化膜部とも関連するが、
線状であると点状であるとを問わず、また、その個数
は、埋込み層の形状や状況によって決定する。The shape of the "recess 15" is also related to the oxide film portion described later,
Regardless of whether it is linear or dot-shaped, the number thereof is determined by the shape and condition of the buried layer.
凹部、若しくは除去部に埋められる「固体16」として
は、ポリシリコン、金属、ガラス、Sio2−Si3N4やSiO2
−Si3N4−SiO2等が使用され、該固体は補強材としての
働きをなす。“Solid 16” to be filled in the concave portion or the removed portion includes polysilicon, metal, glass, Sio 2 —Si 3 N 4 and SiO 2
-Si 3 N 4 -SiO 2, etc. is used, the solid is formed serves as a reinforcing member.
「伝導体域21」は、爾後のデバイス製造において必要
とされる領域、例えばメモリ用のキャパシティとなるよ
うなもの、或いは結線用の伝導体となるようなもので、
これにはポリシリコンや適宜の金属が用いられる。The "conductor region 21" is a region required in the subsequent device manufacturing, for example, a region having a capacity for memory, or a conductor for connection,
Polysilicon or an appropriate metal is used for this.
ウエーハである一方の基板を「研磨除去」する手段と
しては、サーフェィスグラインダ(SG)、ラッピング、
メカニカル・ケミカル(MC)等の手法が用いられる。As a means for "polishing and removing" one of the substrates that is a wafer, surface grinder (SG), lapping,
Methods such as mechanical chemical (MC) are used.
なお、酸化膜部の露出形状は、線状であると点状である
とを問わず、また、その個数は埋込み層の位置把握に必
要な数であれば事足りる。It should be noted that the exposed shape of the oxide film portion may be linear or dot-like, and the number thereof is sufficient as long as it is necessary for grasping the position of the buried layer.
(作用) 本発明では、研磨限界面に、Siに比較して著しく研磨速
度(エッチングレート)の異なる酸化膜をストッパとし
て配在させている(例えば、50℃の6mol KOHによるSiO2
のエッチングレートは0.5[オングストローム/min]で
あり、同条件におけるSiのエッチングレートは、170
[オングストローム/min]である)。(Function) In the present invention, an oxide film having a polishing rate (etching rate) significantly different from that of Si is provided as a stopper on the polishing limit surface (eg, SiO 2 by 6 mol KOH at 50 ° C.).
The etching rate of Si is 0.5 [angstrom / min], and the etching rate of Si is 170
[Angstrom / min]).
この結果、研磨面が一方に傾いて行われたとしても、酸
化膜の露出した部分においてはエッチングレートが鈍化
し、他の部分とのエッチング量が均衡化される。したが
って、酸化膜の存在深さを0.1μとか0.5μに設定してお
くことにより、それぞれの厚さの活性領域層を有する熱
圧着ウエーハが得られる。As a result, even if the polishing surface is tilted to one side, the etching rate is slowed in the exposed portion of the oxide film, and the etching amount with the other portion is balanced. Therefore, by setting the depth of existence of the oxide film to 0.1 μ or 0.5 μ, the thermocompression bonded wafer having the active region layer of each thickness can be obtained.
とりわけ、選択的酸化膜押込み処理によれば、酸化膜は
その深さを任意に設定できるので、活性領域層を極めて
薄く且つ均一に形成することが可能となる。In particular, according to the selective oxide film pushing process, the depth of the oxide film can be set arbitrarily, so that the active region layer can be formed extremely thin and uniform.
そして、上記のようにして得られた熱圧着ウエーハは、
凹部がスクライブ線又はスクライブ線に沿った位置に存
しているため、半導体チップ製造における歩留りを低減
させることがなく、また設計の標準化を容易にすること
が可能となる。Then, the thermocompression bonded wafer obtained as described above,
Since the concave portion is located at the scribe line or at a position along the scribe line, the yield in semiconductor chip manufacturing is not reduced, and the standardization of the design can be facilitated.
更に、本発明に係る熱圧着ウエーハは、表面に酸化膜部
が露出している。この酸化膜部の端縁を基準として、デ
バイス製造過程において埋込み層位置を正確に把握でき
る。その結果、正確に把握された前記埋込み層に基づい
て、コンデンサ、抵抗、トランジスタ等を活性領域上に
形成することが可能となる。Further, the thermocompression bonded wafer according to the present invention has an oxide film portion exposed on the surface. The buried layer position can be accurately grasped in the device manufacturing process with reference to the edge of the oxide film portion. As a result, it becomes possible to form a capacitor, a resistor, a transistor, etc. on the active region based on the buried layer which is accurately grasped.
(実施例) 以下、本発明を添付図面に基づいて説明する。(Example) Hereinafter, the present invention will be described with reference to the accompanying drawings.
第1図及び第2図は本願第1発明の実施例を示す製造工
程図で、第1図はSOS(Silicon on Silicon)熱圧着ウ
エーハの製造に係るもの、第2図はSOI(Silicon on In
sulator)熱圧着ウエーハに係るものを示し、第3図は
本願の他の発明の実施例を示す製造工程図であり、第4
図(イ)〜(ニ)は、凹部若しくは除去部の配置例を示
す平面図である。なお、例示図面では、一対の両基板を
共にウエーハとしたものを示している。1 and 2 are manufacturing process diagrams showing an embodiment of the first invention of the present application. FIG. 1 relates to manufacturing of an SOS (Silicon on Silicon) thermocompression bonding wafer, and FIG. 2 shows an SOI (Silicon on In).
FIG. 3 is a manufacturing process diagram showing another embodiment of the invention of the present application, and FIG.
(A) to (D) are plan views showing an arrangement example of the recessed portion or the removed portion. In the illustrated drawings, both the pair of substrates are wafers.
図示するように、本発明の熱圧着ウエーハは、二枚の基
板11,12を熱圧着してなるものであり、該熱圧着ウエー
ハのスクライブ線14に対応した所定位置に、露出した酸
化膜13を有する。この酸化膜13は予め形成されている埋
込み層18の存在位置確認の目安として用いられるもので
ある。次に製造工程にしたがって本発明の熱圧着ウエー
ハを詳述する。As shown in the figure, the thermocompression bonding wafer of the present invention is formed by thermocompression bonding two substrates 11 and 12, and an exposed oxide film 13 is provided at a predetermined position corresponding to the scribe line 14 of the thermocompression bonding wafer. Have. This oxide film 13 is used as a standard for confirming the existing position of the buried layer 18 formed in advance. Next, the thermocompression bonding wafer of the present invention will be described in detail according to the manufacturing process.
先ず、第1図の製造工程例では、予め埋込み層18を有す
る一方の基板11の表面(圧着面とされる側の面)のスク
ライブ線14に凹部15を形成する。この凹部15の個数は、
後述する研磨の際に、この研磨により一平面を決定し得
る個数であれば事足り、多い場合にも全く支障はない。
そして、この凹部15の形状は、第4図(イ)に示すよう
に、直線状であっても、あるいは同図(ロ)〜(ニ)に
示すように点状であってもよい。点状である場合は、そ
の形状は任意のものでよい。そして、上記凹部15は、フ
ォトレジスト技術を用いた液相又は気相(イオン或いは
プラズマを用いたエッチングを含む)法による選択エッ
チング等により一定の深さ(所望とする活性層厚さにみ
あった深さ)に形成される。First, in the manufacturing process example of FIG. 1, a concave portion 15 is formed in advance on the scribe line 14 on the surface (the surface on the side to be the pressure-bonding surface) of the one substrate 11 having the embedded layer 18. The number of the recesses 15 is
In the later-described polishing, the number is sufficient as long as one plane can be determined by this polishing, and even if the number is large, there is no problem.
The shape of the recess 15 may be linear as shown in FIG. 4 (a), or may be dot-shaped as shown in FIG. 4 (b) to (d). When it is dot-like, its shape may be arbitrary. The concave portion 15 has a constant depth (corresponding to a desired active layer thickness) by selective etching by a liquid phase or a vapor phase (including etching using ions or plasma) method using a photoresist technique. Depth).
続いて熱酸化、CVD法、スパッタ蒸着法等によって上記
凹部15内に酸化膜13を形成する。このとき、酸化膜13を
凹部15のみに形成すれば、第1図に示すようにSOS熱圧
着ウエーハが得られ、また、凹部15のみならず基板11の
全面にも酸化膜13を形成すれば、第2図に示すようなSO
I熱圧着ウエーハが得られる。かくして、形成された酸
化膜13を有する凹部15内に、後述する研磨に備えて補強
の意味で固体16を埋める。この固体16としては、ポリシ
リコン、金属、ガラス、SiO2−Si3N4や、SiO2−Si3N4−
SiO2等が選択される。また、第2図に示すように、基板
11の全面酸化膜の一部を除去し、例えば低抵抗ポリシリ
コンを充填し平坦化して埋込み層18′を形成することに
より、爾後、他方の基板12を熱圧着し、更に熱処理すれ
ば、SOIの一部を両ウエーハにまたがる良伝導領域18″
を作ることもできる。Then, an oxide film 13 is formed in the recess 15 by thermal oxidation, a CVD method, a sputter deposition method, or the like. At this time, if the oxide film 13 is formed only in the concave portion 15, a SOS thermocompression bonding wafer can be obtained as shown in FIG. 1, and if the oxide film 13 is formed not only in the concave portion 15 but also on the entire surface of the substrate 11. , SO as shown in Figure 2
I A thermocompression bonded wafer can be obtained. Thus, the solid 16 is filled in the recess 15 having the oxide film 13 thus formed for the purpose of reinforcement in preparation for polishing described later. As the solid 16, polysilicon, metal, glass, and SiO 2 -Si 3 N 4, SiO 2 -Si 3 N 4 -
SiO 2 or the like is selected. In addition, as shown in FIG.
After removing a part of the entire surface oxide film of 11, and filling and planarizing the low resistance polysilicon to form a buried layer 18 ′, after that, the other substrate 12 is thermocompression-bonded and further heat-treated to obtain SOI. Good conductive area 18 ″ that covers part of both wafers
You can also make
次に、基板11の表面又は第2図における酸化膜13の表面
を研磨して表面の凹凸を無くし、該研磨面に今一つの基
板12を熱圧着する。具体的には約1100℃の温度下におい
て、2時間位接合状態を保たせれば自重により、又は少
しの加重により、上記両基板11,12が熱圧着される。Next, the surface of the substrate 11 or the surface of the oxide film 13 in FIG. 2 is polished to eliminate the surface irregularities, and another substrate 12 is thermocompression bonded to the polished surface. Specifically, at a temperature of about 1100 ° C., the two substrates 11 and 12 are thermocompression bonded by their own weight or a little weight if the bonding state is maintained for about 2 hours.
上記のようにして基板12に対して基板11が圧着されたな
らば、該基板11の裏面を研磨する。この研磨では、研磨
効率を考慮してメカニカルな手法及びケミカルな手法が
併用される。そして研磨は、基板11内に形成せしめられ
ている酸化膜13の下端面部分が全て現われるまで継続さ
れる。After the substrate 11 is pressure-bonded to the substrate 12 as described above, the back surface of the substrate 11 is polished. In this polishing, a mechanical method and a chemical method are used together in consideration of polishing efficiency. Then, the polishing is continued until the lower end portion of the oxide film 13 formed in the substrate 11 is completely exposed.
すなわち、研磨終了間際においてはKOH等によるケミカ
ル手法ないし有機溶剤(organic amine等)とSiO2粒子
塗液(colloidal silica)を使用したエッチング研磨が
採用されるが、エッチング研磨が進行してある一つの部
分で酸化膜13が露出したならば、それ以降は、SiO2のエ
ッチングレートが極めて遅いため該部におけるエッチン
グが進まず、修正研磨を行いながら他部のエッチングが
継続され、やがては全ての部分において酸化膜13が現わ
れ、エッチングは実質的に停止した状態となる。このよ
うにして基板11内に形成された酸化膜13によって研磨限
度が決定され、上記酸化膜13の一定形成量(換言すれば
凹部15の深さ)に見合った活性領域層が得られることに
なる。そして、上記酸化膜13の端縁13aは、埋込み層18
の存在位置確認の目安とされる。すなわち、基板11を裏
面側から前記凹部の底に存する酸化膜13に到るまで研磨
除去し、この露出した酸化膜13を、前記埋込み層18の存
在位置確認の指標として用いるものである。なお、前記
埋込み層18は、スクライブ線14の形成前の段階から、前
記固体16の埋込みの段階の間のいずれか任意の段階で行
うこととなる。That is, a chemical method such as KOH or etching polishing using an organic solvent (organic amine) and a SiO 2 particle coating liquid (colloidal silica) is adopted just before the completion of polishing, but one method in which etching polishing is in progress is used. If the oxide film 13 is exposed at a portion, the etching rate of SiO 2 is extremely slow after that, and the etching at that portion does not proceed, and the etching of other portions is continued while performing the correction polishing, and eventually all the portions are exposed. At, the oxide film 13 appears and the etching is substantially stopped. In this way, the polishing limit is determined by the oxide film 13 formed in the substrate 11, and an active region layer corresponding to the constant formation amount of the oxide film 13 (in other words, the depth of the recess 15) is obtained. Become. The edge 13a of the oxide film 13 has a buried layer 18
It is used as a guide for confirming the existence position of. That is, the substrate 11 is polished and removed from the back surface side up to the oxide film 13 existing at the bottom of the recess, and the exposed oxide film 13 is used as an index for confirming the existing position of the embedded layer 18. The embedding layer 18 may be formed at any stage between the stage before the formation of the scribe line 14 and the stage for embedding the solid 16.
上記酸化膜13の形成は、選択的酸化膜押込み法によって
も形成できる。この選択的酸化膜押込み法は、時間によ
って押込み深さが定まるものであり、しかも0.1μ単位
の制御が充分可能なものであって所望とする押込み深さ
が容易に得られる。The oxide film 13 can also be formed by a selective oxide film pushing method. In this selective oxide film indentation method, the indentation depth is determined by time, and further, the indentation depth can be easily controlled by the control of 0.1 μ unit.
具体的には、第3図に示すように、基板11の表面に酸化
膜19を形成しておき、スクライブ線上又はスクライブ線
に沿った位置において酸化膜19を一部除去し、該除去部
17に熱酸化法、陽極酸化法やO2イオンインプラ法と熱処
理を組み合わせることによって酸化膜13を押込み、続い
て除去部17に生じた段差部に固体16を埋める。あとは、
第1図及び第2図の場合と同様である。こうして得られ
た酸化膜13の端縁13aは、前述のように、埋込み層18の
存在位置確認の目安とされる。すなわち、基板11を裏面
側から前記凹部の底に存する酸化膜13に到るまで研磨除
去し、この露出した酸化膜13を、前例同様、前記埋込み
層18の存在位置確認の指標として用いる。なお、前記埋
込み層18は、基板11の表面に当初から形成しておいた
り、或いは酸化膜19を形成した後に、該酸化膜19に孔を
設け、ここに不純物を拡散、イオンインプラ法等で押込
んで形成する。Specifically, as shown in FIG. 3, an oxide film 19 is formed on the surface of the substrate 11, and the oxide film 19 is partially removed on or along the scribe line, and the removed portion is removed.
The oxide film 13 is pushed in by combining the thermal oxidation method, the anodic oxidation method, the O 2 ion implantation method, and the heat treatment with 17 and then the solid 16 is buried in the step portion formed in the removed portion 17. later,
This is similar to the case of FIGS. 1 and 2. The edge 13a of the oxide film 13 thus obtained is used as a standard for confirming the existing position of the buried layer 18, as described above. That is, the substrate 11 is polished and removed from the back surface side to the oxide film 13 existing at the bottom of the recess, and the exposed oxide film 13 is used as an index for confirming the existing position of the embedded layer 18 as in the previous example. The buried layer 18 may be formed on the surface of the substrate 11 from the beginning, or a hole may be formed in the oxide film 19 after the oxide film 19 is formed, and impurities may be diffused therein by an ion implantation method or the like. Form by pushing.
第5図は本願の更に他の発明の実施例を示す製造工程図
であり、この場合は、2枚の基板11,12を熱圧着するに
当り、ウエーハである一方の基板11の合せ面となる表面
部分であって、当該一方の基板11のスクライブ線14上又
はスクライブ線14に沿った位置に、このスクライブ線14
の特定箇所に対し所定の位置関係を持たせた凹部15形成
する。この凹部15は、一つでも、また複数箇所でもよ
い。FIG. 5 is a manufacturing process diagram showing still another embodiment of the present invention. In this case, when the two substrates 11 and 12 are thermocompression bonded, the mating surface of one substrate 11 which is a wafer and The surface portion of the scribe line 14 on the scribe line 14 of the one substrate 11 or at a position along the scribe line 14.
The concave portion 15 is formed so as to have a predetermined positional relationship with respect to the specific portion. There may be one recess 15 or a plurality of recesses.
そして、前記凹部15に、又は前記凹部15を含むウエーハ
表面全域に、酸化膜13を形成する。Then, the oxide film 13 is formed on the recess 15 or on the entire surface of the wafer including the recess 15.
前記酸化膜13の上に、前記凹部15から所定の位置関係を
持たせて、伝導体域21を形成する。この伝導体域21は、
例えばポリシリコンや適宜の金属を用いてなす。この伝
導体域21は、目的に応じ一層或いは積層状に形成される
こととなる。A conductor region 21 is formed on the oxide film 13 with a predetermined positional relationship from the recess 15. This conductor area 21
For example, polysilicon or an appropriate metal is used. The conductor area 21 is formed in a single layer or a laminated shape depending on the purpose.
前記伝導体域21を成形した後、該伝導体域21の表層を絶
縁層22で被覆する。伝導体域21にポリシリコンを用いた
場合は、成形された必要領域を残し、その表層を酸化さ
せることにより酸化膜が形成されることとなり、この酸
化膜が絶縁層22となる。こうして絶縁層22で被覆された
伝導体域21は、爾後のデバイス製造において、例えばメ
モリ用のキャパシティ或いは結線用伝導体や抵抗体とな
る。After molding the conductor region 21, the surface layer of the conductor region 21 is covered with an insulating layer 22. When polysilicon is used for the conductor region 21, an oxide film is formed by leaving the molded necessary region and oxidizing the surface layer, and this oxide film becomes the insulating layer 22. In this way, the conductor region 21 covered with the insulating layer 22 becomes, for example, a memory capacity or connection conductor or resistor in the subsequent device manufacturing.
前記絶縁層22で被覆した伝導体域21の上に固体23を被せ
た後、当該ウエーハ表面を平坦化し、該平坦化されたウ
エーハ表面に他方の基板12を熱圧着する。After covering the conductor region 21 covered with the insulating layer 22 with the solid 23, the surface of the wafer is flattened, and the other substrate 12 is thermocompression bonded to the flattened wafer surface.
更に前記実施例と同様、前記一方の基板11を裏面側から
前記凹部15の底に存する酸化膜13に到るまで研磨除去す
る。この露出した酸化膜部は、熱圧着された2枚の基板
11,12において、前記伝導体域21の存在位置確認の指標
として用いることが可能となる。Further, similarly to the above-mentioned embodiment, the one substrate 11 is polished and removed from the back surface side until the oxide film 13 existing at the bottom of the recess 15 is reached. The exposed oxide film portion is formed by two thermocompression bonded substrates.
In 11 and 12, it can be used as an index for confirming the existence position of the conductor region 21.
このようにして、伝導体域21は熱圧着ウエーハの内部に
設けられることとなるが、かような構造の熱圧着ウエー
ハは、上述のように、内部に伝導体域21が存していて
も、この存在位置を、前記酸化膜部を指標として外部よ
り確認できるという画期的なものである。そこで、この
伝導体域21の形成工程を今少し詳細に説明しておく。In this way, the conductor area 21 is provided inside the thermocompression bonded wafer, but the thermocompression bonded wafer having such a structure is, as described above, even if the conductor area 21 is present inside. This is an epoch-making one that the existence position can be confirmed from the outside by using the oxide film portion as an index. Therefore, the process of forming the conductor area 21 will now be described in some detail.
第6図において、基板11の合せ面となる表面部分に酸化
膜24(例えばSiO2等)や窒化膜(例えばSi3N4等)等を
形成し(第6図(1))、この酸化膜24の所定箇所(こ
の箇所は後記凹部15又はスクライブ線14との間で所定の
位置関係を有する。)にフォトエッチング法により穴25
を形成し(第6図(2))、この上にポリシリコン26を
かぶせ(第6図(3))、前記穴25の上方にフォトレジ
スト27を形成し(第6図(4))、フォトエッチングで
ポリシリコン26を切り抜き(第6図(5))、前記フォ
トレジスト27を除去する(第6図(6))。In FIG. 6, an oxide film 24 (for example, SiO 2 or the like), a nitride film (for example, Si 3 N 4 or the like), or the like is formed on the surface portion that becomes the mating surface of the substrate 11 (FIG. 6 (1)), and this oxidation is performed. A hole 25 is formed in a predetermined portion of the film 24 (this portion has a predetermined positional relationship with the recess 15 or the scribe line 14 described later) by a photoetching method.
Is formed (FIG. 6 (2)), polysilicon 26 is covered thereon (FIG. 6 (3)), and a photoresist 27 is formed above the hole 25 (FIG. 6 (4)). The polysilicon 26 is cut out by photoetching (FIG. 6 (5)), and the photoresist 27 is removed (FIG. 6 (6)).
更に、再び表面にフォトレジスト28を形成し、フォトエ
ッチングにより前記スクライブ線14上の所定の箇所のフ
ォトレジスト28を除去する(第6図(7))。爾後、エ
ッチングを施すことにより前記フォトレジスト28の無い
箇所に酸化膜を貫通して凹部15が形成される(第6図
(8))。フォトレジスト28を除去し(第6図
(9))、表面を酸化することにより、前記凹部15と前
記ポリシリコン26の表層に酸化膜13と22が形成される
(第6図(10))。なお、前記酸化膜22,24で覆われた
ポリシリコン26が第5図における伝導体域21に対応する
ものである。Further, a photoresist 28 is formed again on the surface, and the photoresist 28 at a predetermined position on the scribe line 14 is removed by photoetching (FIG. 6 (7)). After that, by etching, a recess 15 is formed at a portion where the photoresist 28 is not present, penetrating the oxide film (FIG. 6 (8)). By removing the photoresist 28 (Fig. 6 (9)) and oxidizing the surface, oxide films 13 and 22 are formed on the surface of the recess 15 and the polysilicon 26 (Fig. 6 (10)). . The polysilicon 26 covered with the oxide films 22 and 24 corresponds to the conductor region 21 in FIG.
そして、酸化膜24の上に固体23を被せて、当該ウエーハ
表面を平坦化し(第6図(11))、該平坦化されたウエ
ーハ表面に他方の基板12を熱圧着し(第6図(12))、
前記実施例と同様、前記一方の基板11を裏面側から前記
凹部15の底に存する酸化膜13に到るまで研磨除去する
(第6図(13))。この露出した酸化膜部は、熱圧着さ
れた2枚の基板11,12において、前記ポリシリコン26
(伝導体域21)の存在位置確認の指標となる。Then, a solid 23 is covered on the oxide film 24 to flatten the surface of the wafer (FIG. 6 (11)), and the other substrate 12 is thermocompression bonded to the flattened wafer surface (see FIG. 12)),
Similar to the above embodiment, the one substrate 11 is removed by polishing from the back surface side until the oxide film 13 existing at the bottom of the recess 15 is reached (FIG. 6 (13)). The exposed oxide film portion is formed on the two polysilicon-based substrates 11 and 12 which are thermocompression-bonded.
It serves as an index for confirming the location of the (conductor area 21).
これら第5図及び第6図の実施例において、第5図の伝
導体域21は所謂フローティングアイランドとなり、ま
た、第6図のポリシリコン26(伝導体域21)にはコンタ
クト(活性領域との導通部)が設けられることとなる。
この点については、素子形成時に表面より拡散伝導領域
形成或いは電子ビーム、レーザ光等によりトレンチ(溝
掘り)を作り、酸化、ポリシリコン充填を行いコンタク
トを形成することもできる。このようにして、ポリシリ
コン26(伝導体域21)を、素子形成面の反対側底部に形
成することにより、キャパシティ等が作りやすくなり、
高密度化に容易に対応し得るものである。In the embodiments of FIGS. 5 and 6, the conductor region 21 of FIG. 5 becomes a so-called floating island, and the polysilicon 26 (conductor region 21) of FIG. 6 has a contact (with an active region). A conducting part) will be provided.
With respect to this point, it is also possible to form a diffusion conduction region from the surface or form a trench (groove) by electron beam, laser light or the like from the surface when forming an element, and oxidize or fill polysilicon to form a contact. In this way, by forming the polysilicon 26 (conductor region 21) on the bottom portion on the side opposite to the element formation surface, it becomes easier to create capacity,
It can easily cope with high density.
そして、実施例では各々1つの領域のみ図示して説明し
たが、これらの個数は必要により適宜設け、また、前述
のように、目的に応じ一層或いは積層状に形成すること
は勿論である。なお、上述した実施例において用いた各
技術については、前例(第1図ないし第3図で述べた技
術)のものを適宜援用するものであることは言う迄もな
い。Although only one region is illustrated and described in the embodiments, it is needless to say that the number of these regions is appropriately provided as necessary, and as described above, they may be formed in a single layer or in a laminated shape depending on the purpose. It is needless to say that the techniques used in the above-described embodiments are those of the preceding examples (the techniques described in FIGS. 1 to 3) as appropriate.
かくして得られた熱圧着ウエーハは、表面に素子製造工
程を経た後、スクライブ線14上で切断され半導体素子と
して供される。The thermocompression bonded wafer thus obtained is subjected to an element manufacturing process on the surface and then cut on the scribe line 14 to be used as a semiconductor element.
(発明の効果) 以上説明したように、本発明によれば、加工(厚さ)精
度が向上することは勿論、埋込み層や伝導体域が外部か
ら見えなくとも、熱圧着ウエーハの裏面に酸化膜部が露
出しているので、これが埋込み層や伝導体域の位置確認
用の目安となり、後のデバイス工程での作業が容易且つ
合理的に行えることになる。(Effects of the Invention) As described above, according to the present invention, the processing (thickness) accuracy is improved, and even if the buried layer or the conductor region is not visible from the outside, the back surface of the thermocompression bonded wafer is oxidized. Since the film portion is exposed, this serves as a guide for confirming the position of the buried layer and the conductor region, and the work in the subsequent device process can be performed easily and rationally.
第1図及び第2図は本願第1発明の実施例を示す製造工
程図で、第1図はSOS(Silicon on Silicon)熱圧着ウ
エーハの製造に係るもの、第2図はSOI(Silicon on In
sulator)熱圧着ウエーハに係るものを示し、第3図は
本願の他の発明の実施例を示す製造工程図、第4図
(イ)〜(ニ)は凹部若しくは除去部の配置例を示す平
面図、第5図及び第6図は本願の更に他の発明の実施例
を示す製造工程図、第7図は従来の熱圧着ウエーハの製
造法を示す製造工程図である。 11,12……基板、13……酸化膜 14……スクライブ線、15……凹部 16,23……固体、18,18′……埋込み層 21……伝導体域、22……絶縁層1 and 2 are manufacturing process diagrams showing an embodiment of the first invention of the present application. FIG. 1 relates to manufacturing of an SOS (Silicon on Silicon) thermocompression bonding wafer, and FIG. 2 shows an SOI (Silicon on In).
FIG. 3 is a manufacturing process diagram showing another embodiment of the invention of the present application, and FIGS. 4 (a) to 4 (d) are plan views showing arrangement examples of concave portions or removed portions. FIGS. 5, 5 and 6 are manufacturing process diagrams showing still another embodiment of the present invention, and FIG. 7 is a manufacturing process diagram showing a conventional method for manufacturing a thermocompression bonding wafer. 11,12 …… Substrate, 13 …… Oxide film 14 …… Scribe line, 15 …… Concave 16,23 …… Solid, 18,18 ′ …… Embedded layer 21 …… Conductor area, 22 …… Insulation layer
Claims (5)
とする熱圧着ウエーハの製造方法。 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分であって、当該一方の基板11のスクラ
イブ線14上又はスクライブ線14に沿った位置に、凹部15
を一又は複数箇所形成すること。 b:前記凹部15に、又は前記凹部15を含むウエーハ表面全
域に、酸化膜13を形成すること。 c:前記凹部15を固体16で埋めること。 d:前記一方の基板11の合せ面となる表面部分に、前記凹
部15と所定の位置関係を有する埋込み層18を形成するも
のであって、この埋込み層18の形成は、前記aにおける
スクライブ線14の形成前の段階から、前記cにおける固
体16の埋込みの段階の間のいずれかの段階で行うこと。 e:前記ウエーハ表面を平坦化し、該平坦化されたウエー
ハ表面に他方の基板12を熱圧着すること。 f:前記一方の基板11を裏面側から前記凹部15の底に存す
る酸化膜13に到るまで研磨除去すること。1. A method for manufacturing a thermocompression bonded wafer, comprising the following a, b, c, d, e, and f. a: When thermocompression bonding two substrates 11, 12 at least one of which is a wafer, a scribe line 14 of one of the substrates 11 which is a mating surface of the one substrate 11 At the top or along the scribe line 14, the recess 15
To form one or more places. b: Forming the oxide film 13 on the recess 15 or on the entire surface of the wafer including the recess 15. c: Fill the recess 15 with a solid 16. d: A buried layer 18 having a predetermined positional relationship with the recess 15 is formed on a surface portion of the one substrate 11 which is a mating surface, and the buried layer 18 is formed by the scribe line in the a. At any stage between the stage before the formation of 14 and the stage of embedding the solid 16 in c) above. e: Flattening the wafer surface, and thermocompression bonding the other substrate 12 to the flattened wafer surface. f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13 existing at the bottom of the recess 15.
とする熱圧着ウエーハの製造方法。 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分であって、当該一方の基板11のスクラ
イブ線14上又はスクライブ線14に沿った位置に、凹部15
を一又は複数箇所形成すること。 b:前記凹部15に、又は前記凹部15を含むウエーハ表面全
域に、酸化膜13を形成すること。 c:前記凹部15を固体16で埋めること。 d:前記酸化膜13の一部を除去して、この部位に前記凹部
15に対し所定の位置関係を持たせた埋込み層18′を形成
するものであって、この埋込み層18′の形成は、前記b
における酸化膜13の形成後、前記cにおける固体16の埋
込み前、又は固体16の埋込みと同時に行うこと。 e:前記ウエーハ表面を平坦化し、該平坦化されたウエー
ハ表面に他方の基板12を熱圧着すること。 f:前記一方の基板11を裏面側から前記凹部15の底に存す
る酸化膜13に到るまで研磨除去すること。2. A method for producing a thermocompression bonded wafer, comprising the following a, b, c, d, e, and f. a: When thermocompression bonding two substrates 11, 12 at least one of which is a wafer, a scribe line 14 of one of the substrates 11 which is a mating surface of the one substrate 11 At the top or along the scribe line 14, the recess 15
To form one or more places. b: Forming the oxide film 13 on the recess 15 or on the entire surface of the wafer including the recess 15. c: Fill the recess 15 with a solid 16. d: A part of the oxide film 13 is removed, and the recess is
A buried layer 18 'having a predetermined positional relationship with respect to 15 is formed, and this buried layer 18' is formed by the above-mentioned step b.
After the formation of the oxide film 13 in step 1), before the solid 16 is embedded in the above c, or simultaneously with the solid 16 embedded. e: Flattening the wafer surface, and thermocompression bonding the other substrate 12 to the flattened wafer surface. f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13 existing at the bottom of the recess 15.
とする熱圧着ウエーハの製造方法。 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分に酸化膜19を形成した後、スクライブ
線14上又はスクライブ線14に沿った位置において、該ス
クライブ線14に対し所定の位置関係を持たせた一又は複
数箇所で酸化膜19を除去すること。 b:前記酸化膜19の除去部17に選択的酸化膜13押込み処理
を施すこと。 c:前記除去部17に固体16を埋めること。 d:前記一方の基板11の合せ面となる表面部分、前記酸化
膜19、前記酸化膜13のいずれかに、前記スクライブ線14
又は前記除去部17に対し所定の位置関係を持たせた埋込
み層18を形成するものであって、この埋込み層18の形成
は、前記aにおけるスクライブ線14の形成前の段階か
ら、前記cにおける固体16の埋込みの段階の間のいずれ
かの段階で行うこと。 e:前記ウエーハ表面を平坦化し、該平坦化されたウエー
ハ表面に他方の基板12を熱圧着すること。 f:前記一方の基板11を裏面側から前記酸化膜13に到るま
で研磨除去すること。3. A method for producing a thermocompression bonded wafer, comprising the following a, b, c, d, e, and f. a: In thermocompression bonding of two substrates 11 and 12 at least one of which is a wafer, an oxide film 19 is formed on the surface of the one substrate 11 which is a wafer to be a mating surface, and then on the scribe line 14. Alternatively, at a position along the scribe line 14, the oxide film 19 is removed at one or a plurality of locations that have a predetermined positional relationship with the scribe line 14. b: subjecting the removed portion 17 of the oxide film 19 to selective oxide film 13 indentation processing. c: Fill the removal section 17 with the solid 16. d: The scribe line 14 is formed on one of the oxide film 19 and the oxide film 13, which is the surface to be the mating surface of the one substrate 11.
Alternatively, a buried layer 18 having a predetermined positional relationship with the removed portion 17 is formed, and the buried layer 18 is formed from a stage before the formation of the scribe line 14 in the above a to a process in the above c. Do at any stage between the stages of solid 16 embedding. e: Flattening the wafer surface, and thermocompression bonding the other substrate 12 to the flattened wafer surface. f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13.
とする熱圧着ウエーハの製造方法。 a:少なくとも1枚がウエーハである2枚の基板11,12を
熱圧着するに当り、ウエーハである一方の基板11の合せ
面となる表面部分であって、当該一方の基板11のスクラ
イブ線14上又はスクライブ線14に沿った位置に、このス
クライブ線14の特定箇所に対し所定の位置関係を持たせ
た凹部15を一又は複数箇所形成すること。 b:前記凹部15に、又は前記凹部15を含むウエーハ表面全
域に、酸化膜13を形成すること。 c:前記酸化膜13の一部に穴をあけて、或いは穴をあけな
いまま、該酸化膜13の上に、前記凹部15から所定の位置
関係を持たせて、伝導体域21を形成すること。 d:前記伝導体域21を成形した後、該伝導体域21の表層を
絶縁層22で被覆すること。 e:前記絶縁層22で被覆した伝導体域21の上に固体23を被
せた後、当該ウエーハ表面を平坦化し、該平坦化された
ウエーハ表面に他方の基板12を熱圧着すること。 f:前記一方の基板11を裏面側から前記凹部15の底に存す
る酸化膜13に到るまで研磨除去すること。4. A method for manufacturing a thermocompression bonded wafer, comprising the following a, b, c, d, e, and f. a: When thermocompression bonding two substrates 11, 12 at least one of which is a wafer, a scribe line 14 of one of the substrates 11 which is a mating surface of the one substrate 11 To form one or a plurality of recesses 15 at a position above or along the scribe line 14 and having a predetermined positional relationship with a specific position of the scribe line 14. b: Forming the oxide film 13 on the recess 15 or on the entire surface of the wafer including the recess 15. c: Form a conductor region 21 on the oxide film 13 with a predetermined positional relationship from the recess 15 with or without making a hole in the oxide film 13. thing. d: After forming the conductor region 21, the surface layer of the conductor region 21 is covered with an insulating layer 22. e: After covering the conductor region 21 covered with the insulating layer 22 with the solid 23, the surface of the wafer is flattened, and the other substrate 12 is thermocompression bonded to the flattened wafer surface. f: Polishing and removing the one substrate 11 from the back surface side to the oxide film 13 existing at the bottom of the recess 15.
つ一方の基板11の合せ面となる表面部分に埋込み層18を
形成する熱圧着ウエーハにおいて、 前記熱圧着ウエーハのスクライブ線14上又はスクライブ
線14に沿った所定位置に、埋込み層18或いは伝導体域21
の存在位置確認用の目安として、露出した酸化膜13を有
することを特徴とする熱圧着ウエーハ。5. A thermocompression bonded wafer comprising two thermocompression bonded substrates 11, 12 and a buried layer 18 formed on a surface portion of one substrate 11 which is a mating surface. A scribe line 14 of the thermocompression bonded wafer. At a predetermined position on the top or along the scribe line 14, the buried layer 18 or the conductor region 21
A thermocompression-bonded wafer having an exposed oxide film 13 as a standard for checking the existence position of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22995190A JPH0715867B2 (en) | 1990-08-30 | 1990-08-30 | Thermocompression bonded wafer and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22995190A JPH0715867B2 (en) | 1990-08-30 | 1990-08-30 | Thermocompression bonded wafer and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111307A JPH04111307A (en) | 1992-04-13 |
| JPH0715867B2 true JPH0715867B2 (en) | 1995-02-22 |
Family
ID=16900272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22995190A Expired - Lifetime JPH0715867B2 (en) | 1990-08-30 | 1990-08-30 | Thermocompression bonded wafer and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715867B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4935838B2 (en) * | 2009-03-06 | 2012-05-23 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
-
1990
- 1990-08-30 JP JP22995190A patent/JPH0715867B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04111307A (en) | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6879029B2 (en) | Semiconductor device having element isolation structure | |
| JPS61296709A (en) | Manufacture of semiconductor | |
| JP2007521667A (en) | Tri-gate transistor and manufacturing method thereof | |
| JPH01315159A (en) | Dielectric-isolation semiconductor substrate and its manufacture | |
| JPH10233351A (en) | Semiconductor substrate structure and manufacturing method | |
| JPH11274290A (en) | Method for manufacturing semiconductor device | |
| JP3039978B2 (en) | Method of forming an electric field isolation structure and a gate structure in an integrated MISFET device | |
| EP0060205A2 (en) | Low temperature melting binary glasses for leveling surfaces of integrated circuits containing isolation grooves | |
| KR100498446B1 (en) | Silicon-0n-Insulator wafer and method for manufacturing the same | |
| JPH0715867B2 (en) | Thermocompression bonded wafer and method for manufacturing the same | |
| JPH0437020A (en) | Preparation of thermocompression bonding wafer | |
| JP5069851B2 (en) | Semiconductor device | |
| JPS6039835A (en) | Flattening of surface of substrate | |
| JPH03232239A (en) | Manufacture of semiconductor device | |
| JPH02177433A (en) | Manufacture of semiconductor substrate | |
| JPH06163677A (en) | Manufacture of semiconductor device | |
| JPH03180070A (en) | Semiconductor device and manufacture thereof | |
| JPH07226433A (en) | Method for manufacturing semiconductor device | |
| JP2600299B2 (en) | Method for manufacturing semiconductor device | |
| JP3198343B2 (en) | Manufacturing method of three-dimensional integrated circuit device | |
| JP3595092B2 (en) | Method for manufacturing semiconductor device | |
| KR100286776B1 (en) | Method of manufacturing silicon on insulator wafer | |
| JPS5950540A (en) | Manufacture of semiconductor device | |
| JPH1050824A (en) | Method for manufacturing SOI substrate | |
| JPH0645429A (en) | Manufacture of semiconductor device |