JPH0717119B2 - Ic製図用テンプレ−ト - Google Patents
Ic製図用テンプレ−トInfo
- Publication number
- JPH0717119B2 JPH0717119B2 JP62165656A JP16565687A JPH0717119B2 JP H0717119 B2 JPH0717119 B2 JP H0717119B2 JP 62165656 A JP62165656 A JP 62165656A JP 16565687 A JP16565687 A JP 16565687A JP H0717119 B2 JPH0717119 B2 JP H0717119B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- slits
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 1
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 1
- 208000003464 asthenopia Diseases 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路のパターン設計に用いられるIC
製図用テンプレートに関する。
製図用テンプレートに関する。
従来から、バイポーラアナログICの机上設計段階のパタ
ーン設計においては、各種のコンポーネントをシンボル
化して、レイアウトしているが、最近の設計基準の微細
化とプロセスの複雑化と素子数の増大に伴って、パター
ン設計の設計期間は長くなる一方であり、又設計ミスも
増大している。
ーン設計においては、各種のコンポーネントをシンボル
化して、レイアウトしているが、最近の設計基準の微細
化とプロセスの複雑化と素子数の増大に伴って、パター
ン設計の設計期間は長くなる一方であり、又設計ミスも
増大している。
これらの問題を解決するために、IC製図用テンプレート
がプロセスごとに設計され、バイポーラアナログICのパ
ターン設計に使用されている。専用のIC製図用テンプレ
ートの大きさは、ハンドリングの容易さから80mm×160m
m程度であるが、この限られた大きさの中にチップに使
用される全てのトランジスタのシンボル図形を網羅する
ことは不可能である。
がプロセスごとに設計され、バイポーラアナログICのパ
ターン設計に使用されている。専用のIC製図用テンプレ
ートの大きさは、ハンドリングの容易さから80mm×160m
m程度であるが、この限られた大きさの中にチップに使
用される全てのトランジスタのシンボル図形を網羅する
ことは不可能である。
又、机上設計が完了した図面は多岐にわたるチェックの
後、デジタイズを行ってデータをアートワーク処理シス
テムにデータベース化していくが、ボンティングパッド
等の正方形のデータに関しては中心にリファレンスクロ
スポイントを定義しておくと一回のデジタイズで入力で
きる利点がある。従来のIC製図用テンプレートは、コー
ナ部のL字形のスリットのみで正方形の図形を定義して
いたので、2回以上のデジタイズ作業が必要だった。
後、デジタイズを行ってデータをアートワーク処理シス
テムにデータベース化していくが、ボンティングパッド
等の正方形のデータに関しては中心にリファレンスクロ
スポイントを定義しておくと一回のデジタイズで入力で
きる利点がある。従来のIC製図用テンプレートは、コー
ナ部のL字形のスリットのみで正方形の図形を定義して
いたので、2回以上のデジタイズ作業が必要だった。
又、トランジスタ領域を規定する絶縁層領域を表わすL
字状のスリットはスリットの中心と方眼紙上の線の中心
を目測により位置合せしていた為、正確さを欠き位置合
せに手間どった。
字状のスリットはスリットの中心と方眼紙上の線の中心
を目測により位置合せしていた為、正確さを欠き位置合
せに手間どった。
上述した従来のIC製図用テンプレートは、限られた大き
さの中に製図に必要とする各種コンポーネントのシンボ
ル図形を収容しているので、基準サイズのトランジスタ
のシンボル図形のみを有しており、又、正方形データに
対してはコーナ部のみであり、外枠を規定するL字形ス
リットは中心の表示がない。従って、基準サイズ外のト
ランジスタの設計に使用できないという欠点がある。
又、デジタイズに時間を要し位置合せが不正確になり手
間がかかるという欠点がある。
さの中に製図に必要とする各種コンポーネントのシンボ
ル図形を収容しているので、基準サイズのトランジスタ
のシンボル図形のみを有しており、又、正方形データに
対してはコーナ部のみであり、外枠を規定するL字形ス
リットは中心の表示がない。従って、基準サイズ外のト
ランジスタの設計に使用できないという欠点がある。
又、デジタイズに時間を要し位置合せが不正確になり手
間がかかるという欠点がある。
本発明の特徴は、半導体集積回路のパターン設計に用い
られるコンポーネントのシンボル図形を透明な基板上に
複数かつ複種類穿設したIC製図用テンプレートにおい
て、前記シンボル図形にはトランジスタ領域の外郭を表
わす4個のL字形のスリットと、前記トランジスタのエ
ミッタとベースとコレクタの各電極部を表わす矩形の穴
と、前記4個のL字形のスリットで囲まれて形成される
四辺形のいずれかの一辺に平行でかつ前記四辺形の外側
に所定の間隔で印刷された少なくとも一つの直線とを有
するIC製図用テンプレートである。
られるコンポーネントのシンボル図形を透明な基板上に
複数かつ複種類穿設したIC製図用テンプレートにおい
て、前記シンボル図形にはトランジスタ領域の外郭を表
わす4個のL字形のスリットと、前記トランジスタのエ
ミッタとベースとコレクタの各電極部を表わす矩形の穴
と、前記4個のL字形のスリットで囲まれて形成される
四辺形のいずれかの一辺に平行でかつ前記四辺形の外側
に所定の間隔で印刷された少なくとも一つの直線とを有
するIC製図用テンプレートである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第1図は本第1の発明の第1の実施例の平面図である。
第1図に示すように、透明な基板1に形成されたNPN型
のトランジスタに対する矩形のベースB1とコレクタC1と
エミッタE1の各電極部を示す位置に正確に穿設されたそ
れぞれの穴と、トランジスタ領域を規定する絶縁層の中
心を表わす4個のL字状のスリット2〜5と、スリット
3,4を結ぶ辺の外側にその辺と所定の間隔をもって平行
に異なる色で印刷された直線6,7とから成るシンボル図
形を含む。
のトランジスタに対する矩形のベースB1とコレクタC1と
エミッタE1の各電極部を示す位置に正確に穿設されたそ
れぞれの穴と、トランジスタ領域を規定する絶縁層の中
心を表わす4個のL字状のスリット2〜5と、スリット
3,4を結ぶ辺の外側にその辺と所定の間隔をもって平行
に異なる色で印刷された直線6,7とから成るシンボル図
形を含む。
基板1は、その色が緑色であることが長時間使用するの
に目の疲労を少くする上で有効であり、厚さは0.7mmが
強度と作図上の精度との兼合から適切である。表面には
乱反射防止処理がされていて、印刷は視点による誤差を
なくすため裏面に行う。
に目の疲労を少くする上で有効であり、厚さは0.7mmが
強度と作図上の精度との兼合から適切である。表面には
乱反射防止処理がされていて、印刷は視点による誤差を
なくすため裏面に行う。
IC製図用テンプレートは、論理回路図用テンプレートと
異なり作図する上で精度が重要である。本発明のIC製図
用テンプレートは、芯径0.5mmの繰出鉛筆の芯の太さで
基板1にあけられた矩形の穴及びスリットをなぞったと
き、原図と同じ作図が出来るように設計されている。基
板1の厚さが厚いと反りにくいという利点があるが、他
方、繰出鉛筆の芯先を垂直に立てなければならず精度が
悪くなり、又、逆に薄くなると基板1が反り易くなるの
で0.7mm程度が適切である。
異なり作図する上で精度が重要である。本発明のIC製図
用テンプレートは、芯径0.5mmの繰出鉛筆の芯の太さで
基板1にあけられた矩形の穴及びスリットをなぞったと
き、原図と同じ作図が出来るように設計されている。基
板1の厚さが厚いと反りにくいという利点があるが、他
方、繰出鉛筆の芯先を垂直に立てなければならず精度が
悪くなり、又、逆に薄くなると基板1が反り易くなるの
で0.7mm程度が適切である。
第1図において、エミッタE1、ベースB1、コレクタC1は
それぞれの電極の金属引出しの電極部を示し、又、L字
形のスリット2〜5は絶縁層の中心を示している。基板
1を裏返して使用することによって、エミッタE1とベー
スB1の電極部の位置が左右逆となるトランジスタは容易
に設計できる。
それぞれの電極の金属引出しの電極部を示し、又、L字
形のスリット2〜5は絶縁層の中心を示している。基板
1を裏返して使用することによって、エミッタE1とベー
スB1の電極部の位置が左右逆となるトランジスタは容易
に設計できる。
第2図(a)〜(c)はそれぞれ第1図の実施例を用い
てコレクタとベース間に配線を通す場合の作図手順を説
明するためのトランジスタの平面図である。
てコレクタとベース間に配線を通す場合の作図手順を説
明するためのトランジスタの平面図である。
第2図(a)に示すように、まず用紙14上に下側のスリ
ット3,4とエミッタE1及びベースB1を書く。次に、第2
図(b)に示すように、直線6に用紙14に画かれたスリ
ット3,4を結ぶ辺を重ねてコレクタC1とスリット2,5を書
く。
ット3,4とエミッタE1及びベースB1を書く。次に、第2
図(b)に示すように、直線6に用紙14に画かれたスリ
ット3,4を結ぶ辺を重ねてコレクタC1とスリット2,5を書
く。
第2図(c)に示すように、ベースB1とコレクタC1との
間に配線を1本記入する。配線はAlの幅付けされたパス
で、直線は配線の中心線を示す。スリット3,4の作る辺
と直線6,7との間隔X1,X2はそれぞれ(1)式、(2)式
で示される。
間に配線を1本記入する。配線はAlの幅付けされたパス
で、直線は配線の中心線を示す。スリット3,4の作る辺
と直線6,7との間隔X1,X2はそれぞれ(1)式、(2)式
で示される。
X1=W−a ……(1) X2=W+2l−a ……(2) 但し、aはベースB1とコレクタC1との間隔、Wは配線
幅、lは配線間隔である。
幅、lは配線間隔である。
なお、コレクタC1とベースB1との間に配線を2本通す場
合は、上記の記入法で赤で印刷された直線6の代りに青
で印刷された直線7を用いればよい。
合は、上記の記入法で赤で印刷された直線6の代りに青
で印刷された直線7を用いればよい。
第3図は本第1の発明の第2の実施例の平面図である。
第3図に示すように、基板1上に形成されたNPN型のト
ランジスタに対するベースB2とコレクタC2とエミッタE2
の各電極部を示す位置に正確に穿設されたそれぞれの矩
形の穴と、トランジスタ領域を規定する絶縁層の中心を
表わす4個のスリット2a〜5aと、スリット2aと3aとを結
ぶ辺の外側にその辺と所定の間隔をもって平行して印刷
された赤色の直線8とから成るシンボル図形を含む。
ランジスタに対するベースB2とコレクタC2とエミッタE2
の各電極部を示す位置に正確に穿設されたそれぞれの矩
形の穴と、トランジスタ領域を規定する絶縁層の中心を
表わす4個のスリット2a〜5aと、スリット2aと3aとを結
ぶ辺の外側にその辺と所定の間隔をもって平行して印刷
された赤色の直線8とから成るシンボル図形を含む。
直線8は基準サイズのトランジスタからコレクタE2,ベ
ースB2,エミッタE2が横方向に長いトランジスタを作成
するとき用いるもので、例えば、コレクタC2のサイズが
2μm×6μmの場合に2μm×10μmのコレクタサイ
ズを有するトランジスタを作成する場合に用いる。
ースB2,エミッタE2が横方向に長いトランジスタを作成
するとき用いるもので、例えば、コレクタC2のサイズが
2μm×6μmの場合に2μm×10μmのコレクタサイ
ズを有するトランジスタを作成する場合に用いる。
第4図(a)及び(b)はそれぞれ第3図の実施例を用
いて横方向に長いトランジスタを設計する場合の作図手
順を説明するためのトランジスタの平面図である。
いて横方向に長いトランジスタを設計する場合の作図手
順を説明するためのトランジスタの平面図である。
第4図(a)に示すように、用紙14上に第3図のシンボ
ル図形の右側を除くスリット2a,3aとエミッタE2及びコ
レクタC2を書く。次に、第4図(b)に示すように、ス
リット2a,3aを結ぶ辺と直線8を合せてスリット4a,5aと
ベースB2及びコレクタC2を書くと、先に書いたコレクタ
と後から書いたコレクタとが重なり1個のコレクタとな
り、横方向に長いトランジスタが作図できる。
ル図形の右側を除くスリット2a,3aとエミッタE2及びコ
レクタC2を書く。次に、第4図(b)に示すように、ス
リット2a,3aを結ぶ辺と直線8を合せてスリット4a,5aと
ベースB2及びコレクタC2を書くと、先に書いたコレクタ
と後から書いたコレクタとが重なり1個のコレクタとな
り、横方向に長いトランジスタが作図できる。
なお、直線8の左側に更に別の直線を設けて、横方向の
長さが異なる種々のトランジスタを作図できる。
長さが異なる種々のトランジスタを作図できる。
次に、第5図は本第1の発明の他の実施例の平面図であ
る。
る。
第5図に示すように、基板1に形成されたラテラル型の
トランジスタに対するエミッタE3及びベースB3の電極部
を表わす矩形の穴とコレクタC3の電極部を表わすスリッ
ト状の穴と、トランジスタ領域を規定する絶縁層の中心
を表わすL字状の4個のスリット2b〜5bと、スリット2
b,3bを結ぶ辺の外側にその辺と所定の間隔をもって平行
して印刷された2本の直線9,10から成るシンボル図形を
含む。
トランジスタに対するエミッタE3及びベースB3の電極部
を表わす矩形の穴とコレクタC3の電極部を表わすスリッ
ト状の穴と、トランジスタ領域を規定する絶縁層の中心
を表わすL字状の4個のスリット2b〜5bと、スリット2
b,3bを結ぶ辺の外側にその辺と所定の間隔をもって平行
して印刷された2本の直線9,10から成るシンボル図形を
含む。
第6図(a)及び(b)はそれぞれ第5図の実施例を用
いて横方向に2倍サイズのラテラルトランジスタを設計
する場合の作図手順を説明するためのラテラルトランジ
スタの平面図である。
いて横方向に2倍サイズのラテラルトランジスタを設計
する場合の作図手順を説明するためのラテラルトランジ
スタの平面図である。
第6図(a)に示すように、第5図のシンボル図形を用
いてスリット2b,3bとエミッタE3,ベースB3及びコレクタ
C3を用紙14上に作図する。次に、第6図(b)に示すよ
うに、ベースB3及びコレクタC3の左端に直線9を合せ
て、再度第5図のシンボル図形を用いてスリット4b,5b
とベースB3、エミッタE3及びコレクタC3を作図すると2
倍のエミッタサイズを有するラテラルトランジスタが作
図できる。
いてスリット2b,3bとエミッタE3,ベースB3及びコレクタ
C3を用紙14上に作図する。次に、第6図(b)に示すよ
うに、ベースB3及びコレクタC3の左端に直線9を合せ
て、再度第5図のシンボル図形を用いてスリット4b,5b
とベースB3、エミッタE3及びコレクタC3を作図すると2
倍のエミッタサイズを有するラテラルトランジスタが作
図できる。
なお、上記の手続を繰返すことによって、整数倍のエミ
ッタサイズを有するラテラルトランジスタを作図でき
る。
ッタサイズを有するラテラルトランジスタを作図でき
る。
第7図は第6図に示すラテラルトランジスタの等価回路
図である。
図である。
次に、第8図(a)及び(b)はそれぞれ第5図に示す
実施例を用いてベース共通のラテラルトランジスタを設
計する場合の作図手順を説明するためのラテラルトラン
ジスタの平面図である。
実施例を用いてベース共通のラテラルトランジスタを設
計する場合の作図手順を説明するためのラテラルトラン
ジスタの平面図である。
第8図(a)に示すように、用紙14上に第5図のシンボ
ル図形を用いてスリット2b,3bとエミッタE3、ベースB3
及びコレクタC3を作図する。次に、第8図(b)に示す
ように、エミッタE3の左端に直線10を合せて再度第5図
に示すシンボル図形を用いてスリット4b,5bとエミッタE
3、ベースB3及びコレクタC3を作図する。
ル図形を用いてスリット2b,3bとエミッタE3、ベースB3
及びコレクタC3を作図する。次に、第8図(b)に示す
ように、エミッタE3の左端に直線10を合せて再度第5図
に示すシンボル図形を用いてスリット4b,5bとエミッタE
3、ベースB3及びコレクタC3を作図する。
これにより、ベースが共通でエミッタとコレクタが電気
的に独立したラテラルトランジスタが設計できる。
的に独立したラテラルトランジスタが設計できる。
第9図は第8図に示すベース共通のラテラルトランジス
タの等価回路図である。
タの等価回路図である。
なお、エミッタ及びコレクタが3個以上のラテラルトラ
ンジスタについても、上記の手続を繰返すことにより作
図できる。
ンジスタについても、上記の手続を繰返すことにより作
図できる。
ベース共通のラテラルトランジスタは、カレントミラー
回路などで良く使用され、同一絶縁層領域中にエミッ
タ、ベース、コレクタを入れるように設計するとチップ
サイズの縮小化に大きく寄与する。
回路などで良く使用され、同一絶縁層領域中にエミッ
タ、ベース、コレクタを入れるように設計するとチップ
サイズの縮小化に大きく寄与する。
上記の直線6〜10は、各種の設計基準、例えば、絶縁ベ
ース間隔、ベース・コレクタコンタクト拡散領域間隔、
電極間隔、ラテラルトランジスタのベース幅、コレクタ
幅及びロコス幅などを全て満すように設定されている。
机上設計では、トランジスタの位置と大きさ及び電極の
位置が重要であり、その他のセル内部に関する情報は必
要でない。
ース間隔、ベース・コレクタコンタクト拡散領域間隔、
電極間隔、ラテラルトランジスタのベース幅、コレクタ
幅及びロコス幅などを全て満すように設定されている。
机上設計では、トランジスタの位置と大きさ及び電極の
位置が重要であり、その他のセル内部に関する情報は必
要でない。
上述した基準トランジスタと基準トランジスタから作成
される各種トランジスタのアートワークデータは、各種
のアートワークシステムのデータベースに登録してお
き、設計者はIC製図用テンプレートで設計した図面をも
とにデジタイズするだけでブロック又はチップのアート
ワーク処理まで可能になる。
される各種トランジスタのアートワークデータは、各種
のアートワークシステムのデータベースに登録してお
き、設計者はIC製図用テンプレートで設計した図面をも
とにデジタイズするだけでブロック又はチップのアート
ワーク処理まで可能になる。
第10図はボンディングパッドのシンボル図形の一実施例
の平面図である。
の平面図である。
第10図に示すように、シンボル図形はボンディングパッ
ドを表わしていて、基板1上に形成されたボンディング
パッドのコーナ部を示すL字形のスリット3c,4c,5cと、
中心を表わす×形スリット13とを含む。
ドを表わしていて、基板1上に形成されたボンディング
パッドのコーナ部を示すL字形のスリット3c,4c,5cと、
中心を表わす×形スリット13とを含む。
ボンディングパッドは正方形であり、本来向きを待たな
いから中心の座標だけでセルの位置を表わすことが可能
であり、一回のデジタイズでセルの入力ができる。
いから中心の座標だけでセルの位置を表わすことが可能
であり、一回のデジタイズでセルの入力ができる。
しかしながら、机上設計段階ではボンディングパッドの
大きさがわからないとチップの設計はできないので、ス
リット3c,4c,5cで大きさを表わし×形スリット13でボン
ディングパッドの座標を表わしている。
大きさがわからないとチップの設計はできないので、ス
リット3c,4c,5cで大きさを表わし×形スリット13でボン
ディングパッドの座標を表わしている。
デジタイズの際は、カーソルを×形スリット13に合せて
入力することにより1回で済むので入力ミスの低減と操
作者の負担を軽減できる。この例の場合は、左上のL字
形スリットが消略されているが、左上部分に別のセルが
あるため略したもので、実用的には第10図のようにシン
ボル化しても、レイアウト情報としては十分である。
入力することにより1回で済むので入力ミスの低減と操
作者の負担を軽減できる。この例の場合は、左上のL字
形スリットが消略されているが、左上部分に別のセルが
あるため略したもので、実用的には第10図のようにシン
ボル化しても、レイアウト情報としては十分である。
第11図はL字形のスリットの変形例の平面図である。
第11図に示すように、基板1上に形成されたトランジス
タの左下の絶縁層の中心を表わすL字形のスリット3d
と、スリット3dのL字を形成する2辺の中心線の延長上
にL字の外側方向にそれぞれ印刷された直線11,12とを
含む。
タの左下の絶縁層の中心を表わすL字形のスリット3d
と、スリット3dのL字を形成する2辺の中心線の延長上
にL字の外側方向にそれぞれ印刷された直線11,12とを
含む。
スリット3dは芯径0.5mmの繰出鉛筆の芯がぴったり入る
ようにテーパ角がついている。
ようにテーパ角がついている。
レイアウト設計時にスリット3dを方眼紙のます目に合せ
てトランジスタを配置するが、直線11,12と方眼紙のま
す目を重ね合すことによって、精度良く、かつ迅速に位
置合せできる。
てトランジスタを配置するが、直線11,12と方眼紙のま
す目を重ね合すことによって、精度良く、かつ迅速に位
置合せできる。
以上説明したように本発明によれば、ICのパターン設計
で使用する各種コンポーネントのシンボル図を正確に早
く書くことができ、ガイドライン用の各種の直線を用い
て直接シンボル図形として表現されていない各種のトラ
ンジスタを作図できるので、極めてコンパクトなIC製図
用テンプレートを実現でき、パターン設計の能率向上と
設計ミスの低減ができるという効果がある。
で使用する各種コンポーネントのシンボル図を正確に早
く書くことができ、ガイドライン用の各種の直線を用い
て直接シンボル図形として表現されていない各種のトラ
ンジスタを作図できるので、極めてコンパクトなIC製図
用テンプレートを実現でき、パターン設計の能率向上と
設計ミスの低減ができるという効果がある。
第1図は本第1の発明の第1の実施例の平面図、第2図
(a)〜(c)はそれぞれ第1図の実施例を用いてコレ
クタとベース間に配線を通す場合の作図手順を説明する
ためのトランジスタの平面図、第3図は本第1の発明の
第2の実施例の平面図、第4図(a)及び(b)はそれ
ぞれ第3図の実施例を用いて横方向に長いトランジスタ
を設計する場合の作図手順を説明するためのトランジス
タの平面図、第5図は本第1の発明の他の実施例の平面
図、第6図(a)及び(b)はそれぞれ第5図の実施例
を用いて横方向に2倍サイズのラテラルトランジスタを
設計する場合の作図手順を説明するためのラテラルトラ
ンジスタの平面図、第7図は第6図に示すラテラルトラ
ンジスタの等価回路図、第8図(a)及び(b)はそれ
ぞれ第5図の実施例を用いてベース共通のラテラルトラ
ンジスタを設計する場合の作図手順を説明するためのラ
テラルトランジスタの平面図、第9図は第8図に示すベ
ース共通のラテラルトランジスタの等価回路図、第10図
はボンディングパッドのシンボル図形の平面図、第11図
はL字形のスリットの変形例の平面図である。 1……基板、2〜5,2a〜5a,2b〜5b,3c〜5c,3d……L字
形のスリット、6〜12……直線、13……×形スリット、
14……用紙、B1,B2,B3……ベース、C1,C2,C3……コレク
タ、E1,E2,E3……エミッタ。
(a)〜(c)はそれぞれ第1図の実施例を用いてコレ
クタとベース間に配線を通す場合の作図手順を説明する
ためのトランジスタの平面図、第3図は本第1の発明の
第2の実施例の平面図、第4図(a)及び(b)はそれ
ぞれ第3図の実施例を用いて横方向に長いトランジスタ
を設計する場合の作図手順を説明するためのトランジス
タの平面図、第5図は本第1の発明の他の実施例の平面
図、第6図(a)及び(b)はそれぞれ第5図の実施例
を用いて横方向に2倍サイズのラテラルトランジスタを
設計する場合の作図手順を説明するためのラテラルトラ
ンジスタの平面図、第7図は第6図に示すラテラルトラ
ンジスタの等価回路図、第8図(a)及び(b)はそれ
ぞれ第5図の実施例を用いてベース共通のラテラルトラ
ンジスタを設計する場合の作図手順を説明するためのラ
テラルトランジスタの平面図、第9図は第8図に示すベ
ース共通のラテラルトランジスタの等価回路図、第10図
はボンディングパッドのシンボル図形の平面図、第11図
はL字形のスリットの変形例の平面図である。 1……基板、2〜5,2a〜5a,2b〜5b,3c〜5c,3d……L字
形のスリット、6〜12……直線、13……×形スリット、
14……用紙、B1,B2,B3……ベース、C1,C2,C3……コレク
タ、E1,E2,E3……エミッタ。
Claims (1)
- 【請求項1】半導体集積回路のパターン設計に用いられ
るコンポーネントのシンボル図形を透明な基板上に複数
複種類穿設したIC製図用テンプレートにおいて、前記シ
ンボル図形にはトランジスタ領域の外郭を表わす4個の
L字形のスリットと、前記トランジスタのエミッタとベ
ースとコレクタの各電極部を表わす矩形の穴と、前記4
個のL字形のスリットで囲まれて形成される四辺形のい
ずれかの一辺に平行でかつ前記四辺形の外側に所定の間
隔で印刷された少なくとも一つの直線とを有することを
特徴とするIC製図用テンプレート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62165656A JPH0717119B2 (ja) | 1987-07-01 | 1987-07-01 | Ic製図用テンプレ−ト |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62165656A JPH0717119B2 (ja) | 1987-07-01 | 1987-07-01 | Ic製図用テンプレ−ト |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS649800A JPS649800A (en) | 1989-01-13 |
| JPH0717119B2 true JPH0717119B2 (ja) | 1995-03-01 |
Family
ID=15816504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62165656A Expired - Lifetime JPH0717119B2 (ja) | 1987-07-01 | 1987-07-01 | Ic製図用テンプレ−ト |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0717119B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2590770A1 (en) * | 2004-12-13 | 2006-06-22 | Kym Joanne Graham | A marking template |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558187U (ja) * | 1978-07-04 | 1980-01-19 | ||
| JPS6131892U (ja) * | 1984-07-31 | 1986-02-26 | 株式会社 カミヤ定規 | 製図用テンプレ−ト |
| JPS6161900A (ja) * | 1984-09-04 | 1986-03-29 | 日本電気株式会社 | Ic製図用テンプレ−ト |
-
1987
- 1987-07-01 JP JP62165656A patent/JPH0717119B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS649800A (en) | 1989-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02198154A (ja) | 配線の形成方法及びこれを利用した半導体装置 | |
| JPH0717119B2 (ja) | Ic製図用テンプレ−ト | |
| CN109871151B (zh) | 显示面板和显示装置 | |
| JPH0290634A (ja) | 半導体装置のボンディングパッド | |
| JP2595962B2 (ja) | 半導体装置 | |
| CN110587835A (zh) | 一种光栅硅片的切割方法 | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JP2001068820A (ja) | Ic用リードマーク | |
| JPH0837213A (ja) | 半導体ウエハのチップのプロービング時の測定条件設定装置 | |
| JP2830014B2 (ja) | 荷電ビーム描画方法 | |
| JPH0590325A (ja) | 半導体装置のボンデイングパツド | |
| JPH05347326A (ja) | ワイヤボンディング装置におけるキャピラリのセッティング方法 | |
| CN111312645B (zh) | 晶圆打点方法和重定位方法 | |
| US7055122B1 (en) | Method for automatically connecting top side conductors with bottom side conductors of an integrated circuit package | |
| JPH0260148A (ja) | 半導体集積回路装置 | |
| JP2682408B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH085826Y2 (ja) | Icカード用モジュール基板 | |
| JPH09115987A (ja) | 集積回路装置 | |
| JPS58119074A (ja) | シンボリックレイアウト方法及びシステム | |
| JP2524649B2 (ja) | 半導体icの自動接続方法 | |
| JPH0282637A (ja) | レイアウト設計検査方法 | |
| JPS59231812A (ja) | ホトエツチング用ガラスマスク | |
| JPH0234185B2 (ja) | ||
| JPH04316349A (ja) | 半導体集積回路装置の配線方法 | |
| JPH0399453A (ja) | 半導体集積回路用スクライブデータ |