Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0720276B2 - Analog / digital converter differential phase characteristic evaluation method - Google Patents
[go: Go Back, main page]

JPH0720276B2 - Analog / digital converter differential phase characteristic evaluation method - Google Patents

Analog / digital converter differential phase characteristic evaluation method

Info

Publication number
JPH0720276B2
JPH0720276B2 JP16951086A JP16951086A JPH0720276B2 JP H0720276 B2 JPH0720276 B2 JP H0720276B2 JP 16951086 A JP16951086 A JP 16951086A JP 16951086 A JP16951086 A JP 16951086A JP H0720276 B2 JPH0720276 B2 JP H0720276B2
Authority
JP
Japan
Prior art keywords
analog
digital converter
phase
steer
differential phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16951086A
Other languages
Japanese (ja)
Other versions
JPS6326190A (en
Inventor
孝夫 久津野
Original Assignee
日立電子エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立電子エンジニアリング株式会社 filed Critical 日立電子エンジニアリング株式会社
Priority to JP16951086A priority Critical patent/JPH0720276B2/en
Publication of JPS6326190A publication Critical patent/JPS6326190A/en
Publication of JPH0720276B2 publication Critical patent/JPH0720276B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、アナログ/デジタル変換器の微分位相(デ
ファレンシャル・フェーズ)特性の評価方式に関する。
TECHNICAL FIELD The present invention relates to a method of evaluating a differential phase (differential phase) characteristic of an analog / digital converter.

[従来の技術] ビデオ用のアナログ/デジタル変換器においては、微分
利得と並んで微分位相を保証する必要がある。アナログ
/デジタル変換器の微分位相が大きいと、変換後のビデ
オ信号の色調が変わってしまう。そこで、ビデオ用アナ
ログ/デジタル変換器は微分位相特性を評価する必要が
ある。
[Prior Art] In an analog / digital converter for video, it is necessary to guarantee a differential phase as well as a differential gain. If the differential phase of the analog / digital converter is large, the color tone of the converted video signal will change. Therefore, the analog / digital converter for video needs to evaluate the differential phase characteristic.

従来の微分位相特性評価方式にあっては、評価対象のア
ナログ/デジタル変換器に、階段状輝度信号の各ステア
に色副搬送波を重畳させた測定用ビデオ信号を入力し、
その変換出力データをメモリに一旦記憶する。そして、
ソフトウェア処理によって、変換出力データから輝度信
号の各ステアの同一位置における色副搬送波の位相値を
計算し、その最大値と最少値の差を2で割り算すること
により、アナログ/デジタル変換器の微分位相を求め
る。この微分位相をある閾値と比較判定することによ
り、そのアナログ/デジタル変換器の微分位相特性を評
価する。
In the conventional differential phase characteristic evaluation method, the measurement video signal in which the color subcarrier is superimposed on each steer of the stepwise luminance signal is input to the analog / digital converter to be evaluated,
The converted output data is temporarily stored in the memory. And
By software processing, the phase value of the color subcarrier at the same position of each steer of the luminance signal is calculated from the converted output data, and the difference between the maximum value and the minimum value is divided by 2 to differentiate the analog / digital converter. Find the phase. The differential phase characteristic of the analog / digital converter is evaluated by comparing and judging this differential phase with a certain threshold value.

[解決しようとする問題点] さて、このような評価の場合、アナログ/デジタル変換
器には、色副搬送波の基本波の周期の整数倍(例えば4
倍)の周期のサンプリングクロックが供給される。
[Problems to be Solved] In the case of such an evaluation, the analog / digital converter has an integral multiple (for example, 4 times the period of the fundamental wave of the color subcarrier).
A sampling clock having a period of 2 times).

このサンプリングクロックの周波数がずれると、その影
響が、デジタル化ビデオ信号の各ステアでの色副搬送波
の位相に現れ、当然、微分位相の値も影響を受ける。こ
の影響が大きいと、アナログ/デジタル変換器の微分位
相特性を正確に評価することが困難となるので、従来は
サンプリングクロック発生用に周波数安定度のよい発振
器を用いている。
If the frequency of this sampling clock is deviated, its effect appears in the phase of the color subcarrier at each steer of the digitized video signal, and naturally, the value of the differential phase is also affected. If this influence is large, it becomes difficult to accurately evaluate the differential phase characteristic of the analog / digital converter. Therefore, an oscillator having good frequency stability is conventionally used for generating a sampling clock.

しかし、その周波数安定度の向上にも限界があり、長期
間にわたりサンプリングクロックの周波数ずれを完全に
押さえることは極めて困難である。また、調整誤差によ
る周波数ずれも、完全にゼロにすることは困難である。
However, there is a limit to the improvement of the frequency stability, and it is extremely difficult to completely suppress the frequency deviation of the sampling clock for a long period of time. Further, it is difficult to completely eliminate the frequency shift due to the adjustment error.

このようなことから、従来は、アナログ/デジタル変換
器の微分位相特性の評価精度が比較的悪いという問題が
あった。
Therefore, conventionally, there is a problem that the evaluation accuracy of the differential phase characteristic of the analog / digital converter is relatively poor.

[発明の目的] したがって、この発明の目的は、サンプリングクロック
の周波数ずれの影響を補償することにより、高い評価精
度を達成可能としたアナログ/デジタル変換器の微分位
相特性評価方式を提供することにある。
[Object of the Invention] Accordingly, an object of the present invention is to provide a differential phase characteristic evaluation method of an analog / digital converter capable of achieving high evaluation accuracy by compensating for the influence of the frequency shift of the sampling clock. is there.

[問題点を解決するための手段] この目的を達成すために、この発明にあっては、階段状
輝度信号の各ステアに色副搬送波を重畳させた測定用ビ
デオ信号をアナログ/デジタル変換器に入力し、その変
換出力データから各ステアの特定位置における色副搬送
波の位相値を算出するとともに、少なくとも二つのステ
アおける前記位相値の差から前記アナログ/デジタル変
換器のサンプリングクロックの周波数ずれに依存した
(その周波数ずれによる位相変動量に比例した)各ステ
アに対する位相補償量を算出し、この位相補償量によっ
て各ステアの前記位相値を補正し、その補正後の位相値
に基づき前記アナログ/デジタル変換器の微分位相特性
の評価を行う。
[Means for Solving the Problems] In order to achieve this object, according to the present invention, an analog / digital converter for measuring video signals in which a color subcarrier is superimposed on each steer of a stepwise luminance signal is provided. To calculate the phase value of the color subcarrier at the specific position of each steer from the converted output data, and to calculate the frequency deviation of the sampling clock of the analog / digital converter from the difference between the phase values in at least two steers. The phase compensation amount for each steer that is dependent (proportional to the phase variation amount due to the frequency shift) is calculated, the phase value of each steer is corrected by this phase compensation amount, and the analog / analog based on the corrected phase value is calculated. Evaluate the differential phase characteristics of the digital converter.

[作用] 測定用ビデオ信号の変換出力データから算出される各ス
テアの特定位置における色副搬送波の位置値は、サンプ
リングクロックの周波数ずれの影響を受けており、その
影響量は後のステアほど累積して大きくなる。
[Operation] The position value of the color subcarrier at the specific position of each steer calculated from the converted output data of the measurement video signal is affected by the frequency deviation of the sampling clock, and the influence amount is accumulated in later steers. And grow bigger.

ここで、一般にサンプリングクロックの短周期の周波数
変動は充分に小さく、測定用ビデオ信号の1サイクル内
ではサンプリングクロックの周波数は一定とみなせる。
したがって、サンプリングクロックの周波数ずれによる
影響は、最初のステアから最後のステアに向けて、各ス
テアの位相値に対してほぼ一定量ずつ順次蓄積されてい
くとみなし得る。
Here, in general, the frequency fluctuation of the sampling clock in a short period is sufficiently small, and the frequency of the sampling clock can be regarded as constant within one cycle of the measurement video signal.
Therefore, it can be considered that the influence of the frequency shift of the sampling clock is sequentially accumulated from the first steer to the last steer by an approximately constant amount with respect to the phase value of each steer.

しかして、前記のように、少なくとも二つのステアおけ
る算出位相値の差から、サンプリングクロックの周波数
ずれに依存した位相変動量に比例した各ステアに対する
位相補償量を算出することができる。したがって、この
位相補償量によって各ステアの前記位相値を補正すれ
ば、サンプリングクロックの周波数ずれによる影響をほ
ぼ完全に補償することができ、その補正後の位相値に基
づきアナログ/デジタル変換器の微分位相特性を高精度
に評価することができる。
Therefore, as described above, the phase compensation amount for each steer proportional to the amount of phase fluctuation depending on the frequency shift of the sampling clock can be calculated from the difference between the calculated phase values in at least two steers. Therefore, if the phase value of each steer is corrected by this phase compensation amount, the influence of the frequency shift of the sampling clock can be almost completely compensated, and the differential of the analog / digital converter is calculated based on the corrected phase value. The phase characteristics can be evaluated with high accuracy.

[実施例] 以下、図面を参照し、この発明の一実施例について説明
する。
[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.

第1図は、この発明の一実施例の機能的構成を簡略化し
て示す概略ブロック図である。この図において、10は評
価対象のアナログ/デジタル変換器である。12はビデオ
ジェネレータであり、アナログ/デジタル変換器10に入
力するための測定用ビデオ信号を発生する。
FIG. 1 is a schematic block diagram showing a simplified functional configuration of an embodiment of the present invention. In this figure, 10 is an analog / digital converter to be evaluated. A video generator 12 generates a measurement video signal to be input to the analog / digital converter 10.

第3図に、測定用ビデオ信号を簡略化して示す。この図
に示すように、測定用ビデオ信号は、8ステアの階段状
輝度信号14の各ステアに一定サイクル数の色副搬送波15
を重畳させた信号である。輝度信号14の各ステアに重畳
された色副搬送波14は、それぞれステアの先頭から始ま
るように(そこで位相がゼロになるように)位相が調節
される。
FIG. 3 shows a simplified video signal for measurement. As shown in this figure, the measurement video signal has a constant number of cycles of the color subcarrier 15 for each steer of the 8-step staircase luminance signal 14.
Is a superimposed signal. The phase of the color subcarrier 14 superimposed on each steer of the luminance signal 14 is adjusted so as to start from the beginning of the steer (so that the phase becomes zero there).

再び第1図において、16はアナログ/デジタル変換器10
に入力するためのサンプリングクロックを発生するクロ
ックジェネレータである。このサンプリングクロック
は、測定用ビデオ信号の色副搬送波14の基本波の周期の
4倍(一般的には整数倍)の周期のパルスである。した
がって、アナログ/デジタル変換器10は、測定用ビデオ
信号を、その色副搬送波の基本波周期の4倍の周期でサ
ンプリングし、デジタル信号に変換して出力する。
Referring again to FIG. 1, 16 is an analog / digital converter 10
It is a clock generator that generates a sampling clock for input to. This sampling clock is a pulse having a period four times (generally an integral multiple) the period of the fundamental wave of the color subcarrier 14 of the measurement video signal. Therefore, the analog / digital converter 10 samples the video signal for measurement at a cycle four times the fundamental wave cycle of the color subcarrier, converts it into a digital signal, and outputs it.

18はメモリ回路とその制御回路を含む記憶部である。こ
の記憶部18には、アナログ/デジタル変換器10の変換出
力データとサンプリングクロックが入力され、アナログ
/デジタル変換器10による変換出力データが順次記憶さ
れる。
A storage unit 18 includes a memory circuit and its control circuit. The conversion output data of the analog / digital converter 10 and the sampling clock are input to the storage unit 18, and the conversion output data of the analog / digital converter 10 are sequentially stored.

20は処理部である。これは、マイクロプロセッサ22、メ
モリ24、インターフェイス回路26、およびバス28から概
ね構成されている。メモリ24には、微分位相特性評価処
理のためのプログラム24aが予め格納され、また、その
処理のために利用される記憶域24b〜24hが用意される
が、これについては後述する。
20 is a processing unit. It generally comprises a microprocessor 22, a memory 24, an interface circuit 26, and a bus 28. A program 24a for differential phase characteristic evaluation processing is stored in advance in the memory 24, and storage areas 24b to 24h used for the processing are prepared, which will be described later.

第2図は、そのプログラムによる処理の概略を示す概略
フローチャートである。
FIG. 2 is a schematic flowchart showing the outline of the processing by the program.

再び第1図において、30はディスプレイ・キーボードで
あり、インターフェイス回路26を介してマイクロプロセ
ッサ22と情報の交換が可能である。マイクロプロセッサ
22は、インターフェイス回路26を介して記憶部18の記憶
内容をアクセスすることができ、また、記憶部18の書込
み開始/停止の制御などを行うことができる。
Referring again to FIG. 1, reference numeral 30 denotes a display keyboard, which can exchange information with the microprocessor 22 via the interface circuit 26. Microprocessor
22 can access the storage contents of the storage unit 18 via the interface circuit 26, and can also control the start / stop of writing of the storage unit 18.

次に、微分位相特性評価処理について、各図を参照し説
明する。
Next, the differential phase characteristic evaluation processing will be described with reference to the drawings.

評価すべきアナログ/デジタル変換器10がセットされ、
第10図に示すように接続された状態でディスプレイ・キ
ーボード30より処理開始を指示すると、マイクロプロセ
ッサ22によるプログラム24Aの実行が開始する。
The analog / digital converter 10 to be evaluated is set,
When the display / keyboard 30 is instructed to start the processing in the connected state as shown in FIG. 10, the microprocessor 22 starts executing the program 24A.

まず、ステップ100において、マイクロプロセッサ22よ
りインターフェイス26を通じて記憶部18に対し、一定時
間だけ書込み許可が与えられる。この書込み許可が与え
られている時間だけ、アナログ/デジタル変換器10の変
換出力データが記憶部18に順次書き込まれ記憶される。
First, in step 100, the microprocessor 22 gives a write permission to the storage unit 18 through the interface 26 for a certain period of time. The converted output data of the analog / digital converter 10 is sequentially written and stored in the storage unit 18 only during the time when the write permission is given.

一定時間が経過し、変換出力データの書込みが終了する
と、記憶部18の記憶データがメモリ24の入力バッファ記
憶域24bに読み込まれる(ステップ102)。
When the writing of the converted output data is completed after a certain time has passed, the storage data of the storage unit 18 is read into the input buffer storage area 24b of the memory 24 (step 102).

つぎに、ステップ104において、入力バッファ記憶域24b
内のビデオ信号の一連の変換出力データを参照すること
によって、周知の高速フーリエ変換(FET)手法などに
より、ビデオ信号の各ステアの同一位置おける色副搬送
波の基本波の正弦成分(sinA,sinB,sinC,sinD,sinE,sin
F,sinG,sinH)、および余弦成分(cosA,cosB,cosC,cos
D,cosE,cosF,cosG,cosH)がそれぞれ算出され、記憶域2
4cに書き込まれる。
Next, in step 104, the input buffer storage area 24b
By referring to a series of converted output data of the video signal in the above, the sine component (sinA, sinB) of the fundamental wave of the color subcarrier at the same position of each steer of the video signal is obtained by the well-known Fast Fourier Transform (FET) method. , sinC, sinD, sinE, sin
F, sinG, sinH) and cosine component (cosA, cosB, cosC, cos
D, cosE, cosF, cosG, cosH) are calculated respectively, and the storage area 2
Written to 4c.

つぎのステップ106において、前記正弦成分および余弦
成分を用い、以下の式によって各ステア対応のP1,P2,・
・・,P8が計算される。
In the next step 106, using the sine and cosine components, P1, P2, ...
.., P8 is calculated.

P1=tan-1(sinA/cosA) P2=tan-1(sinB/cosB) P3=tan-1(sinC/cosC) P4=tan-1(sinD/cosD) P5=tan-1(sinE/cosE) P6=tan-1(sinF/cosF) P7=tan-1(sinG/cosG) P8=tan-1(sinH/cosH) このP1〜P8は最初から最後の各ステアの特定位置におけ
る色副搬送波の位相値(計算値)であるが、P1をゼロと
おき、P2〜P8をP1を基準とした値に直す。つまり、P2〜
P8をP1を差し引いた値を改めてP2〜P8とし、P1=0とと
もに記憶域24dに記憶される。
P1 = tan -1 (sinA / cosA) P2 = tan -1 (sinB / cosB) P3 = tan -1 (sinC / cosC) P4 = tan -1 (sinD / cosD) P5 = tan -1 (sinE / cosE) P6 = tan -1 (sinF / cosF) P7 = tan -1 (sinG / cosG) P8 = tan -1 (sinH / cosH) These P1 to P8 are the phase of the color subcarrier at the specific position of each steer from the beginning to the end. Although it is a value (calculated value), P1 is set to zero and P2 to P8 are corrected to values based on P1. That is, P2 ~
The value obtained by subtracting P1 from P8 is set again as P2 to P8 and is stored in the storage area 24d together with P1 = 0.

つぎのステップ108において、最初と最後のステアにつ
いて計算された位相値P1,P8を用い、式 Δ=(P8−P1)/7 によりΔの値が計算される。このΔは第2ステアに対す
る位相補償値であり、記憶域24eに記憶される。
In the next step 108, the value of Δ is calculated by the equation Δ = (P8−P1) / 7, using the phase values P1, P8 calculated for the first and last steer. This Δ is a phase compensation value for the second steer and is stored in the storage area 24e.

第3ステアから第7ステアに対する位相補償量は、この
Δを整数倍することにより得られる。これは、サンプリ
ングクロックの周波数はビデオ信号の1周期内では一定
とみなすことができ、その周波数ずれによる影響は、前
のステアから順次ほぼ一定量ずつ増加していくと考え得
るからである。
The amount of phase compensation for the third steer to the seventh steer is obtained by multiplying this Δ by an integer. This is because the frequency of the sampling clock can be regarded as constant within one cycle of the video signal, and the influence of the frequency shift can be considered to increase by a substantially constant amount from the previous steer.

次のステップ110において、各ステアの位相値の補正値
が次の各式に従って求められる。
In the next step 110, the correction value of the phase value of each steer is obtained according to the following equations.

CP1=0 CP2=P2−Δ CP3=P3−2Δ CP4=P4−3Δ CP5=P5−4Δ CP6=P6−5Δ CP7=P7−6Δ CP8=P8 これらの補正された各ステアの位相値CP1〜CP8は記憶域
24fに記憶される。
CP1 = 0 CP2 = P2-Δ CP3 = P3-2Δ CP4 = P4-3Δ CP5 = P5-4Δ CP6 = P6-5Δ CP7 = P7-6Δ CP8 = P8 These corrected phase values CP1 to CP8 of each steer are Storage area
It is stored in 24f.

次のステップ112において、CP1〜CP8の最大値と最小値
の差を2で割り算すことにより、アナログ/デジタル変
換器10の微分位相DPが計算され、記憶域24gに記憶され
る。
In the next step 112, the differential phase DP of the analog / digital converter 10 is calculated by dividing the difference between the maximum value and the minimum value of CP1 to CP8 by 2 and stored in the memory area 24g.

つぎのステップ114において、算出された微分位相DP
と、記憶域24hに予め予記憶されている判定閾値THとが
比較される。
In the next step 114, the calculated differential phase DP
And the determination threshold value TH pre-stored in the storage area 24h are compared.

DP≦THならば、アナログ/デジタル変換器10は微分位相
特性が良好と判定され、その微分位相DPとともに合格メ
ッセージがキーボード・ディスプレイ30に表示され(ス
テップ116)、評価処理を終了する。逆に、DP>THなら
ば、微分位相特性が不良と判定され、そのDPとともに不
合格メッセージがキーボード・ディスプレイ30に表示さ
れ(ステップ118)、処理を終わる。
If DP ≦ TH, the analog / digital converter 10 determines that the differential phase characteristic is good, a pass message is displayed on the keyboard display 30 together with the differential phase DP (step 116), and the evaluation process ends. On the other hand, if DP> TH, it is determined that the differential phase characteristic is defective, and a reject message is displayed on the keyboard display 30 together with the DP (step 118), and the processing ends.

なお、この実施例においては、個々のアナログ/デジタ
ル変換器ごとに評価を行い、評価結果をキーボード・デ
ィスプレイ30に表示しているが、評価結果をアナログ/
デジタル変換器の識別情報をとともに外部記憶装置に記
憶したり、またはプリントアウトしたりしてもよい。
In this embodiment, the evaluation is performed for each analog / digital converter and the evaluation result is displayed on the keyboard display 30.
The identification information of the digital converter may be stored together with the external storage device or may be printed out.

また、複数のアナログ/デジタル変換器の変換出力デー
タを外部記憶装置に一旦格納しておき、必要なアナログ
/デジタル変換器の変換出力データを順次メモリ24に読
み込み、前記のような評価を行うようにしてもよい。
Further, the conversion output data of the plurality of analog / digital converters are temporarily stored in the external storage device, and the necessary conversion output data of the analog / digital converters are sequentially read into the memory 24 to perform the evaluation as described above. You may

また、ある一個または複数個のアナログ/デジタル変換
器の評価時に各ステアに対する位相補償量を計算し、そ
の後、一定時間内に行われる他のアナログ/デジタル変
換器の評価時には、位相補償量を改めて算出しないで、
前に求めた位相補償量を用いることも可能である。これ
は、サンプリングクロックの周波数は、ある時間内では
ほぼ一定とみなせる場合に適用し、評価処理時間を短縮
できる。
In addition, the phase compensation amount for each steer is calculated when evaluating one or more analog / digital converters, and then the phase compensation amount is re-calculated when evaluating other analog / digital converters within a fixed time. Don't calculate
It is also possible to use the previously obtained amount of phase compensation. This is applied when the frequency of the sampling clock can be regarded as almost constant within a certain time, and the evaluation processing time can be shortened.

前記以外の構成についても、この発明は前記実施例だけ
に限定されるものではなく、その要旨を逸脱しない範囲
内で種々変形して実施例し得るものである。
The present invention is not limited to the above-described embodiment even with respect to the configuration other than the above, and various modifications can be made without departing from the scope of the invention.

[発明の効果] 以上、詳細に説明したように、この発明によれば、階段
状輝度信号の各ステアに色副搬送波を重畳させた測定用
ビデオ信号をアナログ/デジタル変換器に入力し、その
変換出力データから各ステアの特定位置における色副搬
送波の位相値を算出するとともに、少なくとも二つのス
テアおける前記位相値の差から前記アナログ/デジタル
変換器のサンプリングクロックの周波数ずれに依存した
各ステアに対する位相補償量を算出し、この位相補償量
によって各ステアの前記位相値を補正し、その補正後の
位相値に基づき前記アナログ/デジタル変換器の微分位
相特性の評価を行うから、サンプリングクロックの周波
数ずれによる影響をほぼ完全に除去し、アナログ/デジ
タル変換器の微分位相特性の評価精度を大幅に向上でき
る。
As described above in detail, according to the present invention, the measurement video signal in which the color subcarrier is superimposed on each steer of the stepwise luminance signal is input to the analog / digital converter, and The phase value of the color subcarrier at a specific position of each steer is calculated from the converted output data, and for each steer that depends on the frequency shift of the sampling clock of the analog / digital converter from the difference between the phase values of at least two steers. The phase compensation amount is calculated, the phase value of each steer is corrected by this phase compensation amount, and the differential phase characteristic of the analog / digital converter is evaluated based on the corrected phase value. The influence of the shift can be almost completely eliminated, and the evaluation accuracy of the differential phase characteristics of the analog / digital converter can be greatly improved. .

また、サンプリングクロック周波数ずれの影響が補償さ
れるから、サンプリングクロック発生用に比較的安価な
発振器用いることができるようになる。
Further, since the influence of the sampling clock frequency deviation is compensated, it becomes possible to use a relatively inexpensive oscillator for generating the sampling clock.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明の一実施例の機能的構成を簡略化し
て示す概略ブロック図、第2図は微分位相特性評価処理
の概略フローチャート、第3図は測定用ビデオ信号の簡
略化した波形図である。 10……アナログ/デジタル変換器、12……ビデオジェネ
レータ、14……輝度信号、15……色副搬送波、16……ク
ロックジェネレータ、18……記憶部、20……処理部、22
……マイクロプロセッサ、24……メモリ。
FIG. 1 is a schematic block diagram showing a simplified functional configuration of an embodiment of the present invention, FIG. 2 is a schematic flowchart of differential phase characteristic evaluation processing, and FIG. 3 is a simplified waveform of a measurement video signal. It is a figure. 10 …… analog / digital converter, 12 …… video generator, 14 …… luminance signal, 15 …… color subcarrier, 16 …… clock generator, 18 …… storage section, 20 …… processing section, 22
… Microprocessor, 24… memory.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】階段状輝度信号の各ステアに色副搬送波を
重畳させた測定用ビデオ信号をアナログ/デジタル変換
器に入力し、その変換出力データから各ステアの特定位
置における色副搬送波の位相値を算出するとともに、少
なくとも二つのステアおける前記位相値の差から前記ア
ナログ/デジタル変換器のサンプリングクロックの周波
数ずれに依存した各ステアに対する位相補償量を算出
し、この位相補償量によって各ステアの前記位相値を補
正し、その補正後の位相値に基づき前記アナログ/デジ
タル変換器の微分位相特性の評価を行うことを特徴とす
るアナログ/デジタル変換器の微分位相特性評価方式。
1. A video signal for measurement in which a color subcarrier is superimposed on each steer of a stepwise luminance signal is input to an analog / digital converter, and the phase of the color subcarrier at a specific position of each steer is output from the converted output data. The value is calculated, and the phase compensation amount for each steer depending on the frequency deviation of the sampling clock of the analog / digital converter is calculated from the difference between the phase values in at least two steers. A differential phase characteristic evaluation method for an analog / digital converter, wherein the phase value is corrected and the differential phase characteristic of the analog / digital converter is evaluated based on the corrected phase value.
JP16951086A 1986-07-18 1986-07-18 Analog / digital converter differential phase characteristic evaluation method Expired - Lifetime JPH0720276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16951086A JPH0720276B2 (en) 1986-07-18 1986-07-18 Analog / digital converter differential phase characteristic evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16951086A JPH0720276B2 (en) 1986-07-18 1986-07-18 Analog / digital converter differential phase characteristic evaluation method

Publications (2)

Publication Number Publication Date
JPS6326190A JPS6326190A (en) 1988-02-03
JPH0720276B2 true JPH0720276B2 (en) 1995-03-06

Family

ID=15887848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16951086A Expired - Lifetime JPH0720276B2 (en) 1986-07-18 1986-07-18 Analog / digital converter differential phase characteristic evaluation method

Country Status (1)

Country Link
JP (1) JPH0720276B2 (en)

Also Published As

Publication number Publication date
JPS6326190A (en) 1988-02-03

Similar Documents

Publication Publication Date Title
JP3367226B2 (en) Displacement detector
KR100459694B1 (en) How to measure the motor torque constant
JPH0720276B2 (en) Analog / digital converter differential phase characteristic evaluation method
US5027044A (en) Load state decision apparatus for servomotor
JP2000284002A (en) Peak detecting device and method
JPH10160507A (en) Peak detector
McLeod Dynamic testing of analogue to digital converters
JP2827446B2 (en) Motor speed detection method
SU1672197A1 (en) Part wear measurement device
JP2001056352A (en) Jitter measurement device
JPH034174A (en) Speed detecting device for vehicle
JP2607113B2 (en) A / D conversion method
JP2003066120A (en) Inspection device and inspection method
JPS61149869A (en) Waveform analysis system
SU1404912A1 (en) Device for measuring the time of spin-spin relaxation
JPS60135025A (en) Measurement of refractive power of eye
JPH07212616A (en) Sampling clock generation circuit for video equipment
SU1402980A2 (en) Device for automatic correction of errors of instrument converter
JPH08152488A (en) Time measuring device
JPH07111454B2 (en) Input threshold voltage measurement method
JPH07128372A (en) Signal measuring method
RU1788446C (en) Multichannel temperature metering device
JPH04178969A (en) Methods and instruments for measuring surface vibration and surface vibration acceleration of disk
JPS632926Y2 (en)
JPS63289468A (en) Ic tester