JPH0721790B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はデータ伝送装置に関し、特に、任意の時間間
隔で前段部から与えられるデータを自律的かつ選択的に
複数の並列な後段部のいずれかに伝送するようなデータ
伝送装置に関する。

［従来の技術］ 電子計算機などの処理装置においては、複数の処理ユニ
ットがデジタル信号による通信を介して結合されてい
る。そして、複数のデータ処理が複数の処理ユニットに
分散されて行なわれる。このように、複数の処理ユニッ
トによってデータ処理を分散して行なう場合には、一般
に、それぞれの処理ユニットにおけるデータ処理の内容
が異なり、またそれぞれのデータ処理を行なうために必
要なデータや得られた結果も異なる。このような処理装
置において、データの受け渡しの必要な複数の処理をデ
ータの処理ごとに配線により結合しかつそれぞれの処理
ユニットに入出力ポートを設けると、ハードウェアが非
常に複雑になり、装置が大型化するとともに、コストが
高くなるという問題がある。

そこで、本願発明者等は、異なる種類のデータ群を同一
のデータ伝送路を用いて伝送することのできるデータ伝
送装置を特開昭62−174857号公報において提案した。

第11図は上述の提案されたデータ伝送装置の概略ブロッ
ク図である。

まず、第11図を参照して、データを２つの伝送路に分岐
して伝送するデータ伝送装置について簡単に説明する。

第11図において、データ伝送路1,7,8の各々は、データ
を保持するデータレジスタと転送制御部とからなる。デ
ータ伝送路１と並列に識別子伝送路２が設けられる。識
別子伝送路２は、タグと称される識別子を伝送する。こ
の識別子は、データ伝送路１に伝送されたデータを２つ
のデータ伝送路7,8のいずれに伝送すべきかを示す。

データ伝送路7,8がともに空であってデータの伝送が可
能であるとき、そのデータ伝送路7,8からUK信号5a,6aが
それぞれ制御部5,6に与えられる。また、データ伝送路
7,8の後段のデータ伝送路（図示せず）からのUL信号5d,
6dも、同様にして、それぞれ制御部5,6に与えられる。U
L信号5d,6dは、データ伝送路7,8の任意の後段のデータ
伝送路から与えられ、そのデータ伝送路が空きであって
データの伝送が可能であることを示す。UK信号5a,UL信
号5d,UK信号6a,UL信号6aがそれぞれ与えられると、制御
部5,6は、データ伝送路７およびその後段のデータ伝送
路と、データ伝送路８およびその後段の伝送路とがそれ
ぞれ空きであることを判別する。制御部5,6は、それま
でにデータを保持していれば、そのデータを後段のデー
タ伝送路に転送し、後続するデータを分岐させる制御を
可能にする能動状態になる。

NORゲート４は、制御部5,6からそれぞれの制御部が空き
状態でありかつ能動化されていることを示す判別信号5
b,6bを受けると、AK信号をデータ伝送路１および識別子
伝送路２に与える。

このように、データ伝送路7,8およびそれらの後段のデ
ータ伝送路からのUK信号およびUL信号によって、後段が
空き状態であるか否かに基づいて、制御部5,6からデー
タ伝送路7,8へのデータ伝送が許可または禁止されると
ともに、データ伝送路１から制御部５または６への分岐
および伝送が許可または禁止される。

たとえば、データ伝送路１に伝送されたデータをデータ
伝送路７に伝送すべきであることを表わす識別子が、識
別子伝送路２から識別子復号部３に与えられる。識別子
復号部３は識別子伝送路２から受けた識別子を復号し、
制御信号5cを制御部５に与えてこれを能動化する。その
結果、データ伝送路１から伝送されたデータが、制御部
５を介してデータ伝送路７へ伝送可能になる。

逆に、データ伝送路８にデータを伝送すべきことを表わ
す識別子が、識別子伝送路２から識別子復号部３に与え
られると、識別子復号部３は制御信号6cを制御部６に与
えてこれを能動化する。その結果、データ伝送路１に伝
送されたデータを、制御部６を介してデータ伝送路８へ
伝送することが可能になる。

もし、データ伝送路7,8およびそれらの後段のデータ伝
送路のうち、たとえばデータ伝送路７がデータを保持し
ているかまたは伝送中であるときには、制御部５に対し
てUK信号5aが与えられない。同様に、データ伝送路７の
後段のデータ伝送路がデータを保持しているかまたは伝
送中であるときにも、制御部５に対してUL信号5dが与え
られない。このため、制御部５は、データ伝送路７また
はその後段のデータ伝送路が伝送中または詰まり状態で
あると判別する。その結果、制御部５は、それに含まれ
るレジスタ（図示せず）に入力されているデータを記憶
するとともに、NORゲート４の一方の入力端子に「Ｈ」
レベルの信号を与える。このため、NORゲート４が閉じ
られ、AK信号がデータ伝送路１および識別子伝送路２に
与えられない。

すなわち、データ伝送路7,8およびそれらの後段のデー
タ伝送路のうちいずれかのデータ伝送路がデータを保持
しているかまたは伝送中であり、さらに制御部5,6がデ
ータを保持している場合には、データ伝送路１に伝送さ
れたデータは制御部５および６に入力されずに、データ
伝送路１で保持される。

しかし、データ伝送路７およびその後段のデータ伝送路
またはデータ伝送路８およびその後段のデータ伝送路お
よび制御部５または６がデータ伝送を完了して詰まり状
態から空き状態に遷移すれば、制御部５または６が能動
化される。それにより、データ伝送路１で保持されたデ
ータを、識別子に従って再び自律的に分岐させることが
できる。

［発明が解決しようとする課題］ 上記のデータ伝送装置においては、前段部から与えられ
たデータを複数の並列な後段部のいずれか１つに送り出
すことはできるが、前段部から与えられたデータを複数
の並列の後段部のすべてに送り出すことはできなかっ
た。

この発明の目的は、異なる種類の複数のデータ群を同一
のデータ伝送路を用いて伝送することができ、しかも前
段部から与えられたデータを複数の並列な後段部のいず
れかまたはすべてに自律的かつ選択的に伝送することが
できるデータ伝送装置を提供することである。

［課題を解決するための手段］ この発明に係るデータ伝送装置は、前段部から与えられ
るデータを、並列に設けられた複数の後段部に送り出す
データ伝送装置であって、判別手段および制御手段を備
える。

このデータ伝送装置により伝送されるデータは、複数の
後段部のうちいずれかまたはすべてを指定するための識
別子を含む。判別手段は、前段部から与えられるデータ
に含まれる識別子が、複数の後段部のうちいずれかを指
定するかまたはすべてを指定するかを判別し、その判別
結果を示す信号を出力する。制御手段は、判別手段から
の信号に応答して、前段部から与えられるデータを複数
の後段部のうちいずれかに送り出すかまたは複数の後段
部のすべてに送り出す。

［作用］ この発明に係るデータ伝送装置においては、前段部から
与えられたデータに含まれる識別子が複数の後段部のう
ちいずれを指定するかまたはすべてを指定するかが判別
される。その判別結果に基づいて、その前段部から与え
られたデータは、複数の後段部のうちいずれかに伝送さ
れるかまたは複数の後段部のすべてに伝送される。

したがって、異なる種類のデータが任意の時間間隔で入
力されても、それぞれのデータを所望の後段部またはす
べての後段部に自律的かつ選択的に伝送することができ
る。そのため、データの種類ごとに入出力ポートを設け
たり、特別な配線を設ける必要がなくなる。

［実施例］ 以下、図面を参照しながらこの発明の実施例を詳細に説
明する。

第１図はこの発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。

第１図において、データ伝送路10および20が入力側の伝
送路を構成する。データ伝送路10は、転送制御部11、デ
ータ保持回路12およびバッファ13からなる。データ伝送
路20は、転送制御部21、データ保持回路22およびバッフ
ァ23からなる。また、データ伝送路30および40からなる
出力側の伝送路およびデータ伝送路60および70からなる
出力側のデータ伝送路が並列に設けられている。データ
伝送路30は、転送制御部31、データ保持回路32およびバ
ッファ33からなる。同様に、データ伝送路40は、転送制
御部41、データ保持回路42およびバッファ43からなり、
データ伝送路60は、転送制御部61、データ保持回路62お
よびバッファ63からなり、データ伝送路70は、転送制御
部71、データ保持回路72およびバッファ73からなる。

データ保持回路12に前段部から与えられたデータは、デ
ータ保持回路22に伝送される。データ保持回路22が受け
たデータは、データ保持回路62のみに伝送されるか、ま
たは、データ保持回路32およびデータ保持回路62の両方
に伝送される。

この実施例のデータ伝送路において伝送されるデータ
は、第２図に示すように、ｎビットの第１ワードD1およ
びｎビットの第２ワードD2からなるパケットデータであ
る。パケットデータの第１ワードD1にはｍビットの識別
子が含まれる。識別子は、そのパケットデータがデータ
伝送路60のみに伝送されるべきかまたはデータ伝送路30
および60の両方に伝送されるべきかを示している。パケ
ットデータの第１ワードD1および第２ワードD2は、連続
的に伝送される。

第１図のデータ伝送装置には、さらに、分岐先指定ビッ
ト発生部91、比較器からなる比較判定論理部92、Ｄタイ
プフリップフロップからなる制御部93、Ｄタイプフリッ
プフロップからなる分周器94、およびバッファ95が設け
られている。

転送制御部11には、前段部（図示せず）から送信信号C1
0が与えられる。送信信号C10の立下がりに応答して、デ
ータ保持回路12に前段部からパケットデータの第１ワー
ドD1が与えられる。転送制御部11は、前段部に「Ｌ」レ
ベルの送信許可信号AK10を与える。この「Ｌ」レベルの
送信許可信号AK10は、送信禁止状態を示している。転送
制御部21から「Ｈ」レベルの送信許可信号AK20が与えら
れると、転送制御部11は、「Ｌ」レベルの送信信号C20
をバッファ13を介してデータ保持回路12および転送制御
部21に与える。この「Ｈ」レベルの送信許可信号AK20
は、送信許可状態を示している。データ保持回路12は、
送信信号C20の立下がりに応答して、前段部から与えら
れるパケットデータの第１ワードD1をラッチして出力す
る。

一方、分岐先指定ビット発生部91は、所定の分岐先指定
ビットBRを発生するように予め設定されている。比較判
定論理部92は、データ保持回路12から出力されるパケッ
トデータの第１ワードD1に含まれる識別子を、分岐先指
定ビット発生部91から与えられる分岐先指定ビットBRと
比較し、それらが一致する場合には「Ｌ」レベルのマッ
チ信号を出力し、それらが一致しない場合には「Ｈ」
レベルのマッチ信号を出力する。そのマッチ信号は
制御部93の入力端子Ｄに与えられる。

分周器94は、転送制御部11からバッファ13を介して与え
られる送信信号C20を２分周し、その分周した信号をク
ロック信号C21として制御部93のクロック端子▲▼
に与える。クロック信号C21は、転送制御部11からの送
信信号C20が２回立下がるごとに、１回立下がる。すな
わち、クロック信号C21は、データ保持回路12を２ワー
ドが通過するごとに「Ｈ」レベルから「Ｌ」レベルに立
下がる。制御部93は、クロック信号C21の立下がりに応
答して、入力端子Ｄに与えられるマッチ信号の反転信
号を制御信号▲▼として反転出力端子から出力
する。

制御信号▲▼が「Ｈ」レベルのときには、バッフ
ァ95が非導通状態になりかつ転送制御部31が非活性状態
となる。逆に、制御信号▲▼が「Ｌ」レベルのと
きには、バッファ95が導通状態になりかつ転送制御部31
が活性状態となる。すなわち、パケットデータの第１ワ
ードD1に含まれる識別子が分岐先指定ビットBRと一致す
る場合には、データ保持回路22はデータ保持回路62にの
み接続される。逆に、パケットデータの第１ワードD1に
含まれる識別子が分岐先指定ビットBRと一致しない場合
には、データ保持回路22はデータ保持回路32およびデー
タ保持回路62の両方に接続される。なお、初期状態にお
いて、「Ｌ」レベルのマスタリセット信号▲▼が制
御部93のリセット端子に与えられると、制御信号▲
▼は「Ｈ」レベルとなる。したがって、初期状態に
おいては、データ保持回路22はデータ保持回路62にのみ
接続される。

次に、転送制御部21は、転送制御部31から「Ｈ」レベル
の送信許可信号AK30が与えられかつ転送制御部61から
「Ｈ」レベルの送信許可信号AK60が与えられているとき
には、送信信号C20の立下りに応答して、「Ｌ」レベル
の送信信号C30をバッファ23を介してデータ保持回路22
および転送制御部31および61に与える。データ保持回路
22は、送信信号C30の立下がりに応答して、データ保持
回路12から与えられるパケットデータの第１ワードD1を
ラッチして出力する。パケットデータの第２ワードD2も
同様にして、第１ワードD1に引き続いて、データ保持回
路12にラッチされて出力される。

制御信号▲▼が「Ｈ」レベルのときには、データ
保持回路22から出力されるパケットデータの第１ワード
D1は、データ保持回路62にのみ与えられる。これを分岐
を呼ぶ。転送制御部61は、送信信号C30の立下がりに応
答して、「Ｌ」レベルの送信信号C70をバッファ63を介
してデータ保持回路62および転送制御部71に与える。デ
ータ保持回路62は、送信信号C70の立下がりに応答し
て、データ保持回路22から与えられるパケットデータの
第１ワードD1をラッチして出力する。パケットデータの
第２ワードD2も同様にして、データ保持回路22にラッチ
されて出力される。このとき、制御信号▲▼は
「Ｈ」レベルに保持されているので、データ保持回路22
から出力されたパケットデータの第２ワードD2はデータ
保持回路62にのみ与えられる。データ保持回路62から出
力されたパケットデータの第１ワードD1は、同様にし
て、データ保持回路72にラッチされて出力される、ま
た、データ保持回路22から出力されたパケットデータの
第２ワードD2は、同様にして、データ保持回路62にラッ
チされて出力される。

逆に、制御部93から出力される制御信号▲▼が
「Ｌ」レベルの場合には、データ保持回路22から出力さ
れたパケットデータの第１ワードD1はデータ保持回路32
およびデータ保持回路62の両方に与えられる。これを分
流と呼ぶ。データ保持回路32に与えられたパケットデー
タの第１ワードD1は、データ保持回路32にラッチされて
出力され、その後、データ保持回路42にラッチされて出
力される。同様に、データ保持回路62に与えられたパケ
ットデータの第１ワードD1は、データ保持回路62にラッ
チされて出力され、その後、データ保持回路72にラッチ
されて出力される。パケットデータの第２ワードD2も同
様にして、データ保持回路22を介してデータ保持回路32
およびデータ保持回路62に与えられ、その後、データ保
持回路42およびデータ保持回路72にそれぞれ与えられ
る。

第３図に転送制御部11の詳細な回路構成を示し、第４図
に転送制御部21の詳細な回路構成を示し、第５図に転送
制御部31の詳細な回路構成を示す。

第３図に示すように、転送制御部11は、NANDゲートG1,G
2、インバータG3,G4、NANDゲートG5、およびインバータ
G6,G7を含む。

送信信号入力端子▲▼には前段部（図示せず）から
送信信号C10が与えられ、送信許可信号出力端子▲
▼からは送信許可信号AK10が出力される。送信信号出
力端子▲▼からは送信信号C20が出力され、送信許
可信号入力端子▲▼には次段の転送制御部21（第
１図）から送信許可信号AK20が与えられる。

次に、第３図の転送制御部11の動作を、第６図および第
７図のタイミングチャートを参照しながら説明する。

第６図は次段のデータ伝送路が空き状態の場合の動作を
説明するためのタイミングチャートである。次段のデー
タ伝送路が空き状態のときには、次段の転送制御部から
「Ｈ」レベルの送信許可信号AK20が与えられる。そのた
め、送信許可信号入力端子▲▼の電位は「Ｈ」レ
ベルとなっている。前段部から与えられる送信信号C10
が「Ｌ」レベルに立下がると、送信信号入力端子▲
▼の電位が「Ｌ」レベルに変化する。これにより、NAND
ゲートG2の出力が「Ｈ」レベルとなる。この結果、イン
バータG4の出力が「Ｌ」レベルとなり、送信許可信号出
力端子▲▼から出力される送信許可信号AK10が
「Ｌ」レベルに立下がる。一方、NANDゲートG5の出力が
「Ｌ」レベル、インバータG3の出力が「Ｈ」レベルとな
る。このとき、送信許可信号入力端子▲▼の電位
は「Ｈ」レベルとなっているので、NANDゲートG1の出力
が「Ｌ」レベルに立下がる。これにより、送信信号出力
端子▲▼から出力される送信信号C20が「Ｌ」レベ
ルに立下がる。

送信信号C20を受ける次段の転送制御部21（第１図）
は、送信信号C20の立下がりに応答して、転送制御部11
に与える送信許可信号AK20を「Ｌ」レベルに立下げる。
したがって、転送制御部11の送信許可信号入力端子▲
▼の電位が「Ｌ」レベルに立下がる。

一方、NANDゲートG1の出力の「Ｌ」レベルへの立下がり
に応答して、NANDゲートG5の出力が「Ｈ」レベル、イン
バータG3の出力が「Ｌ」レベルとなる。そのため、NAND
ゲートG1の出力が再び「Ｈ」レベルに立上がる。これに
より、送信信号C20が再び「Ｈ」レベルに立上がる。こ
のように、送信信号C20は「Ｌ」レベルに立下がった後
一定時間経過後「Ｈ」レベルに立上がる。

一方、前段部から与えられる送信信号C10は、一定時間
の経過後「Ｈ」レベルに立上がる。そのため、NANDゲー
トG2の出力が「Ｌ」レベルに立下がり、インバータG4の
出力が「Ｈ」レベルに立上がる。それにより、送信許可
信号AK10が再び「Ｈ」レベルに立上がる。

上記のように、次段の転送制御部から与えられる送信許
可信号AK20が許可状態（「Ｈ」レベル）である場合には
前段部から与えられる送信信号C10の立下がりに応答し
て、前段部に与える送信許可信号AK10が禁止状態
（「Ｌ」レベル）になり、さらに一定時間経過後次段の
転送制御部に与える送信信号C20が「Ｌ」レベルに立下
がる。

送信信号C20の立下がりに応答して、データ保持回路12
（第１図）の入力端子に与えられるデータが、ラッチさ
れて出力端子から出力される。すなわち、データ伝送路
10からデータ伝送路20へデータが伝送される。

次に、第７図は、次段のデータ伝送路が詰まり状態であ
る場合の動作を説明するためのタイミングチャートであ
る。この場合、次段の転送制御部から与えられる送信許
可信号AK20は、「Ｌ」レベルとなっている。前段部から
与えられる送信信号C10が「Ｌ」レベルに立下がると、N
ANDゲートG2の出力が「Ｈ」レベルとなり、インバータG
4の出力が「Ｌ」レベルに立下がる。これにより、送信
許可信号出力端子▲▼から出力される送信許可信
号AK10が「Ｌ」レベルに立下がる。次段の転送制御部か
ら与えられる送信許可信号AK20が「Ｌ」レベル（禁止状
態）のときには、NANDゲートG1の出力は「Ｈ」レベルと
なっている。したがって、送信許可信号AK20が「Ｌ」レ
ベルである限り次段の転送制御部21に与えられる送信信
号C20は「Ｈ」レベルを保持する。そのため、データ伝
送路10からデータ伝送路20（第１図参照）へはデータが
伝送されない。

次段の転送制御部から与えられる送信許可信号AK20が
「Ｈ」レベルに立上がると、NANDゲートG1の出力が
「Ｌ」レベルに立下がる。これにより、次段の転送制御
部に与えられる送信信号C20が「Ｌ」レベルに立下が
る。送信信号C20の立下がりに応答して、データ保持回
路12に与えられるデータがラッチされて出力される（第
１図参照）。

一方、次段の転送制御部は、転送制御部11から与えられ
る送信信号C20の立下がりに応答して、一定時間経過後
転送制御部11に与える送信許可信号AK20を「Ｌ」レベル
に立下げる。なお、次段の転送制御部から与えられる送
信許可信号AK20の立上がりに応答して、一定時間経過
後、前段部に与える送信許可信号AK10が「Ｈ」レベルに
立上がる。

上記のように、次段の転送制御部から与えられる送信許
可信号AK20が禁止状態（「Ｌ」レベル）であるときに
は、次段の転送制御部に与える送信信号C20は「Ｌ」レ
ベルに立下がらない。すなわち、次段のデータ伝送路20
が詰まり状態であるときには、データ伝送路10からデー
タ伝送路20へデータは伝送されない。

なお、転送制御部41,51,61の構成も、第３図に示される
構成と同様である。

第４図は、第１図に示される転送制御部21の構成を示す
回路図である。

第４図の転送制御部21においては、ANDゲートG8がさら
に設けられている。ANDゲートG8の一方の入力端子は送
信許可信号入力端子▲▼に接続され、他方の入
力端子は送信許可信号入力端子▲▼に接続され
ている。送信許可信号入力端子▲▼には転送制
御部31（第１図）から送信許可信号AK30が与えられる。
また、送信許可信号入力端子▲▼には転送制御
部61（第１図）から送信許可信号AK60が与えられる。AN
DゲートG8の出力端子はNANDゲートG1の一方の入力端子
に接続されている。送信信号入力端子▲▼には前段
の転送制御部11（第１図）から送信信号C20が与えら
れ、送信許可信号出力端子▲▼からは送信許可信
号AK20が出力される。また、送信信号出力端子▲▼
からは送信信号C30が出力される。その他の部分の構成
は、第３図の転送制御部11の構成と同様である。

第４図の転送制御部21の動作に関しては、第６図および
第７図における送信許可信号AK20の波形が、ANDゲートG
8の出力に相当する。したがって、送信許可信号AK30お
よび送信許可信号AK60の両方が「Ｈ」レベルであるとき
にのみ、送信信号C30が「Ｌ」レベルに立下がる。

第５図は、第１図にに示される転送制御部31の構成を示
す回路図である。

第５図の転送制御部31においては、ORゲートG9がさらに
設けられている。ORゲートG9の一方の入力端子は送信信
号入力端子▲▼に接続されており、他方の入力端子
は制御信号入力端子▲▼に接続されている。送信
信号入力端子▲▼には転送制御部21（第１図）から
送信信号C30が与えられる。制御信号入力端子▲
▼には制御部93（第１図）から制御信号▲▼が与
えられる。送信許可信号出力端子▲▼からは送信
許可信号AK30が出力される。また、送信信号出力端子▲
▼からは送信信号C40が出力され、送信許可信号入
力端子▲▼には、次段の転送制御部41（第１図）
から送信許可信号AK40が与えられる。その他の部分の構
成は、第３図の転送制御部11の構成と同様である。

第５図の転送制御部31の動作に関しては、第６図および
第７図における送信信号C10の波形が、ORゲートG9の出
力の波形に相当する。したがって、制御信号▲▼
が「Ｌ」レベルのときに、第６図および第７図に示され
る動作が行なわれる。

このように、上記の実施例においては、入力側の伝送路
を介して与えられたパケットデータが、そのパケットデ
ータに含まれる識別子に基づいて、自律的かつ選択的に
２つの出力側の伝送路のうち一方または両方に伝送され
る。

なお、上記実施例では、２ワードからなるパケットデー
タを２つの出力側の伝送路のいずれか一方または両方に
伝送するデータ伝送装置について説明されている。しか
し、伝送されるデータの構成は２ワードに限らず、１ワ
ードまたは３ワード以上のデータであってもよい。デー
タが１ワードからなる場合には、第１図に示される分周
器94は不要となる。また、データが３ワード以上からな
る場合には、そのデータのワード数に対応して分周器94
の分周比を設定すればよい。したがって、任意の数のワ
ードからなるパケットデータの分岐および分流が容易に
可能となる。

また、出力側の伝送路の数は２つに限らず、３以上の数
であってもよい。

さらに、上記実施例では、比較判定論理部92においてパ
ケットデータに含まれる識別子と予め定められた分岐先
指定ビットBRとの比較結果に基づいて、パケットデータ
の分岐または分流を行なっているが、パケットデータに
含まれる識別子を検出したか否かに基づいて、パケット
データの分岐または分流を行なってもよい。

上記実施例のデータ伝送装置は、たとえばデータフロー
型情報処理装置に適用される。第８図はデータフロー型
情報処理装置の構成の一例を示すブロック図である。ま
た、第９図はその情報処理装置により処理されるデータ
パケットのフィールド構成の一例を示す図である。

第８図および第９図を参照してデータフロー型情報処理
装置の構成と概略の動作について説明する。第９図のデ
ータパケットの行先フィールドには行先情報が格納さ
れ、命令フィールドには命令情報が格納され、データ１
フィールドまたはデータ２フィールドにはオペランドデ
ータが格納される。行先フィールドおよび命令フィール
ドが第２図に示される第１ワードD1に相当し、データ１
フィールドおよびデータ２フィールドが第２図に示され
る第２ワードD2に相当する。第２図に示されるｍビット
の識別子は、行先情報に含まれる。

第８図において、プログラム記憶部100は、プログラム
メモリ（図示せず）を含み、そのプログラムメモリに
は、第10図に示すように、複数の行先情報および複数の
命令情報からなるデータフロープログラムが記載されて
いる。プログラム記憶部100は、データパケットの行先
情報に基づくアドレス指定によって行先情報および命令
情報を読出し、それらの情報をデータパケットの行先フ
ィールドおよび命令フィールドにそれぞれ格納し、その
データパケットを出力する。

対データ検出部200は、プログラム記憶部100から出力さ
れるデータパケットの待ち合わせを行なう。すなわち、
対データ検出部200は、同じ行先情報を有する２つのデ
ータパケットを検出し、一方のデータパケットのオペラ
ンドデータを他方のデータパケットの所定のデータフィ
ールドに格納し、その他方のデータパケットを出力す
る。なお、このとき、上記一方のデータパケットは消滅
する。

対データ検出部200から出力されるデータパケットは、
選択的分流部800を介して演算処理部300に伝送されるか
または選択的分流部800を介して拡張プログラム記憶部9
00および演算処理部300の両方に伝送される。演算処理
部300は、対データ検出部200から出力されるデータパケ
ットの命令情報を解読し、それらの２つのオペランドデ
ータに対して所定の演算処理を施し、その結果をデータ
パケットのデータフィールドに格納し、そのデータパケ
ットを分岐部400に出力する。

分岐部400は、データパケットの行先情報に基づいてそ
のデータパケットを内部データバッファ500または外部
データメモリ600に出力する。内部データバッファ500お
よび外部データメモリ600から出力されるデータパケッ
トは合流部700に与えられ、合流部700はそれらのデータ
パケットを先着順にプログラム記憶部100に与える。一
方、拡張プログラム記憶部900は、選択的分流部800から
与えられたデータパケットをプログラム記憶部100に与
える。

第８図に示されるデータフロー型情報処理装置において
は、データパケットが、プログラム記憶部100、対デー
タ検出部200、選択的分流部800、演算処理部300、分岐
部400、内部データバッファ500または外部データメモリ
600、合流部700…のように順に回り続けることにより、
プログラム記憶部100に記憶されたプログラムに基づく
演算処理が進行する。また、一部のデータパケットは、
対データ検出部200から選択的分流部800を介して拡張プ
ログラム記憶部900に伝送される。

上記実施例のデータ伝送装置は、第８図のデータフロー
型情報処理装置の選択的分流部800として用いることが
できる。

なお、この発明のデータ伝送装置は、データフロー型情
報処理装置に限らず、各種情報処理装置、データ伝送が
必要なその他の装置にも広く用いることができる。

［発明の効果］ 以上のようにこの発明によれば、前段部から異なる種類
のデータが任意の時間間隔で与えられた場合にも、それ
ぞれのデータを複数の後段部のうち所望の後段部または
すべての後段部に自律的かつ選択的に伝送することがで
きる。そのため、データの種類ごとに配線を設けたり、
高機能な入出力ポートを設ける必要はなくなる。また、
伝送路の物理的収容能力の限界までデータを受理するこ
とが可能となり、受理したデータを複数の後段部のいず
れかまたはすべてに伝送遅延時間なしに順次伝送するこ
とが可能となる。したがって、高速で信頼性の高いデー
タ伝送装置を経済的に実現することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。第２図は第１図のデータ伝
送装置において伝送されるパケットデータの構成を示す
図である。第３図は第１図のデータ伝送装置に含まれる
転送制御部の構成を示す回路図である。第４図は第１図
のデータ伝送装置に含まれる他の転送制御部の構成を示
す回路図である。第５図は第１図のデータ伝送装置に含
まれるさらに他の転送制御部の構成を示す回路図であ
る。第６図は次段のデータ伝送路が空き状態である場合
の転送制御部の動作を説明するためのタイミングチャー
トである。第７図は次段のデータ伝送路が詰まり状態で
ある場合の転送制御部の動作を説明するためのタイミン
グチャートである。第８図はこの発明のデータ伝送装置
が適用されるデータフロー型情報処理装置の構成を示す
ブロック図である。第９図は第８図のデータフロー型情
報処理装置の各部分を巡回するデータパケットの構成を
示す図である。第10図は第８図のデータフロー型情報処
理措置のプログラム記憶部に記憶されるデータフロープ
ログラムを示す図である。第11図は従来のデータ伝送装
置の一例の構成を示す図である。 図において、10,20,30,40,60,70はデータ伝送路、11,2
1,31,41,61,71は転送制御部、12,22,32,42,62,72はデー
タ保持回路、91は分岐先指定ビット発生部、92は比較判
定論理部、93は制御部、94は分周部、95はバッファを示
す。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】前段部から与えられるデータを、並列に設
   けられた複数の後段部に伝送するデータ伝送装置であっ
   て、 前記データは、前記複数の後段部のいずれかを指定する
   ための識別子を含み得、 前記前段部から与えられるデータに、前記複数の後段部
   のうちいずれかを指定している識別子が含まれているか
   否かを判別し、その判別結果を示す信号を出力する判別
   手段、 前記前段部から与えられるデータを、前記複数の後段部
   のうちの前記識別子により指定されるものに伝送するた
   めの第１の伝送制御手段、および 前記判別手段から前記信号に基づいて、前記前段部から
   与えられるデータの、前記複数の後段部のうちの前記識
   別子により指定されるもの以外のすべてへの伝送を可能
   化し、または不能化するための第２の伝送制御手段を備
   えた、データ伝送装置。