JPH0722286B2 - 通信装置の回路部分の同期化方法 - Google Patents
通信装置の回路部分の同期化方法Info
- Publication number
- JPH0722286B2 JPH0722286B2 JP5012381A JP1238193A JPH0722286B2 JP H0722286 B2 JPH0722286 B2 JP H0722286B2 JP 5012381 A JP5012381 A JP 5012381A JP 1238193 A JP1238193 A JP 1238193A JP H0722286 B2 JPH0722286 B2 JP H0722286B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frame
- bit
- transmitted
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0691—Synchronisation in a TDM node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は少なくとも１つのクロッ
ク発生器装置を有する通信装置の回路部分の同期化方法
であって、上記クロック発生器装置は当該回路部分のビ
ットクロック線路としフレームクロック線路を介して当
該回路部分の同期化−及びクロック異常監視装置と接続
されているようにした同期化方法に関する。
ク発生器装置を有する通信装置の回路部分の同期化方法
であって、上記クロック発生器装置は当該回路部分のビ
ットクロック線路としフレームクロック線路を介して当
該回路部分の同期化−及びクロック異常監視装置と接続
されているようにした同期化方法に関する。
【０００２】
【従来の技術】デジタル通信装置においては加入者接続
線路及び局接続線路が相応の接続回路を介してデジタル
スイッチフレームと接続される。上述のようなデジタル
スイッチフレームへの接続（路）は時分割的に作動され
る線路を介して行なわれる。上記時分割多重線路は次の
ようなフレーム構造を有している、即ち、当該フレーム
における時間窓内で、接続された回路部分が当該線路に
アクセスでき当該時間窓は規則的に順次連続する時間フ
レームにて繰返されるフレーム構造を有している。上記
の時分割多重線路へのアクセスはデータ内容ないし隣接
する時間窓の障害ないしノイズを回避するため、ビット
同期及びフレーム同期して行なわれなければならない。
線路及び局接続線路が相応の接続回路を介してデジタル
スイッチフレームと接続される。上述のようなデジタル
スイッチフレームへの接続（路）は時分割的に作動され
る線路を介して行なわれる。上記時分割多重線路は次の
ようなフレーム構造を有している、即ち、当該フレーム
における時間窓内で、接続された回路部分が当該線路に
アクセスでき当該時間窓は規則的に順次連続する時間フ
レームにて繰返されるフレーム構造を有している。上記
の時分割多重線路へのアクセスはデータ内容ないし隣接
する時間窓の障害ないしノイズを回避するため、ビット
同期及びフレーム同期して行なわれなければならない。
【０００３】このために、通信装置内でビットクロック
線路及びフレームクロック線路上にてビットクロック及
びフレームクロックが（これは中央クロック発生器装置
により生ぜしめられる）、すべての同期化さるべき回路
部分に分配される。
線路及びフレームクロック線路上にてビットクロック及
びフレームクロックが（これは中央クロック発生器装置
により生ぜしめられる）、すべての同期化さるべき回路
部分に分配される。
【０００４】当該回路部分内に、同期化回路が設けられ
ており、この同期化装置によっては回路内部のクロック
信号がビットクロック及びフレームクロックに同期化さ
れすべての内部的の所要のクロック信号がビットクロッ
クないしフレームクロックから導出される。
ており、この同期化装置によっては回路内部のクロック
信号がビットクロック及びフレームクロックに同期化さ
れすべての内部的の所要のクロック信号がビットクロッ
クないしフレームクロックから導出される。
【０００５】或１つの回路部分へのクロック接続語のう
ちの１つが障害を受けたり又は異常状態になると（機能
停止すると）ビットクロック又はフレームクロックへの
同期化がもはやなされ得ない。そうすると時分割多重線
路への誤ったアクセス、ひいては自己（固有）の及び他
の接続路の障害が惹起され得る。
ちの１つが障害を受けたり又は異常状態になると（機能
停止すると）ビットクロック又はフレームクロックへの
同期化がもはやなされ得ない。そうすると時分割多重線
路への誤ったアクセス、ひいては自己（固有）の及び他
の接続路の障害が惹起され得る。
【０００６】このことを回避するため、各回路部分はク
ロック異常監視装置を有しこの監視装置によってはビッ
トクロック及びフレームクロックがノイズ障害について
監視される。クロック障害（異常）監視装置が障害を識
別すると、当該回路部分内で、少なくとも、時分割多重
線路へのアクセスが阻止される。
ロック異常監視装置を有しこの監視装置によってはビッ
トクロック及びフレームクロックがノイズ障害について
監視される。クロック障害（異常）監視装置が障害を識
別すると、当該回路部分内で、少なくとも、時分割多重
線路へのアクセスが阻止される。
【０００７】例えば８ＫＨｚのフレームクロックのわず
かな繰返し周波数により当該障害（異常）は内部データ
伝送にとって比較的長い時間の後はじめて確実に検出さ
れ得る。この時点までに、既に、時分割多重線路に対す
る誤ったアクセスが行なわれているおそれがある。
かな繰返し周波数により当該障害（異常）は内部データ
伝送にとって比較的長い時間の後はじめて確実に検出さ
れ得る。この時点までに、既に、時分割多重線路に対す
る誤ったアクセスが行なわれているおそれがある。
【０００８】
【発明の目的】本発明の目的ないし課題とするところ
は、フレームクロック信号の障害を可及的に速やかに識
別し得る方法を提供することにある。
は、フレームクロック信号の障害を可及的に速やかに識
別し得る方法を提供することにある。
【０００９】
【発明の構成】上記課題の解決のため本発明によればク
ロック発生器装置により生ぜしめられフレームクロック
線路上に送出される少なくとも２ビット長の信号状態の
第１の最初の列（シーケンス）をフレーム識別語として
識別し、更に、順次連続するフレーム同期語間で当該の
最初の列とは異なる交番変化する信号状態の第２の列
（シーケンス）を伝送し、該第２の列はクロッ異常監視
装置の再トリガのため用られるようにしたのである。
ロック発生器装置により生ぜしめられフレームクロック
線路上に送出される少なくとも２ビット長の信号状態の
第１の最初の列（シーケンス）をフレーム識別語として
識別し、更に、順次連続するフレーム同期語間で当該の
最初の列とは異なる交番変化する信号状態の第２の列
（シーケンス）を伝送し、該第２の列はクロッ異常監視
装置の再トリガのため用られるようにしたのである。
【００１０】フレームクロックはフレーム同期語及びそ
の間に存在する（交番）変化する信号状態のシーケンス
（列）によって形成される。それによって、フレームク
ロック線路上の比較的頻度の高い状態変化が生ぜしめら
れ、当該の状態変化はクロック障害監視装置により一層
速やかな障害−ないし誤り識別のために利用され得る。
の間に存在する（交番）変化する信号状態のシーケンス
（列）によって形成される。それによって、フレームク
ロック線路上の比較的頻度の高い状態変化が生ぜしめら
れ、当該の状態変化はクロック障害監視装置により一層
速やかな障害−ないし誤り識別のために利用され得る。
【００１１】当該フレーム同期語は同期化装置により、
フレームクロック線路上の信号列（シーケンス）と所定
列（シーケンス）との単なる比較により識別され、回路
内部的にフレームクロック信号に変換され得る。
フレームクロック線路上の信号列（シーケンス）と所定
列（シーケンス）との単なる比較により識別され、回路
内部的にフレームクロック信号に変換され得る。
【００１２】有利にはフレームクロック線路に対して、
エッジトリガされたクロック障害監視装置が用いられ、
上記監視装置の、障害検出のための応動時間が、フレー
ムクロック線路上での２つの同種の信号状態変化間の最
大接続時間により定まる。
エッジトリガされたクロック障害監視装置が用いられ、
上記監視装置の、障害検出のための応動時間が、フレー
ムクロック線路上での２つの同種の信号状態変化間の最
大接続時間により定まる。
【００１３】エッジトリガされるクロック障害監視装置
は特に簡単に実現され得、当該応動時間は本発明のフレ
ームクロック信号により次のような公知技術における時
間より著しくわずかである、即ち、従来技術においてフ
レームクロックの繰返周波数から定まる筈の時間より著
しくわずかである。
は特に簡単に実現され得、当該応動時間は本発明のフレ
ームクロック信号により次のような公知技術における時
間より著しくわずかである、即ち、従来技術においてフ
レームクロックの繰返周波数から定まる筈の時間より著
しくわずかである。
【００１４】順次連続するフレーム同期語間で伝送され
る第２シーケンスの信号状態が各ビットクロックごとに
変るようにすると、誤り検出のための最短応動時間が達
成される。その際最大持続時間は少なくとも２ビット長
のフレーム同期語の前ないし後の信号状態変化により定
まる。
る第２シーケンスの信号状態が各ビットクロックごとに
変るようにすると、誤り検出のための最短応動時間が達
成される。その際最大持続時間は少なくとも２ビット長
のフレーム同期語の前ないし後の信号状態変化により定
まる。
【００１５】有利には８ビット長のフレーム同期語が用
いられる。これは当該時分割多重線路上の１つの語ない
し時間窓の長さに相応する。そして、フレーム同期語間
に伝送される第２列に対して十分なハミング距離を有す
るフレーム同期語が形成され得る。
いられる。これは当該時分割多重線路上の１つの語ない
し時間窓の長さに相応する。そして、フレーム同期語間
に伝送される第２列に対して十分なハミング距離を有す
るフレーム同期語が形成され得る。
【００１６】同じように、順次連続するフレーム同期語
間に伝送される第２シーケンスは同じように構成された
８ビット語のシーケンスから成るようにし得る。
間に伝送される第２シーケンスは同じように構成された
８ビット語のシーケンスから成るようにし得る。
【００１７】更に、本発明の発展形態では上記８ビット
語の各１ビットはステータス情報伝送のために用いられ
得るようにしたのである。
語の各１ビットはステータス情報伝送のために用いられ
得るようにしたのである。
【００１８】クロック障害監視装置の応動時間を大して
変化させずに、クロック発生器装置から、フレームクロ
ック線路と接続されたすべての回路部分へのステータス
情報の伝送ため１ビットが用いられ得る。
変化させずに、クロック発生器装置から、フレームクロ
ック線路と接続されたすべての回路部分へのステータス
情報の伝送ため１ビットが用いられ得る。
【００１９】その際、ステータス情報は次のようなもの
であり得る、即ちそれの内容がごく滅多にしか変化せ
ず、供給クロックないし他のシステム状態と関連してい
るステータス情報であり得る。
であり得る、即ちそれの内容がごく滅多にしか変化せ
ず、供給クロックないし他のシステム状態と関連してい
るステータス情報であり得る。
【００２０】２重化された回路部分と時分割多重線路と
の間の切換えを可能にする、通信装置の冗長構成の場
合、殊に、実際の状態に対する情報がステータス情報と
して伝送され得る。
の間の切換えを可能にする、通信装置の冗長構成の場
合、殊に、実際の状態に対する情報がステータス情報と
して伝送され得る。
【００２１】次に実施例を用いて本発明を説明する。
【００２２】図１は冗長構成を有する通信装置のブロッ
ク接続図であり、上記通信装置では複数の回路部分のう
ち当該接続形成のために共通に必要な回路部分及び接続
線路が２重化されている。
ク接続図であり、上記通信装置では複数の回路部分のう
ち当該接続形成のために共通に必要な回路部分及び接続
線路が２重化されている。
【００２３】第１のクロック発生器装置１０はビットク
ロック線路ＢＴ及びフレームクロック線路ＲＴを介して
可聴音発生器（ＨＴＧ）１２と、冗長（性）可聴音発生
器１２′、デジタルスイッチフレーム１４（ＫＦ）、冗
長（性）デジタルスイッチフレーム１４′、接続構成モ
ジュール（ライントランクグループ）１６（ＰＢ）、中
央制御ユニット１８（ＺＳＴ），冗長（性）中央制御ユ
ニット１８′に接続されている。
ロック線路ＢＴ及びフレームクロック線路ＲＴを介して
可聴音発生器（ＨＴＧ）１２と、冗長（性）可聴音発生
器１２′、デジタルスイッチフレーム１４（ＫＦ）、冗
長（性）デジタルスイッチフレーム１４′、接続構成モ
ジュール（ライントランクグループ）１６（ＰＢ）、中
央制御ユニット１８（ＺＳＴ），冗長（性）中央制御ユ
ニット１８′に接続されている。
【００２４】冗長（性）クロック発生器装置１０′はビ
ットクロック線路ＢＴ′及び第２フレームクロック線路
ＲＴ′を介して可聴音発生器１２、冗長可聴音発生器１
２′、デジタルスイッチフレーム１４、冗長デジタルス
イッチフレーム１４′、接続構成モジュール（ライント
ランクグループ）１６、中央制御ユニット１８、冗中央
制御ユニット１８′に接続されている。
ットクロック線路ＢＴ′及び第２フレームクロック線路
ＲＴ′を介して可聴音発生器１２、冗長可聴音発生器１
２′、デジタルスイッチフレーム１４、冗長デジタルス
イッチフレーム１４′、接続構成モジュール（ライント
ランクグループ）１６、中央制御ユニット１８、冗中央
制御ユニット１８′に接続されている。
【００２５】接続構成モジュール１６及び可聴音発生器
１２，１２′は第１時分割多重線路２０，２２，２４及
び冗長分割多重線路２０′，２２′，２４′を介してデ
ジタルスイッチフレーム１４及び冗長デジタルスイッチ
フレーム１４′に接続されている。
１２，１２′は第１時分割多重線路２０，２２，２４及
び冗長分割多重線路２０′，２２′，２４′を介してデ
ジタルスイッチフレーム１４及び冗長デジタルスイッチ
フレーム１４′に接続されている。
【００２６】上記加入者接続路（これを介して加入者端
末装置が当該接続構成モジュールに接続されている）は
わかり易くするため図示されていない。
末装置が当該接続構成モジュールに接続されている）は
わかり易くするため図示されていない。
【００２７】接続路制御のため接続構成モジュール１６
は同様に時分割多重式に作動される制御線路３０，３２
及び冗長（バックアップないし予備）制御線路３０′，
３２′を介して中央制御ユニット１８及び冗長（予備な
いしバックアップ）中央制御ユニット１８′に接続され
ている。
は同様に時分割多重式に作動される制御線路３０，３２
及び冗長（バックアップないし予備）制御線路３０′，
３２′を介して中央制御ユニット１８及び冗長（予備な
いしバックアップ）中央制御ユニット１８′に接続され
ている。
【００２８】スイッチフレーム１４，１４′の制御のた
め上記スイッチフレームは制御線路３４，３４′を介し
て中央制御ユニット１８，１８′に接続されている。シ
ステムデータの交換のためクロック発生器装置１０，１
０′及び可聴音発生器１２，１２′は制御線路３６，３
６′を介して中央制御ユニット１８，１８′に接続され
ている。
め上記スイッチフレームは制御線路３４，３４′を介し
て中央制御ユニット１８，１８′に接続されている。シ
ステムデータの交換のためクロック発生器装置１０，１
０′及び可聴音発生器１２，１２′は制御線路３６，３
６′を介して中央制御ユニット１８，１８′に接続され
ている。
【００２９】上記の冗長（予備ないしバックアップ）回
路部分により構成された通信装置は比較的高い動作確実
性を有する、それというのは当該冗長回路（構成）部分
間で切換えを行ない得るからである。このために各回路
（構成）部分は固有の動作機能性並びに接続された接続
線路に対する監視装置を有する。上記監視装置が障害を
通報すると、当該回路部分自体又は中央制御ユニットは
他の冗長（性）平面内への切換えを行ない得る。
路部分により構成された通信装置は比較的高い動作確実
性を有する、それというのは当該冗長回路（構成）部分
間で切換えを行ない得るからである。このために各回路
（構成）部分は固有の動作機能性並びに接続された接続
線路に対する監視装置を有する。上記監視装置が障害を
通報すると、当該回路部分自体又は中央制御ユニットは
他の冗長（性）平面内への切換えを行ない得る。
【００３０】被監視接続線路には次のようなビットクロ
ック線路及びフレームクロック線路も属している、即ち
すべての回路部分の同期化のため、殊に、時分割多重線
路２０，２２，２４，２０′２２′，２４′及び制御線
路３０，３２，３４，３６，３０′，３２′，３４′，
３６′へのアクセスのため用いられるビットクロック−
及びフレームクロック線路も用いられる。接続された回
路部分１２，１２′，１４，１４′，１６，１８，１
８′においてはそのつどビットクロック線路ＢＴ及びフ
レームクロック線路ＲＴないし冗長ビットクロック線路
ＢＴ′及びフレームクロック線路ＲＴ′が同期化のため
選択される。
ック線路及びフレームクロック線路も属している、即ち
すべての回路部分の同期化のため、殊に、時分割多重線
路２０，２２，２４，２０′２２′，２４′及び制御線
路３０，３２，３４，３６，３０′，３２′，３４′，
３６′へのアクセスのため用いられるビットクロック−
及びフレームクロック線路も用いられる。接続された回
路部分１２，１２′，１４，１４′，１６，１８，１
８′においてはそのつどビットクロック線路ＢＴ及びフ
レームクロック線路ＲＴないし冗長ビットクロック線路
ＢＴ′及びフレームクロック線路ＲＴ′が同期化のため
選択される。
【００３１】時分割多重線路２０，２０′，２２，２
２′，２４，２４′は次のようなフレーム構造で動作す
る即ち、本実施例では８１９２ＫＨｚのビットクロック
及び８ＫＨｚの繰返周波数のフレームクロックのもとで
各８ビット宛の１２８の時間窓を利用可能にするフレー
ム構造で動作する。
２′，２４，２４′は次のようなフレーム構造で動作す
る即ち、本実施例では８１９２ＫＨｚのビットクロック
及び８ＫＨｚの繰返周波数のフレームクロックのもとで
各８ビット宛の１２８の時間窓を利用可能にするフレー
ム構造で動作する。
【００３２】時分割多重式に作動される制御線路３０，
３０′，３２，３２′，３４，３４′，３６，３６′は
同様に、フレーム構造で動作し、このフレーム構造によ
っては本実施例では１０２４ＫＨｚのビットクロック及
び８ＫＨｚのフレームのもとで１６の時間窓が接続制御
のため利用可能にされる。当該ビットクロックはビット
クロック線路ＢＴ，ＢＴ′上でのクロックから回路内部
の分周器により導出される。
３０′，３２，３２′，３４，３４′，３６，３６′は
同様に、フレーム構造で動作し、このフレーム構造によ
っては本実施例では１０２４ＫＨｚのビットクロック及
び８ＫＨｚのフレームのもとで１６の時間窓が接続制御
のため利用可能にされる。当該ビットクロックはビット
クロック線路ＢＴ，ＢＴ′上でのクロックから回路内部
の分周器により導出される。
【００３３】図２−ａ，ｂはビットクロック線路ＢＴ上
に伝送される８１９２ＫＨｚのビットクロック、及びフ
レームクロック線路ＲＴ上で伝送される信号列を示す。
に伝送される８１９２ＫＨｚのビットクロック、及びフ
レームクロック線路ＲＴ上で伝送される信号列を示す。
【００３４】時点ｔｏにてフレーム同期語ＲＳＷを成す
第１の列が始まる。この実施例ではフレーム同期語ＲＳ
Ｗとして、列（シーケンス）“０００１ １０１１”が
使用される。時点ｔ１ではそれにつづいて信号状態の変
化する（交番的に変化する）第２列が継起し、この第２
列は本実施例では内容“０１０１ ０１０Ｘ”を有する
１２７の８ビット語ＦＷ１，ＦＷ２，ＦＷ３，ＦＷ１２
７，の列（シーケンス）から成る。ビット位置Ｘ（これ
は図２−ａではハッチングで示してある）にて、順次連
続する語において種々のステータス情報が、送信クロッ
ク発生器装置から、接続された回路部分へ伝送され得
る。
第１の列が始まる。この実施例ではフレーム同期語ＲＳ
Ｗとして、列（シーケンス）“０００１ １０１１”が
使用される。時点ｔ１ではそれにつづいて信号状態の変
化する（交番的に変化する）第２列が継起し、この第２
列は本実施例では内容“０１０１ ０１０Ｘ”を有する
１２７の８ビット語ＦＷ１，ＦＷ２，ＦＷ３，ＦＷ１２
７，の列（シーケンス）から成る。ビット位置Ｘ（これ
は図２−ａではハッチングで示してある）にて、順次連
続する語において種々のステータス情報が、送信クロッ
ク発生器装置から、接続された回路部分へ伝送され得
る。
【００３５】而して、語ＦＷのビット位置Ｘの内容が、
次の意味を有し得る。
次の意味を有し得る。
【００３６】 語ＦＷｎ内容“０” 内容“１” ＦＷ１ ＴＧ故障 ＴＧ正常 ＦＷ２ ＴＧはSlave（スレーブ） ＴＧはMaster（マスタ） ＦＷ３ Slave/Master async Slave/Master synchr ＦＷ４ ＨＴＧ故障 ＨＴＧ正常 ＦＷ５ ＨＴＧ′故障 ＨＴＧ′正常 ＦＷ６ ＫＦ故障 ＫＦ正常 ＦＷ７ ＫＦ′故障 ＫＦ′正常 ＦＷ８ 制御線路ｎ故障 制御線路ｎ正常 ＦＷ９ 制御線路ｎ′故障 制御線路ｎ′正常 ＴＧ，ＴＧ′：クロック発生器（装置）１０，１０′ ＨＴＧ：ＨＴＧ′可聴音発生器１２，１２′ ＫＦ，ＫＦ′：スイッチフレーム１４，１４′ ａｓｙｎｃ：非同期状態 ｓｙｎｃ：同期状態 上記ステータス情報を用いて、フレームクロック線路に
接続された各回路部分が、場合により冗長機能部への切
換えのため所要のシステムデータの供給を受け得る。
接続された各回路部分が、場合により冗長機能部への切
換えのため所要のシステムデータの供給を受け得る。
【００３７】すべてのステータス情報を含むＸ−ビット
を介して、ＣＲＣ−符号（シンボル）が形成されこの符
号は最後のＸビットにおいて伝送され、受信機により評
価され得る。伝送されたＣＲＣ−符号と受信機にて検出
されたＣＲＣ−符号とが一致する際のみ誤りのない伝送
が行なわれ得、内部の制御過程が、データ内容に基づき
トリガされ得る。
を介して、ＣＲＣ−符号（シンボル）が形成されこの符
号は最後のＸビットにおいて伝送され、受信機により評
価され得る。伝送されたＣＲＣ−符号と受信機にて検出
されたＣＲＣ−符号とが一致する際のみ誤りのない伝送
が行なわれ得、内部の制御過程が、データ内容に基づき
トリガされ得る。
【００３８】図３にはエッジトリガされるクロック監視
装置の応動時間の検出のためのタイミングチャートを示
す。図３−ａにはビットクロックＢＴが、所要の時間に
対する尺度として示してある。図３−ｂｃには図２−ｂ
のフレームクロック信号を、最大応動時間を検出するた
めの固定値を以て示してある。
装置の応動時間の検出のためのタイミングチャートを示
す。図３−ａにはビットクロックＢＴが、所要の時間に
対する尺度として示してある。図３−ｂｃには図２−ｂ
のフレームクロック信号を、最大応動時間を検出するた
めの固定値を以て示してある。
【００３９】図３−ｂは下降する信号側縁により再トリ
ガされるクロック監視装置に対して成立つ。第１のフレ
ーム同期語ＲＳＷは下降する側縁（エッジ）で始まり、
この下降側縁には時間ｎ１（５つのビット期間）後次の
下降側縁が後続する。８ビット語の列内で、当該信号側
縁間で最長の間隙が生じる（Ｘ−ビットが値“０”を有
する場合）。その事例としてＦＷ１の場合がある。語Ｆ
Ｗ１の最後の下降する信号側縁から語ＦＷ２の最初の下
降する信号側縁まで時間ｎ２（４ビット同期）が経過す
る。フレーム同期語の前の最後のＸ−ビットは同様に値
“０”を有する。それにより、語ＦＷ１２７の最後の下
降信号側縁からフレーム同期語ＲＳＷの最初の効果信号
側縁まで時間ｎ３（７ビット周期）が経過する。上記時
間ｎ３はクロック監視装置に対する応動時間として現わ
れる最も長医時間として規定的である。８１９２ＫＨｚ
のビットクロックに対して７ビット周期は８５５ｎｓの
時間に相応する。この時間は１フレームの１２５μｓよ
り著しく短かい。
ガされるクロック監視装置に対して成立つ。第１のフレ
ーム同期語ＲＳＷは下降する側縁（エッジ）で始まり、
この下降側縁には時間ｎ１（５つのビット期間）後次の
下降側縁が後続する。８ビット語の列内で、当該信号側
縁間で最長の間隙が生じる（Ｘ−ビットが値“０”を有
する場合）。その事例としてＦＷ１の場合がある。語Ｆ
Ｗ１の最後の下降する信号側縁から語ＦＷ２の最初の下
降する信号側縁まで時間ｎ２（４ビット同期）が経過す
る。フレーム同期語の前の最後のＸ−ビットは同様に値
“０”を有する。それにより、語ＦＷ１２７の最後の下
降信号側縁からフレーム同期語ＲＳＷの最初の効果信号
側縁まで時間ｎ３（７ビット周期）が経過する。上記時
間ｎ３はクロック監視装置に対する応動時間として現わ
れる最も長医時間として規定的である。８１９２ＫＨｚ
のビットクロックに対して７ビット周期は８５５ｎｓの
時間に相応する。この時間は１フレームの１２５μｓよ
り著しく短かい。
【００４０】図３−ｃは上昇する信号側縁で再トリガさ
れるクロック監視装置に対して該当する。最初のフレー
ム同期語の前の最後の上昇する側縁から出発して時間ｐ
１（４ビット周期）の後フレーム同期語ＲＳＷにおける
最初の上昇する側縁が後続する。８ビット語ＦＷの列内
で、当該信号側間で最も長い間隙が生じる（Ｘビットが
値“０”を有する場合）。その事例として語ＦＷ１の場
合がある。語ＦＷ１の最後の上昇する信号側縁から語Ｆ
Ｗ２の最初の上昇する信号側縁まで時間ｐ２（４ビット
周期）が経過する。フレーム同期語の前の最後のＸビッ
トは同様に値“０”を有する。もって、語ＦＷ１２７の
最後の上昇信号側縁からフレーム同期語ＲＳＷの最初の
上昇信号側縁まで時間ｐ３（６ビット周期）が経過す
る。時間ｐ３はクロック監視装置に対する応動時間とし
て最も長い時間として規定的である。８１９２ＫＨｚの
ビットクロックに対して６ビット周期は７３２ｎｓの時
間に相応する。この時間は１つのフレームの１２５μｓ
より著しく短かい。
れるクロック監視装置に対して該当する。最初のフレー
ム同期語の前の最後の上昇する側縁から出発して時間ｐ
１（４ビット周期）の後フレーム同期語ＲＳＷにおける
最初の上昇する側縁が後続する。８ビット語ＦＷの列内
で、当該信号側間で最も長い間隙が生じる（Ｘビットが
値“０”を有する場合）。その事例として語ＦＷ１の場
合がある。語ＦＷ１の最後の上昇する信号側縁から語Ｆ
Ｗ２の最初の上昇する信号側縁まで時間ｐ２（４ビット
周期）が経過する。フレーム同期語の前の最後のＸビッ
トは同様に値“０”を有する。もって、語ＦＷ１２７の
最後の上昇信号側縁からフレーム同期語ＲＳＷの最初の
上昇信号側縁まで時間ｐ３（６ビット周期）が経過す
る。時間ｐ３はクロック監視装置に対する応動時間とし
て最も長い時間として規定的である。８１９２ＫＨｚの
ビットクロックに対して６ビット周期は７３２ｎｓの時
間に相応する。この時間は１つのフレームの１２５μｓ
より著しく短かい。
【００４１】
【発明の効果】本発明によればフレームクロック信号の
障害を下及的に速かに識別し得る方法を提供できる効果
が奏される。
障害を下及的に速かに識別し得る方法を提供できる効果
が奏される。
【図面の簡単な説明】
【図１】冗長構成を有する通信装置のブロック接続図で
ある。
ある。
【図２】ビットクロック−及びフレームクロック信号の
タイミングチャートの信号図である。
タイミングチャートの信号図である。
【図３】クロック監視装置の応動時間の検出のためのタ
イミングの特性図である。
イミングの特性図である。
１０，１０′ クロック発生器装置 １２，１２′ 可聴音発生器 １４，１４′ デジタルスイッチフレーム １６ 接続構成モジュール １８，１８′ 中央制御ユニット
Claims (9)
- 【請求項１】 少なくとも１つのクロック発生器装置を
有する通信装置の回路部分の同期化方法であって、上記
クロック発生器装置は当該回路部分のビットクロック線
路とフレームクロック線路を介して当該回路部分の同期
化−及びクロック異常監視装置と接続されているように
した同期化方法において、クロック発生器装置により生
ぜしめられフレームクロック線路上に送出される少なく
とも２ビット長の信号状態の第１の最初の列（シーケン
ス）をフレーム識別語として識別し、更に、順次連続す
るフレーム同期語間で当該の最初の列とは異なる（交
番）変化する信号状態の第２の列（シーケンス）を伝送
し、該第２の列はクロック異常監視装置の再トリガのた
め用いられるようにしたことを特徴とする通信装置の回
路部分の同期化方法。 - 【請求項２】 エッジトリガされるクロック異常監視装
置を用い該監視装置の応動時間が、当該フレームクロッ
ク線路上の２つの同種の信号状態変化間の最大持続時間
により定まるようにした請求項１記載の方法。 - 【請求項３】 順次連続するフレーム同期語間に伝送さ
れる当該第２列の信号状態は各ビットクロックごとに変
化するようにした請求項１記載の方法。 - 【請求項４】 ８ビット長のフレーム同期語が用いられ
るようにした請求項１から３までのうちいずれか１項記
載の方法。 - 【請求項５】 フレーム同期語としてシーケンス“００
０１ １０１１”が用いられるようにした請求項４記載
の方法。 - 【請求項６】 順次連続するフレーム同期語間に伝送さ
れる第２シーケンスは同じように構成された８ビット語
のシーケンスから成るようにした請求項１から５までの
うちいずれか１項に記載の方法。 - 【請求項７】 上記８ビット語の各１ビットが、ステー
タス情報伝送のために用いられ得るようにした請求項６
記載の方法。 - 【請求項８】 上記８ビット語はシーケンス“０１０１
０１０Ｘ”から減り、その際Ｘはステータス情報伝送
のため用いられ得るビットを表わすようにした請求項７
記載の方法。 - 【請求項９】 当該の伝送されるｎ−ｍステータス情報
からＣＲＣ符号が形成され伝送され但し、ｎは順次連続
するフレーム同期語間の８ビット語の数であり、ｍはＣ
ＲＣ符号の長さを表わすようにした請求項７又は８記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924202341 DE4202341A1 (de) | 1992-01-29 | 1992-01-29 | Verfahren zur synchronisierung von schaltungsteilen einer telekommunikationsanlage |
| DE4202341.6 | 1992-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276154A JPH05276154A (ja) | 1993-10-22 |
| JPH0722286B2 true JPH0722286B2 (ja) | 1995-03-08 |
Family
ID=6450436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012381A Expired - Lifetime JPH0722286B2 (ja) | 1992-01-29 | 1993-01-28 | 通信装置の回路部分の同期化方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0553610A1 (ja) |
| JP (1) | JPH0722286B2 (ja) |
| CA (1) | CA2088210A1 (ja) |
| DE (1) | DE4202341A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329733A1 (de) * | 1993-09-03 | 1995-03-09 | Sel Alcatel Ag | Zeitmultiplex-Verfahren |
| DE4448022B4 (de) * | 1994-08-09 | 2010-01-28 | Thermozell Entwicklungs- Und Vertriebs Ges.M.B.H. | Polystyrolflockengebinde, sowie seine Verwendung |
| DE4442506A1 (de) * | 1994-11-30 | 1996-06-05 | Sel Alcatel Ag | Synchronisierungsüberachung in einem Netzwerk |
| WO1997023071A1 (en) * | 1995-12-15 | 1997-06-26 | Telefonaktiebolaget Lm Ericsson | Error correcting timing reference distribution |
| BR9612025A (pt) * | 1995-12-15 | 1999-06-29 | Ericsson Telefon Ab L M | Circuito em anel de retenção de fase digital e estação base |
| US6081550A (en) * | 1997-02-26 | 2000-06-27 | Alcatel | Method of testing clock paths and network elements for carrying out the method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2351478C3 (de) * | 1973-10-13 | 1981-10-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Synchronisation des Zeitrahmens im Empfänger eines Zeitmultiplex-Übertragungssystems auf den Zeitrahmen des Senders |
| US4316385A (en) * | 1980-06-18 | 1982-02-23 | General Electric Company | Fingerprinting crystals |
| JPS59147155A (ja) * | 1983-02-09 | 1984-08-23 | Daikin Mfg Co Ltd | 流体継手付動力伝達機構 |
| DE3643002A1 (de) * | 1986-12-17 | 1988-06-30 | Philips Patentverwaltung | Schaltungsanordnung zur synchronisation von einrichtungen in den vermittlungs- und verstaerkerstellen eines zeitmultiplex-uebertragungssystems |
| US5048062A (en) * | 1989-10-30 | 1991-09-10 | International Business Machines Corp. | Transmitting commands over a serial link |
| EP0459005B1 (de) * | 1990-06-01 | 1995-03-29 | Siemens Aktiengesellschaft | Verfahren und Anordnung zum Übermitteln von Betriebszustandsinformationen zwischen zentralen und dezentralen Einrichtungen eines Kommunikationssystems |
-
1992
- 1992-01-29 DE DE19924202341 patent/DE4202341A1/de not_active Withdrawn
-
1993
- 1993-01-05 EP EP93100069A patent/EP0553610A1/de not_active Withdrawn
- 1993-01-27 CA CA 2088210 patent/CA2088210A1/en not_active Abandoned
- 1993-01-28 JP JP5012381A patent/JPH0722286B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2088210A1 (en) | 1993-07-30 |
| DE4202341A1 (de) | 1993-08-05 |
| JPH05276154A (ja) | 1993-10-22 |
| EP0553610A1 (de) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5577075A (en) | Distributed clocking system | |
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| CA1254638A (en) | Reconfigurable high-speed integrated local network | |
| EP3016306A1 (en) | Method and apparatus for providing in-vehicle network time synchronization using redundant grandmaster | |
| CA1109168A (en) | T.d.m. transmission systems | |
| US4730302A (en) | Monitoring means for digital signal multiplex equipment | |
| JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
| JPH0722286B2 (ja) | 通信装置の回路部分の同期化方法 | |
| JP3920261B2 (ja) | フレーム同期装置および光送受信器 | |
| JP3773959B2 (ja) | フレーム同期 | |
| JP2001358736A (ja) | リング型ネットワークシステム | |
| JPH01231450A (ja) | 通信システムの同期クロック供給方式 | |
| KR101973264B1 (ko) | PTP(precision time protocol) 시스템에서의 시간 동기 장애 복구 방법 및 그 장치 | |
| JP2773727B2 (ja) | アラーム通知方式 | |
| JP4712233B2 (ja) | 伝送装置 | |
| JP2795200B2 (ja) | 衛星通信地球局の監視システム | |
| KR100439856B1 (ko) | 교환기에서 디엠 버스 관리 방법 | |
| JPS59119935A (ja) | 障害通知方式 | |
| JP2000295142A (ja) | 自己診断装置 | |
| JPH05227185A (ja) | マスタ局バックアップ方式 | |
| JP2000059466A (ja) | 電源断検出方法および電源断検出装置 | |
| JPH0546729B2 (ja) | ||
| JPH0144063B2 (ja) | ||
| Schneider et al. | A N+ 2 protection switching system for synchronous STM-1 signals and plesiochronous 140 Mbit/s signals by using two carrier technique | |
| JPH1065638A (ja) | 中間中継装置およびその警報転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19950822 |