JPH0724347B2 - Digichain connection method - Google Patents
Digichain connection methodInfo
- Publication number
- JPH0724347B2 JPH0724347B2 JP2970189A JP2970189A JPH0724347B2 JP H0724347 B2 JPH0724347 B2 JP H0724347B2 JP 2970189 A JP2970189 A JP 2970189A JP 2970189 A JP2970189 A JP 2970189A JP H0724347 B2 JPH0724347 B2 JP H0724347B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- connector
- signal
- chain connection
- digichain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、バス方式におけるディジチェーン方式を実現
するためのディジチェーン接続方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital chain connection system for realizing a digital chain system in a bus system.
（従来の技術） 第２図（ａ）及び（ｂ）は夫々従来のディジチェーン接
続方式の一例を示す平面図及び斜視図である。なお、バ
ス方式におけるディジチェーン方式は、割込要求，バス
権要求等の要素元を優先順位に基づいて決定する方式で
ある。またディジチェーン接続とは、かかるディジチェ
ーン方式を実現する為に、バス制御ボードから順次各構
成要素を接続することをいう。(Prior Art) FIGS. 2A and 2B are a plan view and a perspective view, respectively, showing an example of a conventional digital chain connection system. Note that the DigiChain method in the bus method is a method of determining element sources such as an interrupt request and a bus right request based on priority. The daisy chain connection means connecting each constituent element sequentially from the bus control board in order to realize such a daisy chain method.
同図において、１〜５はボードであり、ボード１はバス
制御,CPU,メモリの機能をもったシステムコントローラ
であり、ボード２〜５は入出力ボードである。６は側
板、７はマザーボードであって、これらの側板６とマザ
ーボード７でボードラックを構成している。また、各ボ
ード１〜５は、夫々コネクタ８−１〜８−3,8−5,8−６
を有しており、これらのボード１〜５をボードラックに
挿入することにより、ボード１〜５はマザーボード７上
に一定間隔（これをスロット間隔という。）に設けられ
たコネクタ９−１〜９−3,9−5,9−６と図示の如く嵌合
されている（コネクタ接続されている）。また、マザー
ボード７には、プリントパターンが形成されており、こ
のプリントパターンによりマザーボード７上のコネクタ
９−１〜９−６が相互に接続され、バスが形成されてい
る。10はマザーボード７上に突出したジャンパピン、11
はジャンパ線である。In the figure, 1 to 5 are boards, board 1 is a system controller having functions of bus control, CPU, and memory, and boards 2 to 5 are input / output boards. 6 is a side plate, and 7 is a motherboard, and these side plates 6 and the motherboard 7 constitute a board rack. The boards 1 to 5 are connected to the connectors 8-1 to 8-3,8-5,8-6, respectively.
By inserting these boards 1 to 5 into the board rack, the boards 1 to 5 are provided on the mother board 7 at regular intervals (this is referred to as slot interval) and connectors 9-1 to 9-9 are provided. It is fitted with -3, 9-5, 9-6 as shown in the drawing (connector connected). A printed pattern is formed on the motherboard 7, and the connectors 9-1 to 9-6 on the motherboard 7 are connected to each other by the printed pattern to form a bus. 10 is a jumper pin protruding on the motherboard 7, 11
Is a jumper line.
第３図は第２図の場合の割込応答ディジチェーン方式を
説明するための回路図であって、第２図と同一又は相当
部分には同符号を用いている。FIG. 3 is a circuit diagram for explaining the interrupt response digi-chain method in the case of FIG. 2, and the same reference numerals are used for the same or corresponding parts as in FIG.
第３図において、14は割込要求信号線、15〜19はディジ
チェーン接続信号線、13−２〜13−５は、夫々ボード２
〜５に設けられた割込応答の判定回路である。In FIG. 3, 14 is an interrupt request signal line, 15 to 19 are digit chain connection signal lines, and 13-2 to 13-5 are board 2 respectively.
5 is an interrupt response determination circuit provided in each of FIGS.
ディジチェーン方式において、ボードはスロット０から
優先度の高い順に配置され、ここではスロット０にシス
テムコントローラとしてのボード１を用いている。各ボ
ード２〜５の割込要求信号（以下、IREQ＊信号と称
す。）をシステムコントローラ１に供給する割込要求信
号線14はマザーボード７上で互いに接続され、ワイヤー
ド・オアを構成している。In the DigiChain system, the boards are arranged in order of priority from slot 0, and here board 1 as a system controller is used in slot 0. The interrupt request signal lines 14 for supplying the interrupt request signals (hereinafter referred to as IREQ * signals) of the boards 2 to 5 to the system controller 1 are connected to each other on the mother board 7 to form a wired OR. .
次に第３図を用いてディジチェーン方式について動作説
明する。（１）先ず、入出力ボード３のみがIREQ＊信号
をオンとしていた場合を説明する。Next, the operation of the digit chain method will be described with reference to FIG. (1) First, the case where only the I / O board 3 turns on the IREQ * signal will be described.
IREQ＊信号は割込要求信号線14を介し、システムコント
ローラ１に供給される。システムコントローラ１は割込
要求を受付けると、割込応答信号（以下、IACK＊信号と
称す。）を送出する。システムコントローラ１より送出
されたIACK＊信号はディジチェーン接続信号線15を介し
て入出力ボード（以下、I/Oボードという。）２に供給
される。The IREQ * signal is supplied to the system controller 1 via the interrupt request signal line 14. When the system controller 1 receives the interrupt request, it sends an interrupt response signal (hereinafter referred to as an IACK * signal). The IACK * signal sent from the system controller 1 is supplied to the input / output board (hereinafter referred to as the I / O board) 2 via the signal chain connection signal line 15.
I/Oボード２は自ボード内の判定回路13−２で自ボード
のIREQ＊信号と比較する。自ボードが割込サービスを要
求していない場合、ディジチェーン接続信号線16にIACK
＊信号を通過させる。ディジチェーン接続信号線16はI/
Oボード２と隣りのスロットに挿入されているI/Oボード
３とを接続している。I/Oボード３はIACK＊信号を受取
ると、自ボード内の判定回路13−３で自ボードのIREQ＊
信号と比較する。I/Oボード３はIREQ＊信号をオンとし
ているため、IACK＊信号を捕捉し、次のスロットへのIA
CK＊信号の送出は行なわず、システムコントローラ１に
対し識別コードを送出する。識別コードを受取ったシス
テムコントローラ１は割込要求がI/Oボード３からのも
のであったことを知り、割込処理へと移行する。The I / O board 2 compares the IREQ * signal of its own board with the decision circuit 13-2 in the own board. If the own board does not request the interrupt service, IACK to the signal line 16 of the daisy chain.
* Pass the signal. Digichain connection signal line 16 is I /
The O board 2 and the I / O board 3 inserted in the adjacent slot are connected. When the I / O board 3 receives the IACK * signal, the decision circuit 13-3 in the own board uses the IREQ * of the own board.
Compare with signal. Since the I / O board 3 turns on the IREQ * signal, it captures the IACK * signal and sends the IA to the next slot.
The CK * signal is not sent, but the identification code is sent to the system controller 1. The system controller 1 which has received the identification code knows that the interrupt request is from the I / O board 3, and shifts to the interrupt processing.
この場合、I/Oボード2,I/Oボード３の両ボードが同時に
IREQ＊信号をオンとしていた場合、上流に位置するI/O
ボード２がIACK＊信号を捕捉してしまい、I/Oボード３
にはIACK＊信号が送出されない。即ち、ディジチェーン
方式においては、IREQ＊信号をオンとしているボードの
うち、より上流に近い（優先度の高い）ボードのみがIA
CK＊信号を捕捉することになる。In this case, both I / O board 2 and I / O board 3 are simultaneously
I / O located upstream when IREQ * signal is on
Board 2 captures the IACK * signal and I / O board 3
IACK * signal is not sent to. That is, in the digital chain method, only the board closer to the upstream (higher priority) among the boards that turn on the IREQ * signal is IA.
It will capture the CK * signal.
このように、ディジチェーン方式では、ディジチェーン
接続信号線15〜19で決まる優先順位（通常はスロットの
順とする。）に基づいて要求元を決定している。As described above, in the DigiChain system, the request source is determined based on the priority order (usually the slot order) determined by the DigiChain connection signal lines 15 to 19.
（２） 次に、２枚分のスロットを必要とするボードを
使用する場合について説明する。(2) Next, the case of using a board that requires two slots will be described.
第２図（ａ）において、ボード４は、実装部品の高さが
１スロット間隔以上あり、このボード４をボードラック
に挿入することにより、ボード側コネクタ８−５はマザ
ーボード７上のコネクタ９−５と図示の如く嵌合される
（コネクタ接続される）。この場合にはマザーボード７
上のコネクタ９−４は空きとなる。In FIG. 2 (a), the board 4 has mounting components with a height of 1 slot or more, and when the board 4 is inserted into the board rack, the board side connector 8-5 becomes the connector 9- on the motherboard 7. 5 and is fitted as shown in the drawing (connector connection). In this case the motherboard 7
The upper connector 9-4 becomes empty.
このような場合のディジチェーン方式を第３図を用いて
説明する。The DigiChain system in such a case will be described with reference to FIG.
第３図において、I/Oボード４をボードラックに挿入す
ることにより、I/Oボード３との間に空きスロット12が
生じる。空きスロット12が生じると、I/Oボード３からI
/Oボード４へIACK＊信号を供給するディジチェーン接続
信号線17とディジチェーン接続信号線18が途切れてしま
うことになる。In FIG. 3, by inserting the I / O board 4 into the board rack, an empty slot 12 is created between the I / O board 3 and the I / O board 3. When an empty slot 12 is created, I / O board 3
The digital chain connection signal line 17 and the digital chain connection signal line 18 that supply the IACK * signal to the / O board 4 are interrupted.
そこで、ディジチェーン方式を実現させるために、従来
は、第２図，第３図に示すように、マザーボード７の配
線面（第２図（ｂ）の手前側）のジャンパピン10にジャ
ンパ線11をラッピングして電気的に接続していた。これ
によりディジチェーン接続信号線17とディジチェーン接
続信号線18とがジャンパピン10,ジャンパ線11を介して
接続されるので、前述したと同様にディジチェーン方式
の動作が可能となる。Therefore, in order to realize the digi-chain method, conventionally, as shown in FIGS. 2 and 3, the jumper pin 10 on the wiring surface (front side of FIG. 2B) of the motherboard 7 is connected to the jumper wire 11. Was wrapped and electrically connected. As a result, since the digit chain connection signal line 17 and the digit chain connection signal line 18 are connected via the jumper pin 10 and the jumper line 11, the digit chain system operation can be performed as described above.
（発明が解決しようとする課題） しかしながら、上述した従来のディジチェーン接続方式
では、前記（２）で説明した如く、ディジチェーン接続
信号線の接続方法として、ラッピングを行なっている
が、簡単に接続が行なえない。(Problems to be Solved by the Invention) However, in the above-mentioned conventional digital chain connection system, as described in (2) above, lapping is performed as a method for connecting the digital chain connection signal lines, but connection is easy. Cannot be done.
即ち、第３図のようなシステムは、用途によりボード構
成が異なる。このため、複数枚分スロットを専有するボ
ードの使用枚数，挿入位置は同一ではない。従って、用
途によりディジチェーン接続信号線間を接続するジャン
パ線の本数及びラッピングする位置が違うことになり、
接続誤り等が発生しやすいという欠点がある。That is, the board configuration of the system as shown in FIG. 3 differs depending on the application. For this reason, the number of boards used and the insertion positions of the boards occupying slots for a plurality of boards are not the same. Therefore, depending on the application, the number of jumper wires that connect between the signal chains and the wrapping positions will differ.
There is a drawback that connection errors are likely to occur.
そこで、本発明の目的は、従来のような接続誤り等の欠
点を除去し、操作性に優れた、しかも信頼性の高いディ
ジチェーン接続方式を提供することにある。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a DigiChain connection system that eliminates the conventional drawbacks such as connection errors and has excellent operability and high reliability.
（課題を解決するための手段） 本発明のディジチェーン接続方式は、ディジチェーン方
式を用いたマザーボードにスロット毎にボードがコネク
タ接続されるようになっているものにおいて、複数枚分
のスロットを専有するボードをコネクタ接続する場合に
は、このボードに、ディジチェーン接続信号線間を接続
させるダミーコネクタを空きスロット分だけ設けてな
り、当該ボードを前記マザーボードにコネクタ接続する
際、前記ダミーコネクタも前記マザーボードにコネクタ
接続し、ディジチェーン接続信号線間が接続されるよう
にしてなるものである。(Means for Solving the Problems) In the digichain connection method of the present invention, a board for each slot is connected to a motherboard using the digichain method, and a plurality of slots are exclusively occupied. In the case of connecting the board to be connected with a connector, the board is provided with dummy connectors for connecting the digichain connection signal lines only for empty slots. The connector is connected to the mother board so that the signal lines connected to the digichain are connected.
（作用） 従って、複数枚分のスロットを専有するボードに、ディ
ジチェーン接続信号線間を接続させる空きスロット分の
ダミーコネクタを設けてあるので、このボードをマザー
ボードにコネクタ接続する際、そのダミーコネクタもマ
ザーボードにコネクタ接続することにより、空きスロッ
トがあってもディジチェーン接続信号線間が接続され
る。これによりディジチェーン方式の動作が可能とな
る。(Operation) Therefore, a dummy connector for empty slots for connecting between the signal lines for the Digi-Chain connection is provided on the board that exclusively has slots for a plurality of slots. Therefore, when connecting this board to the motherboard, the dummy connector is used. Also, by connecting the connector to the motherboard, even if there are vacant slots, the DigiChain connection signal lines will be connected. This enables the operation of the digit chain method.
よって本発明は従来のジャンパ線をジャンパピンにラッ
ピングする代わりに、ダミーコネクタによるコネクタ接
続でよいので、従来の如き接続誤りなどが生じず、操作
性に優れたしかも信頼性の高いディジチェーン接続方式
を提供することができる。Therefore, in the present invention, instead of wrapping the conventional jumper wires to the jumper pins, a connector connection by a dummy connector may be performed, so that a connection error such as that in the conventional case does not occur, and the daisy chain connection method has excellent operability and high reliability. Can be provided.
（実施例） 次に本発明について図面を参照にして説明する。(Example) Next, this invention is demonstrated with reference to drawings.
第１図（ａ）は本発明によるディジチェーン接続方式の
一実施例を示す平面図であり、同図（ｂ）は本発明に係
るI/Oボードの詳細図である。なお、第１図において、
第２図と同一又は相当部分には同符号を用いている。FIG. 1 (a) is a plan view showing an embodiment of a digit chain connection system according to the present invention, and FIG. 1 (b) is a detailed view of an I / O board according to the present invention. In addition, in FIG.
The same reference numerals are used for the same or corresponding portions as in FIG.
第１図（ｂ）において、４′は２枚分のスロットを専有
するボード４に、ボード側コネクタ８−５と同様のダミ
ーコネクタ８−４を、ダミーコネクタ取付金具20を用い
て取付け一体構造としたボードである。そして、更にダ
ミーコネクタ８−４では、マザーボード７上のコネクタ
９−４と嵌合した（コネクタ接続した）際、マザーボー
ド７にプリントされているディジチェーン接続信号線1
7,18間が接続されるようにショート線21で信号ピンを接
続させている。In FIG. 1 (b), 4'is an integrated structure in which a dummy connector 8-4 similar to the board-side connector 8-5 is mounted on the board 4 having two slots exclusively by using the dummy connector mounting bracket 20. And the board. Further, in the dummy connector 8-4, when it is fitted (connector connected) to the connector 9-4 on the motherboard 7, the digital chain connection signal line 1 printed on the motherboard 7
The signal pin is connected with the short wire 21 so that 7 and 18 are connected.
次に同図（ａ）を用いて、ディジチェーン接続信号線間
の接続方法を説明する。Next, a method of connecting the digit chain connection signal lines will be described with reference to FIG.
ボード４′をボードラック内に挿入することにより、ボ
ード４′側コネクタ８−５とマザーボード７上のコネク
タ９−５が嵌合し（コネクタ接続し）、同時にダミーコ
ネクタ８−４とマザーボード７上のコネクタ９−４が嵌
合する（コネクタ接続する）。ダミーコネクタ８−４と
マザーボード７上のコネクタ９−４が嵌合した（コネク
タ接続した）ことにより、ディジチェーン接続信号線間
が電気的に接続される。By inserting the board 4'into the board rack, the board 4'side connector 8-5 and the connector 9-5 on the mother board 7 are fitted (connector connected), and at the same time, the dummy connector 8-4 and the mother board 7 are arranged. The connector 9-4 is fitted (connector is connected). When the dummy connector 8-4 and the connector 9-4 on the motherboard 7 are fitted (connected to each other), the digital chain connection signal lines are electrically connected.
次に第４図を用いて割込応答ディジチェーン方式におけ
るIACK＊信号の流れについて簡単に説明する。なお、第
４図は第１図の場合の割込応答ディシチェーン方式を説
明するための回路図である。Next, the flow of the IACK * signal in the interrupt response digital chain system will be briefly described with reference to FIG. 4. FIG. 4 is a circuit diagram for explaining the interrupt response discipline system in the case of FIG.
I/OボードのみがIREQ＊信号をオンとした場合、システ
ムコントローラ１はその割込要求を受付けると、IACK＊
信号をディジチェーン接続信号線15に送出する。このIA
CK＊信号は、ディジチェーン接続信号線15,判定回路13
−2,ディジチェーン接続信号線16,ダミーコネクタ８−
４のショート線21,ディジチェーン接続信号線18,判定回
路13−4,デイジチェーン接続信号線19を介してI/Oボー
ド５の判定回路13−５に供給される。If only the I / O board turns on the IREQ * signal, when the system controller 1 accepts the interrupt request, IACK *
The signal is sent to the signal chain connection signal line 15. This IA
The CK * signal is the signal line 15 for the digital chain connection, the judgment circuit 13
-2, Digi-chain connection signal line 16, dummy connector 8-
It is supplied to the determination circuit 13-5 of the I / O board 5 through the short circuit line 21, the digital chain connection signal line 18, the determination circuit 13-4, and the daisy chain connection signal line 19.
以上から判かるように、従来は、前述したように複数枚
分のスロットを専有するボードをディジチェーン方式の
ボードラックに挿入する際、空きスロットによりディジ
チェーン接続信号線間が途切れ、このためマザーボード
配線面のジャンパピンにジャンパ線をラッピングしてい
た。これに対し、本発明では、複数枚分（実施例では２
枚分）のスロットを専有するボード（実施例ではボード
４′）に空きスロットの個数分のダミーコネクタ（実施
例では１個分のダミーコネクタ８−４）を設け、ディジ
チェーン接続線（実施例ではディジチェーン接続線17,1
8）間を接続させるために、ダミーコネクタ（実施例で
はダミーコネクタ８−４）内の必要なピン間をショート
線21にて予めショートしておくことによりボード４′を
ボードラックに挿入すると、自動的に空きスロット（実
施例では空きスロット12）でディジチェーン接続信号線
間が接続される。このため、従来空きスロットに対して
行なっていたジャンパ線のラッピング作業が不要とな
り、従来の如き接続誤りなどがなく、操作性に優れた、
しかも信頼性の高いディジチェーン接続方式を提供でき
る。As can be seen from the above, when inserting a board that exclusively has a plurality of slots into a DigiChain board rack as described above, empty slots break the DigiChain connection signal lines, which causes the motherboard. I was wrapping jumper wires on the jumper pins on the wiring surface. On the other hand, in the present invention, a plurality of sheets (2 sheets in the embodiment
(1) in the embodiment (board 4'in the embodiment) having a dedicated slot (for the number of sheets), dummy connectors (one dummy connector 8-4 in the embodiment) are provided, and the digit chain connection line (in the embodiment). Then Digichain connection line 17,1
8) When the board 4'is inserted into the board rack by short-circuiting the necessary pins in the dummy connector (dummy connector 8-4 in the embodiment) with the shorting wire 21 in advance in order to connect between them, The daisy chain connection signal lines are automatically connected by an empty slot (empty slot 12 in the embodiment). Therefore, the wrapping work of the jumper wire, which was conventionally performed on an empty slot, is unnecessary, and there is no connection error as in the past, and the operability is excellent.
Moreover, it is possible to provide a highly reliable digital chain connection method.
本発明は本実施例に限定されることなく本発明の要旨を
逸脱しない範囲で種々の応用及び変形が考えられること
はいうまでもない。It goes without saying that the present invention is not limited to the present embodiment, and various applications and modifications can be considered without departing from the gist of the present invention.
（発明の効果） 上述したように本発明を用いれば、複数枚分のスロット
を専有するボードにディジチェーン接続信号線間を接続
させるダミーコネクタを空きスロット分設けてあるの
で、当該ボードをマザーボードにコネクタ接続すること
により、自動的に空きスロットでティジチェーン接続信
号線間を接続することができ、従って、従来空きスロッ
トに対して行なっていたジャンパ線のラッピング作業が
不要となり、従来の如き接続誤りなどがなく操作性に優
れた、しかも信頼線の高いディジチェーン接続方式を提
供することができるなどの効果を奏する。(Effects of the Invention) As described above, according to the present invention, since a dummy connector for connecting between the signal lines of the Digi-chain connection is provided for a board having a plurality of slots exclusively for slots, the board is used as a motherboard. By connecting the connector, it is possible to automatically connect between the Tiji Chain connection signal lines in the empty slot, and thus the wrapping work of the jumper wire, which was performed in the conventional empty slot, becomes unnecessary, and the conventional connection is possible. It is possible to provide a daisy chain connection system that is error-free, has excellent operability, and has a high reliability line.
第１図は本発明によるディジチェーン接続方式の一実施
例を示す簡略図、第２図は従来のディジチェーン接続方
式の一例を示す簡略図、第３図は第２図の場合の割込応
答ディジチェーン方式を説明するための回路図、第４図
は第１図の場合の割込応答ディジチェーン方式を説明す
るための回路図である。 １〜4,4′,5……ボード、７……マザーボード、８−４
……ダミーコネクタ、12……空きスロット、15〜19……
ディジチェーン接続信号線。FIG. 1 is a simplified diagram showing an embodiment of a digit chain connection system according to the present invention, FIG. 2 is a simplified diagram showing an example of a conventional digit chain connection system, and FIG. 3 is an interrupt response in the case of FIG. FIG. 4 is a circuit diagram for explaining the digit chain system, and FIG. 4 is a circuit diagram for explaining the interrupt response digit chain system in the case of FIG. 1-4, 4 ', 5 ... Board, 7 ... Motherboard, 8-4
...... Dummy connector, 12 ...... vacant slot, 15 to 19 ......
Digi-chain connection signal line.
Claims (1)
にスロット毎にボードがコネクタ接続されるようになっ
ているものにおいて、 複数枚分のスロットを専有するボードをコネクタ接続す
る場合には、 このボードに、ディジチェーン接続信号線間を接続させ
るダミーコネクタを空きスロット分だけ設けてなり、 当該ボードを前記マザーボードにコネクタ接続する際、
前記ダミーコネクタも前記マザーボードにコネクタ接続
し、ディジチェーン接続信号線間が接続されるようにし
てなることを特徴とするディジチェーン接続方式。1. When a board is designed to be connected to a slot-by-slot connector on a mother board using a Digi-chain method, and when a board having a plurality of slots is exclusively connected to the connector, this board is , Dummy chain connection signal lines are connected by dummy connectors only for empty slots, and when connecting the board to the motherboard,
A digital chain connection system, wherein the dummy connector is also connected to the mother board so that the digital chain connection signal lines are connected to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2970189A JPH0724347B2 (en) | 1989-02-10 | 1989-02-10 | Digichain connection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2970189A JPH0724347B2 (en) | 1989-02-10 | 1989-02-10 | Digichain connection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210897A JPH02210897A (en) | 1990-08-22 |
| JPH0724347B2 true JPH0724347B2 (en) | 1995-03-15 |
Family
ID=12283419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2970189A Expired - Lifetime JPH0724347B2 (en) | 1989-02-10 | 1989-02-10 | Digichain connection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724347B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9522856D0 (en) * | 1995-11-08 | 1996-01-10 | Havant International Ltd | Data processing apparatus |
| US11189917B2 (en) | 2014-04-16 | 2021-11-30 | Rearden, Llc | Systems and methods for distributing radioheads |
| US11190947B2 (en) | 2014-04-16 | 2021-11-30 | Rearden, Llc | Systems and methods for concurrent spectrum usage within actively used spectrum |
| US10194346B2 (en) | 2012-11-26 | 2019-01-29 | Rearden, Llc | Systems and methods for exploiting inter-cell multiplexing gain in wireless cellular systems via distributed input distributed output technology |
| US10164698B2 (en) | 2013-03-12 | 2018-12-25 | Rearden, Llc | Systems and methods for exploiting inter-cell multiplexing gain in wireless cellular systems via distributed input distributed output technology |
| US10547358B2 (en) | 2013-03-15 | 2020-01-28 | Rearden, Llc | Systems and methods for radio frequency calibration exploiting channel reciprocity in distributed input distributed output wireless communications |
| US11290162B2 (en) | 2014-04-16 | 2022-03-29 | Rearden, Llc | Systems and methods for mitigating interference within actively used spectrum |
| KR102681166B1 (en) * | 2016-10-27 | 2024-07-02 | 리어덴 엘엘씨 | System and method for dispersing wireless heads |
-
1989
- 1989-02-10 JP JP2970189A patent/JPH0724347B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02210897A (en) | 1990-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293636A (en) | Module for insertion into a multi-module system having electronic keying for preventing power to improperly connected modules with improperly configured diode connections | |
| JPH0584924B2 (en) | ||
| CA1227864A (en) | Interrupt bus structure | |
| JPH0724347B2 (en) | Digichain connection method | |
| EP0290254A3 (en) | Computer aided printed circuit board wiring | |
| CN114168513A (en) | Peripheral high-speed interconnection interface PCIe board card, cable, verification system and computer | |
| JP2004206462A (en) | Expansion module expansion method for input / output control device and input / output control device | |
| TW202004508A (en) | Switch card and server | |
| EP0503967B1 (en) | High density modular power switch drivers | |
| CN112666447B (en) | Board position identification circuit applied to dual-redundancy architecture equipment | |
| JPH0567080B2 (en) | ||
| JPH10177080A (en) | Circuit board structure | |
| TWM578887U (en) | Main board and memory slot thereof | |
| JP2850790B2 (en) | Wiring system using wiring housing | |
| JPH0817277B2 (en) | Printed circuit board unit | |
| JPS62107358A (en) | Daisy chain connecting system | |
| JPH01309113A (en) | Bus constitution system | |
| JPS62272560A (en) | Clock circuit connecting structure for multichip package | |
| JPH0685143B2 (en) | Bus configuration method | |
| JPH0337223B2 (en) | ||
| JPS6366619A (en) | Microcomputer device | |
| JPS5922144A (en) | Interruption control system | |
| JPH06295214A (en) | System bus device | |
| JPH0588781A (en) | Computer wiring device | |
| JPS59719A (en) | Daisy chain |