JPH0727904B2 - Method of forming solder bumps - Google Patents
Method of forming solder bumpsInfo
- Publication number
- JPH0727904B2 JPH0727904B2 JP61046606A JP4660686A JPH0727904B2 JP H0727904 B2 JPH0727904 B2 JP H0727904B2 JP 61046606 A JP61046606 A JP 61046606A JP 4660686 A JP4660686 A JP 4660686A JP H0727904 B2 JPH0727904 B2 JP H0727904B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- acid
- solder bumps
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3468—Application of molten solder, e.g. dip soldering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a method for forming solder bumps, and is particularly used in the semiconductor industry.
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。(Prior Art) Semiconductor device bonding techniques are roughly classified into wire bonding techniques and wireless bonding techniques.
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100μm□以下となり、かつ高密
度となるにつれ、特に信頼性の点で問題が多くなる。The former is to connect the electrode of the semiconductor chip and the lead terminal of the lead frame with a wire. Although this technology can sufficiently cope with the case where the number of connections is small, as the size of the electrode becomes 100 μm □ or less and the density becomes higher with the high integration of the element, there are many problems particularly in reliability. .
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。On the other hand, the latter method is to collectively bond the electrodes of the semiconductor chip and the lead terminals of the lead frame or the glass and the electrodes on the ceramic substrate,
Practical applications have been made to ensure reliability in response to high integration of devices.
このワイヤレスボンディング技術としては、例えばテー
プオートメーティッドボンディング方式(TAB方式)、
フリップチップ方式あるいはCCB方式等が知られてお
り、これらの方式では通常半導体チップの電極上にバン
プを形成する。このバンプとしては、従来から安価なPb
−Snはんだが検討されている。As this wireless bonding technology, for example, a tape automated bonding method (TAB method),
Flip chip method, CCB method and the like are known. In these methods, bumps are usually formed on the electrodes of a semiconductor chip. For this bump, Pb which has been
-Sn solder is under consideration.
従来、半導体チップの電極上に形成されるPb−Snはんだ
からなるバンプは、第7図に示すようなものである。第
7図において、シリコン基板1上には酸化シリコン膜等
の絶縁膜2を介してAl又はAl合金等からなる電極3がパ
ターニングされて形成され、全面に窒化シリコン膜等の
パッシベーション膜4を被覆した後、電極3上のパッシ
ベーション膜4を選択的にエッチングして電極3を露出
させている。露出した電極3上にはCr、Ni、Mo、Cu、A
u、Ag等からなる下地金属5が形成されている。更に、
下地金属5上にははんだバンプ6が形成されている。Conventionally, a bump made of Pb-Sn solder formed on an electrode of a semiconductor chip is as shown in FIG. In FIG. 7, an electrode 3 made of Al or an Al alloy or the like is patterned and formed on a silicon substrate 1 with an insulating film 2 such as a silicon oxide film, and a whole surface is covered with a passivation film 4 such as a silicon nitride film. After that, the passivation film 4 on the electrode 3 is selectively etched to expose the electrode 3. Cr, Ni, Mo, Cu, A on the exposed electrode 3
A base metal 5 made of u, Ag or the like is formed. Furthermore,
Solder bumps 6 are formed on the base metal 5.
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。The base metal 5 is provided to improve the bondability with solder. For this purpose, 1 to 3 metal layers are provided as the base metal 5, and various combinations have been studied.
ところで、はんだバンプ6は通常メッキ又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。By the way, the solder bumps 6 are usually formed by plating or vapor deposition, and various methods have been proposed, but these methods all have drawbacks as described below.
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエッチングに
より除去し、電極部が開孔しためっきレジストを被覆
し、電極上の下地金属上にのみはんだめっきを行ない、
めっきレジスト及び下地金属の不要部分をエッチングす
るという工程がとられる。ところが、このような方法は
金バンプの形成の場合には問題がないが、はんだバンプ
の形成に適用しようとすると、はんだの耐薬品性がよく
ないため下地金属をエッチングする際、はんだもエッチ
ング液に侵されるという欠点がある。したがって、Sn、
Pbを順次めっきし、下地金属のエッチング後に加熱して
合金化するという方法がとられる。In the method by plating, for example, after the electrode drilling step is completed, the natural oxide film on the electrode is removed by reactive ion etching, the electrode part is covered with the plated resist, and only the underlying metal on the electrode is covered. Solder plating,
A step of etching unnecessary portions of the plating resist and the base metal is taken. However, although such a method does not have a problem in the case of forming gold bumps, when it is applied to the formation of solder bumps, the chemical resistance of the solder is not good, so when the base metal is etched, the solder also has an etching solution. Has the drawback of being eroded by. Therefore, Sn,
A method is used in which Pb is sequentially plated, and the base metal is etched and then heated to form an alloy.
また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜を反応性イオンエッチン
グにより除去し、全面に1〜3層の下地金属を蒸着し、
パターニングし、更に電極上の下地金属上のみが開孔し
たレジストを被覆した後、はんだを蒸着し、レジスト除
去とともに不要部分のはんだを除去するという工程がと
られる。しかし、蒸着法を用いる場合、はんだ中のPbと
Snとの蒸気圧が異なるため、共晶組成をもつはんだバン
プを形成することが困難であるという欠点がある。Further, in the method by vapor deposition, for example, after the electrode drilling step is completed, the natural oxide film on the electrode is removed by reactive ion etching, and 1 to 3 layers of base metal are vapor deposited on the entire surface,
Patterning is performed, and after coating the resist in which only the underlying metal on the electrode is opened, solder is vapor-deposited, the resist is removed, and the unnecessary portion of the solder is removed. However, when using the vapor deposition method, Pb in the solder
Since the vapor pressure is different from that of Sn, it is difficult to form solder bumps having a eutectic composition.
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめっきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。In any case, the conventional method has a fundamental problem that leads to complication of the process, such as using a base metal and forming a mask so that solder is not plated or vapor-deposited on a portion other than the electrode portion. is there.
このため、超音波を利用したはんだづけによりAl電極上
にバンプを形成する方法が提案されている(特開昭53−
89368)。しかし、この方法で用いられているはんだはS
n、Zn、Mo、Bi、Sbを基準成分とするため、Al電極以外
の部分にも付着してしまうし、バンプの高さも低いとい
う欠点がある。Therefore, a method of forming bumps on the Al electrode by soldering using ultrasonic waves has been proposed (Japanese Patent Laid-Open No. 53-
89368). However, the solder used in this method is S
Since n, Zn, Mo, Bi, and Sb are used as the reference components, they have the drawbacks that they adhere to portions other than the Al electrode and the bump height is low.
(発明が解決しようとする問題点) 本発明上記問題点を解消するためになされたものであ
り、電極上に下地金属を設けることなく、直接はんだバ
ンプを形成することができ、工程を簡略化できる方法を
提供することを目的とするものである。(Problems to be Solved by the Invention) The present invention has been made in order to solve the above-mentioned problems, and solder bumps can be directly formed without providing a base metal on electrodes, and the process is simplified. The purpose is to provide a possible method.
[発明の構成] (問題点を解決するための手段と作用) 本発明のはんだバンプの形成方法は、基板を被覆する絶
縁膜から電極を露出させ、電極部に硝酸、硫酸、塩酸、
リン酸、オレイン酸、パルミチン酸、ステアリン酸、酪
酸、レジン、炭酸ソーダ、ホウフッ化亜鉛、ホウフッ化
カドミウム、ヒドラジンのうち少なくとも1種を含む溶
液を接触させた後、少なくとも電極部に溶融はんだを接
触させて該溶融はんだに超音波を印加し、電極表面の自
然酸化膜を破壊するとともに電極との合金化により選択
的にはんだを付着させることを特徴とするものである。[Structure of the Invention] (Means and Actions for Solving Problems) In the method for forming a solder bump of the present invention, an electrode is exposed from an insulating film covering a substrate, and nitric acid, sulfuric acid, hydrochloric acid,
After contacting a solution containing at least one of phosphoric acid, oleic acid, palmitic acid, stearic acid, butyric acid, resin, sodium carbonate, zinc borofluoride, cadmium borofluoride, and hydrazine, at least contact the electrode with molten solder Then, ultrasonic waves are applied to the molten solder to destroy the natural oxide film on the electrode surface and to selectively attach the solder by alloying with the electrode.
本発明の作用を原理的に説明すると、以下のようにな
る。すなわち、電極部に接触した溶融はんだに超音波を
印加すると、超音波エネルギーにより溶融はんだ中に金
属蒸気の気泡が発生する。この気泡は瞬時に成長・消滅
し、局部的に高温・高圧となる。この高圧の気泡が破壊
する時、電極表面に強い衝撃を与え、これにより電極表
面の自然酸化膜が破壊されるとともに、露出した電極の
新生面に選択的にはんだづけが行なわれる。このように
して電極上にはんだバンプが形成される。The principle of the operation of the present invention is as follows. That is, when ultrasonic waves are applied to the molten solder that is in contact with the electrode portion, bubbles of metal vapor are generated in the molten solder due to ultrasonic energy. This bubble grows and disappears instantly, and becomes locally high temperature and high pressure. When the high-pressure bubbles are destroyed, a strong impact is given to the electrode surface, which destroys the natural oxide film on the electrode surface and selectively solders the exposed new surface of the electrode. In this way, solder bumps are formed on the electrodes.
ただし、Al電極表面の酸化膜が厚い場合に上記のような
手段を用いると、超音波の出力を上げなければならな
い。ところが、このように超音波の出力を上げると、パ
ッシベーション膜に穴が開いてしまうことがある。However, when the above-mentioned means is used when the oxide film on the Al electrode surface is thick, the output of ultrasonic waves must be increased. However, increasing the output of ultrasonic waves in this way may cause holes in the passivation film.
そこで、はんだづけ操作前に電極部に酸化膜のエッチン
グ液を接触させて酸化膜を薄くしておけば、はんだづけ
時に超音波の出力を上げる必要がなく、パッシベーショ
ン膜の破壊を防止することができる。Therefore, if the oxide film etching liquid is brought into contact with the electrode portion before the soldering operation to make the oxide film thin, it is not necessary to increase the output of ultrasonic waves during soldering, and it is possible to prevent the passivation film from being destroyed.
本発明において、エッチング液としては、硝酸、硫酸、
塩酸、リン酸を基調とする溶液、オレイン酸、パルミチ
ン酸、ステアリン酸、酪酸、レジン、炭酸ソーダ、ホウ
フッ化亜鉛、ホウフッ化カドミウム、ヒドラジンを基調
とする溶液が用いられる。In the present invention, as the etching solution, nitric acid, sulfuric acid,
A solution based on hydrochloric acid or phosphoric acid, a solution based on oleic acid, palmitic acid, stearic acid, butyric acid, resin, sodium carbonate, zinc borofluoride, cadmium borofluoride, or hydrazine is used.
具体的には、以下のような組成のものを挙げることがで
きる。なお、以下において、物質名の後の数値は重量
%、無機酸についてカッコ内に表示されている数値は比
重又は濃度を示す。すなわち、ホウフッ化カドミウム10
−ホウフッ化アンモニウム8−トリエタノールアミン82
(No.1)、ホウフッ化カドミウム10−ホウフッ化亜鉛3
−ホウフッ化アンモニウム5−トリエタノールアミン82
(No.2)、ホウフッ化亜鉛10−ホウフッ化アンモニウム
8−トリエタノールアミン82(No.3)、ヒドラジン重フ
ッ化水素酸塩(No.4)、トリエタノールアミン83−フッ
化ホウ酸10−ホウフッ化カドミウム7(No.5)、リン酸
(1.71)10−蒸留水90(No.6)、メチルアルコール32−
塩酸(1.19)32−硝酸(1.40)32−フッ酸(40%)4
(No.7)、硝酸(1.84)5−蒸留水95(No.8)、オレイ
ン酸90−パルミチン酸又はステアリン酸7−酪酸3(N
o.9)、オレイン酸90−酪酸5−レジン又は炭酸ソーダ
5(No.10)等である。なお、ここではAl電極を腐蝕さ
せるおそれのあるハロゲン化物を含有するフラックスは
挙げていないが、Al電極の腐蝕があまり問題にならない
分野ではハロゲン化物を用いてもよい。Specific examples include those having the following compositions. In the following, the numerical value after the substance name indicates% by weight, and the numerical value in parentheses for the inorganic acid indicates specific gravity or concentration. That is, cadmium borofluoride 10
-Ammonium borofluoride 8-triethanolamine 82
(No.1), Cadmium borofluoride 10-Zinc borofluoride 3
-Ammonium borofluoride 5-triethanolamine 82
(No.2), zinc borofluoride 10-ammonium borofluoride 8-triethanolamine 82 (No.3), hydrazine dihydrofluoride (No.4), triethanolamine 83-fluoroboric acid 10- Cadmium borofluoride 7 (No.5), phosphoric acid (1.71) 10-distilled water 90 (No.6), methyl alcohol 32-
Hydrochloric acid (1.19) 32-nitric acid (1.40) 32-hydrofluoric acid (40%) 4
(No. 7), nitric acid (1.84) 5-distilled water 95 (No. 8), oleic acid 90-palmitic acid or stearic acid 7-butyric acid 3 (N
o.9), oleic acid 90-butyric acid 5-resin, sodium carbonate 5 (No. 10) and the like. Although a flux containing a halide that may corrode the Al electrode is not mentioned here, a halide may be used in a field where the corrosion of the Al electrode does not pose a problem.
電極部に酸化膜のエッチング液を接触させる方法として
は、基板をエッチング液に浸漬する、基板上にエッチン
グ液をスプレーする等の方法を用いることができる。基
板をエッチング液に浸漬する場合、温度、浸漬時間はエ
ッチング液に応じて変える必要があるが、通常室温下で
10秒以下の時間だけ浸漬すればよい。更に、エッチング
速度を上げる場合には、エッチング液に超音波を印加し
てもよい。As a method of bringing the etching solution for the oxide film into contact with the electrode portion, a method of immersing the substrate in the etching solution, spraying the etching solution onto the substrate, or the like can be used. When immersing the substrate in the etching solution, the temperature and immersion time must be changed according to the etching solution, but usually at room temperature.
It only needs to be dipped for 10 seconds or less. Further, when increasing the etching rate, ultrasonic waves may be applied to the etching solution.
次に、はんだづけを実施するための具体的な手段として
は、基板をはんだ槽内の溶融はんだ中に浸漬し、超音波
振動子を挿入して溶融はんだに超音波を印加するか、又
は溶融はんだ槽自体を超音波振動させて溶融はんだに超
音波を印加してもよいし、超音波振動できるはんだごて
を用い、電極に溶融はんだを接触させると同時に溶融は
んだに超音波を印加してもよい。Next, as a specific means for carrying out soldering, the substrate is immersed in the molten solder in the solder bath, an ultrasonic transducer is inserted and ultrasonic waves are applied to the molten solder, or the molten solder is applied. The tank itself may be ultrasonically vibrated to apply ultrasonic waves to the molten solder, or a soldering iron capable of ultrasonic vibration may be used to bring the molten solder into contact with the electrodes and apply ultrasonic waves to the molten solder at the same time. Good.
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外のパッシベーション膜等の絶
縁膜にははんだが付着しないので、ポリイミド等で覆う
必要はないが、電極以外の金属が露出している場合には
保護する必要がある。なお、半導体ウェハを溶融はんだ
中に浸漬する場合、ブレードダイシングを行なった後で
あると、ダイシングラインに沿って割れて半導体チップ
が分離することがあるので、これを防止するために、ウ
ェハの裏面に高温用の粘着テープを貼付け、更に金属や
ガラス等に接着したり、ウェハの裏面を真空チャック等
で吸着しておくことが望ましい。また、はんだバンプを
形成した後、ブレードダイシングを行なってもよい。The method of the present invention can be similarly applied whether the substrate is a semiconductor substrate or an insulating substrate such as glass or ceramics. When these substrates are dipped in the molten solder as described above, the entire substrate may be dipped or a part thereof may be dipped. Further, since solder does not adhere to an insulating film such as a passivation film other than the electrodes, it is not necessary to cover it with polyimide or the like, but it is necessary to protect it when metal other than the electrodes is exposed. When dipping a semiconductor wafer in molten solder, it may break along the dicing line and separate the semiconductor chips after performing blade dicing.To prevent this, the back surface of the wafer It is desirable to attach an adhesive tape for high temperature to, and further adhere to metal or glass, or to adsorb the back surface of the wafer with a vacuum chuck or the like. Further, blade dicing may be performed after forming the solder bumps.
また、半導体素子では通常電極としてAl又はAlを主成分
としてSiやCuを添加したものが用いられることが多い。
これらの材質からなる電極に対応して用いられるはんだ
はどのようなものでもよいが、通常はPb−Sn系のはんだ
あるいはAgやCd入りのはんだを利用する。また、古くな
った電極でははんだが付着しにくいこともあるため、Zn
を添加したはんだを用いてもよい。なお、一部の電極で
は、その表面が固い酸化膜で覆われていることがあり、
この場合には前処理としてオゾンをふきかけてもよい。Further, in a semiconductor element, Al or a material containing Al as a main component and Si or Cu added is often used as an electrode.
Any type of solder may be used for the electrodes made of these materials, but a Pb-Sn solder or a solder containing Ag or Cd is usually used. Also, since it may be difficult for solder to adhere to old electrodes, Zn
You may use the solder which added. Note that the surface of some electrodes may be covered with a hard oxide film,
In this case, ozone may be wiped as a pretreatment.
また、はんだづけ操作は、不活性ガスを流して非酸化性
雰囲気中で行なうことが望ましい。これは雰囲気ガスが
5%以上の酸素を含む場合、Alが酸化を起してはんだと
のぬれが悪くなり、最悪の場合にはバンプ同士が接続す
る不良が発生するためである。Further, it is desirable that the soldering operation is performed in a non-oxidizing atmosphere by flowing an inert gas. This is because when the atmospheric gas contains 5% or more of oxygen, Al oxidizes to deteriorate the wettability with the solder, and in the worst case, a defect in which the bumps are connected to each other occurs.
本発明において、溶融はんだに印加する超音波の周波数
は10〜60kHz程度でよく、好ましくは15〜40kHzである。
これは、周波数が低すぎると、上記のような作用が起り
にくく、逆に高すぎると電極等の剥離を起すおそれがあ
るためである。また、超音波の出力は2〜500W程度でよ
いが、好ましくは10〜300Wである。一方、溶融はんだの
温度は230〜350℃程度、処理時間は0.1〜10秒程度であ
る。これは温度が高く処理時間が長いと電極の構成元素
であるAlの溶解が起り、逆に温度が低く処理時間が短い
とAlとはんだとの合金化が行なわれなくなるためであ
る。好ましくは、溶融はんだ温度240〜320℃程度、処理
時間0.5〜5秒程度がよい。なお、ガラス又はセラミッ
クス基板はシリコン又は化合物半導体基板と比較して割
れにくいため、超音波の周波数、出力、溶融はんだの温
度等を高くすることができる。また、はんだ成分によっ
て液体となる温度が異なるため、はんだ成分に合わせた
温度を選ぶことがよい。In the present invention, the frequency of the ultrasonic wave applied to the molten solder may be about 10 to 60 kHz, preferably 15 to 40 kHz.
This is because if the frequency is too low, the above-mentioned action is unlikely to occur, and if the frequency is too high, peeling of the electrodes or the like may occur. The output of ultrasonic waves may be about 2 to 500 W, but is preferably 10 to 300 W. On the other hand, the temperature of the molten solder is about 230 to 350 ° C, and the processing time is about 0.1 to 10 seconds. This is because when the temperature is high and the treatment time is long, the Al, which is a constituent element of the electrode, is dissolved, and conversely, when the temperature is low and the treatment time is short, the alloying of Al and solder is not performed. Preferably, the molten solder temperature is about 240 to 320 ° C. and the treatment time is about 0.5 to 5 seconds. Since a glass or ceramic substrate is less likely to be broken than a silicon or compound semiconductor substrate, the frequency of ultrasonic waves, output, temperature of molten solder, and the like can be increased. Moreover, since the temperature of the liquid becomes different depending on the solder component, it is preferable to select the temperature according to the solder component.
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。例えば、TAB方
式では、はんだバンプが形成された半導体基板とリード
フレーム(テープ)とを位置合わせして熱圧着する。こ
の場合、リードフレームを構成する導体金属はCu、Fe、
Al、Fe−Ni合金、Au、Ag、Sn等が用いられる。これらの
金属をめっきしたものでもよい。ただし、リードフレー
ム側がFe−Ni合金の場合にはフラックスを使用する。ま
た、Alの場合にははんだを同様な方法で付着させておく
ことが望ましい。この場合、リード間の間隔が狭い時に
は、基板の場合と同様に油や界面活性剤を付着させるこ
とが効果的である。また、フリップチップ方式やCCB方
式でははんだバンプが形成された半導体チップとはんだ
バンプが形成されたガラス又はセラミックス基板のバン
プ同士を熱融着する。The substrate on which the solder bumps are formed as described above is mounted by the wireless bonding technique. For example, in the TAB method, a semiconductor substrate having solder bumps and a lead frame (tape) are aligned and thermocompression bonded. In this case, the conductor metals that make up the lead frame are Cu, Fe,
Al, Fe-Ni alloy, Au, Ag, Sn, etc. are used. What plated these metals may be used. However, flux is used when the lead frame side is Fe-Ni alloy. Further, in the case of Al, it is desirable to attach solder by the same method. In this case, when the space between the leads is narrow, it is effective to attach oil or a surfactant as in the case of the substrate. Further, in the flip chip method or the CCB method, the semiconductor chip on which the solder bumps are formed and the bumps on the glass or ceramic substrate on which the solder bumps are formed are thermally fused to each other.
以上のように本発明によれば、下地金属を使用すること
なく、またパッシベーション膜を破壊することなく、電
極上に直接はんだバンプを形成することができるので、
工程を簡略化して大幅な時間短縮を達成できる。また、
後のワイヤレスボンディング工程も容易に行なうことが
できる。As described above, according to the present invention, the solder bumps can be directly formed on the electrodes without using the base metal and without destroying the passivation film.
The process can be simplified and the time can be significantly shortened. Also,
The subsequent wireless bonding process can be easily performed.
(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Hereinafter, the Example of this invention is described with reference to drawings.
実施例1 通常のウェハプロセスにより配線・電極の形成を行なっ
た後、全面にパッシベーション膜を堆積し、更にコンタ
クトパッド用の開孔部を形成したシリコンウェハ11を用
意した。前記配線・電極はスパッタリング装置により形
成された膜厚約1μmのAl−2%Si−2%Cuからなり、
またパッシベーション膜としては窒化シリコン膜が用い
られている。そして、このシリコンウェハ11に形成され
た各チップには30μm□の電極(コンタクトパッド)が
それぞれ200個形成されている。なお、このシリコンウ
ェハ11についてはブレードダイシングを行なっていな
い。Example 1 After forming wirings / electrodes by a normal wafer process, a silicon wafer 11 was prepared in which a passivation film was deposited on the entire surface and openings for contact pads were formed. The wiring and electrodes are made of Al-2% Si-2% Cu having a film thickness of about 1 μm formed by a sputtering device,
A silicon nitride film is used as the passivation film. Each chip formed on this silicon wafer 11 is provided with 200 electrodes (contact pads) of 30 μm □. Blade dicing was not performed on this silicon wafer 11.
このシリコンウェハ11をN2ガスで封入したブローボック
ス内に入れた後、その内部で以下のようにエッチング液
への浸漬及び超音波はんだづけの両方を行なった。これ
はエッチング後、ウェハを空気から遮断することによっ
てAl電極の酸化を防止するためである。After placing this silicon wafer 11 in a blow box sealed with N 2 gas, both immersion in an etching solution and ultrasonic soldering were performed therein as follows. This is to prevent oxidation of the Al electrode by blocking the wafer from air after etching.
まず、このシリコンウェハ11を上述したNo.1のエッチン
グ液(ホウフッ化カドミウム10−ホウフッ化アンモニウ
ム8−トリエタノールアミン82)に浸漬した。First, this silicon wafer 11 was immersed in the above-mentioned No. 1 etching solution (cadmium borofluoride 10-ammonium borofluoride 8-triethanolamine 82).
次に、第1図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを形
成した。第1図において、はんだ槽21内にははんだの還
流路22が形成され、溶融はんだ23が収容されている。こ
の溶融はんだ23は図示しないモータにより回転される攪
拌棒24により還流路22内を通って液面より上に噴出して
還流する。前記シリコンウェハ11は裏面に高温用の両面
接着テープを貼付し、更に図示しないガラス板に接着し
た状態で縦にして、噴出している溶融はんだ23に浸漬さ
れる。そして、シリコンウェハ11近傍の溶融はんだ23中
に超音波振動子25を挿入して溶融はんだ23に超音波を印
加する。Next, solder bumps were formed on the electrodes of the silicon wafer 11 by using an ultrasonic soldering apparatus as shown in FIG. In FIG. 1, a solder recirculation path 22 is formed in a solder bath 21 and a molten solder 23 is accommodated therein. The molten solder 23 flows through the inside of the reflux passage 22 by a stirring rod 24 rotated by a motor (not shown) and is jetted above the liquid surface to reflux. A double-sided adhesive tape for high temperature is attached to the back surface of the silicon wafer 11, and the silicon wafer 11 is vertically held in a state of being adhered to a glass plate (not shown) and immersed in the molten solder 23 jetting out. Then, the ultrasonic oscillator 25 is inserted into the molten solder 23 near the silicon wafer 11 to apply ultrasonic waves to the molten solder 23.
なお、はんだとしては95Pb−Snはんだを使用し、はんだ
槽温度を320℃に維持した。また、超音波振動子25によ
り溶融はんだ23に周波数20kHz、出力80Wの超音波を印加
し、シリコンウェハ11の浸漬時間は1秒間とした。この
はんだづけ操作中、周囲に窒素ガスを10/分の流量で
流し、電極の構成元素であるアルミニウム及びはんだ中
のスズの酸化を防止した。As the solder, 95Pb-Sn solder was used, and the solder bath temperature was maintained at 320 ° C. Further, ultrasonic waves having a frequency of 20 kHz and an output of 80 W were applied to the molten solder 23 by the ultrasonic vibrator 25, and the immersion time of the silicon wafer 11 was set to 1 second. During this soldering operation, nitrogen gas was caused to flow around at a flow rate of 10 / min to prevent oxidation of aluminum, which is a constituent element of the electrode, and tin in the solder.
この操作により第2図に示すように、はんだバンプが形
成された。すなわち、浸漬前にはシリコン基板31上には
酸化膜32を介して電極33が形成され、全面を被覆するパ
ッシベーション膜34から電極33が露出しているが、浸漬
後にこの電極33上にはんだバンプ35が直接接合して山型
に形成された。このバンプ高さは25μmであった。な
お、電極33とはんだバンプ35との接合面にはAlとSnとの
合金層が薄く生成していた。By this operation, solder bumps were formed as shown in FIG. That is, before dipping, the electrode 33 is formed on the silicon substrate 31 via the oxide film 32, and the electrode 33 is exposed from the passivation film 34 covering the entire surface, but after dipping, solder bumps are formed on the electrode 33. 35 was directly joined and formed into a mountain shape. The bump height was 25 μm. An alloy layer of Al and Sn was thinly formed on the joint surface between the electrode 33 and the solder bump 35.
次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した。これと別に銅リードフレームが
形成され、その表面に金めっきが施されたTAB方式のテ
ープを用意した。そして、チップのバンプとテープのリ
ード端子とを位置合わせして270℃で両者を熱融着し
た。このインナーリードボンディング工程でも全く問題
は生じなかった。Then, the silicon wafer 11 was divided into individual chips by blade dicing. Separately from this, a TAB tape was prepared in which a copper lead frame was formed and the surface of which was gold plated. Then, the bumps of the chip and the lead terminals of the tape were aligned and heat-sealed at 270 ° C. No problem occurred in this inner lead bonding process.
実施例2 実施例1と同様なシリコンウェハ11を用意した。この場
合、配線・電極としてはAl−1%Siが用いられ、シリコ
ンウェハ11に形成された各チップには40μm□の電極
(コンタクトパッド)がそれぞれ163個形成されてい
る。なお、このシリコンウェハ11は素子形成後、かなり
の期間を経ており、電極表面が固い酸化膜で覆われてい
ることが予想された。また、一部に電極以外の金属が露
出しているので、ポリイミドで電極以外の金属をマスク
した。Example 2 A silicon wafer 11 similar to that in Example 1 was prepared. In this case, Al-1% Si is used as the wiring / electrode, and 163 40 μm square electrodes (contact pads) are formed on each chip formed on the silicon wafer 11. It is expected that the silicon wafer 11 has been covered with a hard oxide film for a considerable period of time after the element formation. In addition, since the metal other than the electrode was partially exposed, the metal other than the electrode was masked with polyimide.
まず、このシリコンウェハ11表面に上述したNo.6のエッ
チング液(リン酸(1.71)10−蒸留水90)をスプレーし
た。First, the surface of the silicon wafer 11 was sprayed with the above-mentioned No. 6 etching solution (phosphoric acid (1.71) 10-distilled water 90).
次に、第3図に示すような超音波はんだづけ装置を用い
て、このシリコンウェハ11の電極上にはんだバンプを形
成した。第3図において、はんだ槽41内にははんだの還
流路42が形成され、溶融はんだ43が収容されている。こ
の溶融はんだ43は図示しないモータにより回転される攪
拌棒44により還流路42内を通ってはんだ槽41中央部で液
面より上に噴出して還流する。前記シリコンウェハ11は
裏面をバキュームチャックにより吸着された状態で、電
極が形成されている表面の全面が噴出した溶融はんだ43
の液面に浸漬される。そして、はんだ槽41の底面から超
音波振動子45を挿入し、シリコンウェハ11近傍の溶融は
んだ43に超音波を印加する。Next, solder bumps were formed on the electrodes of the silicon wafer 11 using an ultrasonic soldering device as shown in FIG. In FIG. 3, a solder return path 42 is formed in a solder bath 41, and molten solder 43 is accommodated therein. The molten solder 43 passes through the reflux path 42 by a stirring rod 44 rotated by a motor (not shown) and is jetted above the liquid surface in the central portion of the solder bath 41 to be refluxed. In the state where the back surface of the silicon wafer 11 is attracted by the vacuum chuck, the entire surface of the surface on which the electrode is formed is jetted out
Is immersed in the liquid surface. Then, the ultrasonic vibrator 45 is inserted from the bottom surface of the solder bath 41, and ultrasonic waves are applied to the molten solder 43 near the silicon wafer 11.
なお、はんだとしてはAgを2%含むPb−Snの共晶はんだ
を使用し、はんだ槽温度を260℃に維持した。また、超
音波振動子45により溶融はんだ43に周波数30kHz、出力5
0Wの超音波を印加し、シリコンウェハ11の浸漬時間は3
秒間とした。このはんだづけ操作中、周囲にArガスを20
/分の流量で流した。A Pb-Sn eutectic solder containing 2% of Ag was used as the solder, and the solder bath temperature was maintained at 260 ° C. Moreover, the ultrasonic transducer 45 causes the molten solder 43 to have a frequency of 30 kHz and an output of 5
The ultrasonic wave of 0 W is applied, and the immersion time of the silicon wafer 11 is 3
Seconds. During this soldering operation, Ar gas was
Flowed at a flow rate of / min.
この操作により第2図に示すようなバンプ高さ15μmの
はんだバンプが形成された。更に、超音波を印加しない
一般のはんだ槽内に2秒間浸漬してバンプ高さを25μm
とした。By this operation, solder bumps having a bump height of 15 μm as shown in FIG. 2 were formed. Furthermore, the bump height is set to 25 μm by immersing it in a general solder bath that does not apply ultrasonic waves for 2 seconds.
And
次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した後、TAB方式のテープとの間で実
施例1と同様にインナーリードボンディングを行なった
が、全く問題は生じなかった。Next, the silicon wafer 11 was blade-diced into individual chips, and inner lead bonding was performed between the silicon wafer 11 and a TAB tape in the same manner as in Example 1, but no problem occurred.
実施例3 実施例1と同様なシリコンウェハ11を用意した。この場
合、配線・電極としてはAl−1%Siが用いられ、シリコ
ンウェハ11に形成された各チップには500μm□の電極
(コンタクトパッド)がそれぞれ2個形成されている。Example 3 A silicon wafer 11 similar to that in Example 1 was prepared. In this case, Al-1% Si is used for the wiring / electrode, and two 500 μm square electrodes (contact pads) are formed on each chip formed on the silicon wafer 11.
まず、このシリコンウェハ11の電極上に上述したNo.9の
エッチング液(オレイン酸90−パルミチン酸7−酪酸
3)を滴下した。この滴下した液中にこてのタイプの超
音波のホーンを挿入し、20kHz、20Wで5秒間超音波を印
加した。First, the above-mentioned No. 9 etching solution (oleic acid 90-palmitic acid 7-butyric acid 3) was dropped onto the electrodes of this silicon wafer 11. A trowel-type ultrasonic horn was inserted into the dropped liquid, and ultrasonic waves were applied at 20 kHz and 20 W for 5 seconds.
次に、第4図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウェハ11の電極上に溶
融はんだ52を滴下するとともに、超音波を印加してはん
だバンプを形成した。Next, using a soldering iron 51 capable of applying ultrasonic waves as shown in FIG. 4, while the molten solder 52 is dropped on the electrodes of the silicon wafer 11, ultrasonic waves are applied to form solder bumps. did.
なお、はんだとしてはPb−Snの共晶はんだを使用し、は
んだ温度を240℃に維持した。また、溶融はんだ52には
周波数40kHz、出力30Wの超音波を印加し、はんだづけ時
間は5秒間とした。また、この場合には、はんだづけ面
積が大きいため、周囲に不活性ガスを流す必要がなかっ
た。A Pb-Sn eutectic solder was used as the solder, and the solder temperature was maintained at 240 ° C. Further, ultrasonic waves having a frequency of 40 kHz and an output of 30 W were applied to the molten solder 52, and the soldering time was 5 seconds. Further, in this case, since the soldering area was large, it was not necessary to flow an inert gas around.
この操作により第2図に示すような、バンプ高さ100μ
mのはんだバンプ35が形成された。As a result of this operation, the bump height is 100μ as shown in Fig. 2.
m solder bumps 35 are formed.
次いで、シリコンウェハ11をブレードダイシングして個
々のチップに分離した後、TAB方式のテープとの間で実
施例1と同様にインナーリードボンディングを行なった
が、全く問題は生じなかった。Next, the silicon wafer 11 was blade-diced into individual chips, and inner lead bonding was performed between the silicon wafer 11 and a TAB tape in the same manner as in Example 1, but no problem occurred.
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
5図に示すようなものでもよい。第5図図示の超音波は
んだづけ装置は、はんだ槽61自体が超音波振動し、溶融
はんだ62に超音波を印加するものである。The ultrasonic soldering device used in the present invention is not limited to the one used in Examples 1 to 3 above, but may be the one shown in FIG. 5, for example. In the ultrasonic soldering device shown in FIG. 5, the solder bath 61 itself vibrates ultrasonically and applies ultrasonic waves to the molten solder 62.
また、上記実施例1〜3では、本発明をTAB方式のワイ
ヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適用
できる。この場合、まず第6図(a)に示すようにシリ
コン基板31上に絶縁膜を介して電極33を形成し、全面を
パッシベーション膜34で被覆した後、電極33上に開孔部
を設けたものと、第6図(b)に示すようなガラスある
いはセラミックス基板71上に電極72を形成し、全面を絶
縁膜73で被覆した後、電極72上に開孔部を設けたものの
それぞれについて、実施例1〜3で説明したような方法
で電極33、72上にはんだバンプ35を形成する。次に、第
6図(c)に示すように、両者のはんだバンプ35同士を
熱融着することにより接合する。Further, in the above-mentioned first to third embodiments, the case where the present invention is applied to the wireless bonding of the TAB method has been described, but the present invention is not limited to this, and the present invention is not limited to the flip chip method or
It is also applicable to other wireless bonding such as CCB method. In this case, first, as shown in FIG. 6A, an electrode 33 is formed on a silicon substrate 31 via an insulating film, the entire surface is covered with a passivation film 34, and then an opening is provided on the electrode 33. 6 and the electrode 72 is formed on the glass or ceramic substrate 71 as shown in FIG. 6 (b), the whole surface is covered with the insulating film 73, and then the electrode 72 is provided with the opening portion. The solder bumps 35 are formed on the electrodes 33 and 72 by the method described in the first to third embodiments. Next, as shown in FIG. 6 (c), the solder bumps 35 of both are bonded by thermal fusion.
更に、上記実施例1〜3では、本発明をAlを主成分とし
てSi、Cu等の添加物を含む電極上でのはんだバンプ形成
について説明したが、本発明は電極がタングステン、モ
リブデン等の金属又はこれらの金属のシリサイドであっ
ても同様に適用できる。Furthermore, in the above-mentioned Examples 1 to 3, the present invention has been described for forming solder bumps on an electrode containing an additive such as Si and Cu with Al as a main component, but the present invention is that the electrode is a metal such as tungsten or molybdenum. Alternatively, the same applies to silicides of these metals.
[発明の効果] 以上詳述した如く本発明のはんだバンプの形成方法によ
れば、パッシベーション膜の破壊を招くことなく、極め
て簡便な工程で電極上にはんだバンプを直接形成するこ
とができ、ワイヤレスボンディング技術の導入を容易に
し、素子の微細化に対応してボンディングの信頼性の高
い半導体装置を製造できる等産業上極めて顕著な効果を
奏するものである。[Effects of the Invention] As described in detail above, according to the method for forming a solder bump of the present invention, the solder bump can be directly formed on the electrode by an extremely simple process without causing damage to the passivation film. This is an industrially extremely advantageous effect in that the bonding technology can be easily introduced, and a semiconductor device with high bonding reliability can be manufactured in accordance with the miniaturization of elements.
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの断面図、第3図は本
発明の実施例2におけるはんだバンプの形成方法を示す
説明図、第4図は本発明の実施例3におけるはんだバン
プの形成方法を示す説明図、第5図は本発明の他の実施
例におけるはんだバンプの形成方法を示す説明図、第6
図(a)〜(c)は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図、第7図は従来の
はんだバンプが形成されたシリコンウェハの断面図であ
る。 11……シリコンウェハ、21……はんだ槽、22……還流
路、23……溶融はんだ、24……攪拌棒、25……超音波振
動子、31……シリコン基板、32……絶縁膜、33……電
極、34……パッシベーション膜、35……はんだバンプ、
41……はんだ槽、42……還流路、44……攪拌棒、45……
超音波振動子、51……はんだごて、52……溶融はんだ、
61……はんだ槽、62……溶融はんだ、71……ガラス又は
セラミックス基板、72……電極、73……絶縁膜。FIG. 1 is an explanatory view showing a method for forming solder bumps in Embodiment 1 of the present invention, FIG. 2 is a sectional view of a silicon wafer on which solder bumps are formed by the method of the present invention, and FIG. 3 is an embodiment of the present invention. 2 is an explanatory view showing a method for forming solder bumps in FIG. 2, FIG. 4 is an explanatory view showing a method for forming solder bumps in Embodiment 3 of the present invention, and FIG. 5 is a method for forming solder bumps in another embodiment of the present invention. Explanatory drawing showing No. 6,
FIGS. 7A to 7C are sectional views showing a process of wireless bonding in another embodiment of the present invention, and FIG. 7 is a sectional view of a conventional silicon wafer on which solder bumps are formed. 11 …… Silicon wafer, 21 …… Solder tank, 22 …… Reflux path, 23 …… Melting solder, 24 …… Stirring bar, 25 …… Ultrasonic vibrator, 31 …… Silicon substrate, 32 …… Insulating film, 33 …… electrode, 34 …… passivation film, 35 …… solder bump,
41 …… Solder bath, 42 …… Reflux path, 44 …… Stirring bar, 45 ……
Ultrasonic transducer, 51 …… Soldering iron, 52 …… Melting solder,
61 …… Solder tank, 62 …… Melting solder, 71 …… Glass or ceramic substrate, 72 …… Electrode, 73 …… Insulation film.
Claims (6)
せ、電極部に硝酸、硫酸、塩酸、リン酸、オレイン酸、
パルミチン酸、ステアリン酸、酪酸、レジン、炭酸ソー
ダ、ホウフッ化亜鉛、ホウフッ化カドミウム、ヒドラジ
ンのうち少なくとも1種を含む溶液を接触させた後、少
なくとも電極部に溶融はんだを接触させて該溶融はんだ
に超音波を印加し、電極表面の自然酸化膜を破壊すると
ともに電極との合金化により選択的にはんだを付着させ
ることを特徴とするはんだバンプの形成方法。1. An electrode is exposed from an insulating film covering a substrate, and nitric acid, sulfuric acid, hydrochloric acid, phosphoric acid, oleic acid,
After contacting a solution containing at least one of palmitic acid, stearic acid, butyric acid, resin, sodium carbonate, zinc borofluoride, cadmium borofluoride, and hydrazine, contact the molten solder with at least the electrode part to form the molten solder. A method for forming solder bumps, characterized in that ultrasonic waves are applied to destroy a natural oxide film on the surface of an electrode and to selectively attach solder by alloying with an electrode.
音波を印加することを特徴とする特許請求の範囲第1項
記載のはんだバンプの形成方法。2. The method for forming solder bumps according to claim 1, wherein the solution is brought into contact with the electrode portion of the substrate and ultrasonic waves are applied to the solution.
とする特許請求の範囲第1項記載のはんだバンプの形成
方法。3. The method for forming solder bumps according to claim 1, wherein the substrate is immersed in a molten solder bath.
ミックス基板であることを特徴とする特許請求の範囲第
1項記載のはんだバンプの形成方法。4. The method for forming solder bumps according to claim 1, wherein the substrate is a semiconductor substrate or a glass or ceramic substrate.
がSnを含むことを特徴とする特許請求の範囲第1項記載
のはんだバンプの形成方法。5. The method for forming solder bumps according to claim 1, wherein the electrode contains aluminum as a main component and the solder contains Sn.
する特許請求の範囲第1項記載のはんだバンプの形成方
法。6. The method for forming solder bumps according to claim 1, wherein the treatment is performed in a non-oxidizing atmosphere.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61046606A JPH0727904B2 (en) | 1986-03-04 | 1986-03-04 | Method of forming solder bumps |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61046606A JPH0727904B2 (en) | 1986-03-04 | 1986-03-04 | Method of forming solder bumps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62203352A JPS62203352A (en) | 1987-09-08 |
| JPH0727904B2 true JPH0727904B2 (en) | 1995-03-29 |
Family
ID=12751962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61046606A Expired - Lifetime JPH0727904B2 (en) | 1986-03-04 | 1986-03-04 | Method of forming solder bumps |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727904B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4134066B2 (en) | 2005-02-24 | 2008-08-13 | 富士通株式会社 | Head position detecting method and recording medium driving apparatus |
-
1986
- 1986-03-04 JP JP61046606A patent/JPH0727904B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62203352A (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5143865A (en) | Metal bump type semiconductor device and method for manufacturing the same | |
| TWI356460B (en) | Semiconductor device including electrically conduc | |
| TWI353643B (en) | Dual metal stud bumping for flip chip applications | |
| US6683375B2 (en) | Semiconductor die including conductive columns | |
| US6329722B1 (en) | Bonding pads for integrated circuits having copper interconnect metallization | |
| JP3796116B2 (en) | Wire bonding method and semiconductor device | |
| US6440835B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
| CN1137797C (en) | Nickel Alloy Thin Films for Reducing Intermetallic Formation in Solder | |
| JPH0145976B2 (en) | ||
| TW201201289A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP3868766B2 (en) | Semiconductor device | |
| KR100432325B1 (en) | Electrode forming method and bump electrode formable base used therefor | |
| JPH10294337A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0727904B2 (en) | Method of forming solder bumps | |
| JPS63289947A (en) | Substrate with solder bump and manufacture thereof | |
| JP2000012605A (en) | Method of forming electrode portion of semiconductor chip | |
| JPH0727905B2 (en) | Method of forming solder bumps | |
| JPS62104143A (en) | Formation of solder bump | |
| JPS63147348A (en) | Formation of solder bump | |
| JPS6358947A (en) | Formation of solder bump | |
| JP2682496B2 (en) | Flexible film and semiconductor device | |
| JPS6358945A (en) | Formation of solder bump | |
| JPS6366949A (en) | Forming method for solder bump | |
| JPS62203353A (en) | Formation of solder bump | |
| JPH0282624A (en) | Semiconductor element with solder bump and manufacture thereof |