Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0728114B2 - Method for manufacturing ceramic wiring board - Google Patents
[go: Go Back, main page]

JPH0728114B2 - Method for manufacturing ceramic wiring board - Google Patents

Method for manufacturing ceramic wiring board

Info

Publication number
JPH0728114B2
JPH0728114B2 JP60236411A JP23641185A JPH0728114B2 JP H0728114 B2 JPH0728114 B2 JP H0728114B2 JP 60236411 A JP60236411 A JP 60236411A JP 23641185 A JP23641185 A JP 23641185A JP H0728114 B2 JPH0728114 B2 JP H0728114B2
Authority
JP
Japan
Prior art keywords
layer
wiring
substrate
copper
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60236411A
Other languages
Japanese (ja)
Other versions
JPS6297392A (en
Inventor
学 古川
延郎 海老名
Original Assignee
三井東圧化学株式会社
エビナ電化工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井東圧化学株式会社, エビナ電化工業株式会社 filed Critical 三井東圧化学株式会社
Priority to JP60236411A priority Critical patent/JPH0728114B2/en
Publication of JPS6297392A publication Critical patent/JPS6297392A/en
Publication of JPH0728114B2 publication Critical patent/JPH0728114B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミックス基板表面に所望パターンの配線
が形成されたセラミックス配線板の製造方法に関する。
更に詳しくは、セラミックス基板表面に低抵抗の高密度
配線を安価、且つ高性能に製造する方法に関する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a ceramic wiring board in which wiring of a desired pattern is formed on the surface of a ceramic substrate.
More specifically, the present invention relates to a method for producing high-density wiring having low resistance on the surface of a ceramic substrate at low cost and with high performance.

〔従来の技術〕[Conventional technology]

従来、セラミックス基板表面に配線を形成する方法とし
ては、薄膜法及び厚膜法が広く知られている。
Conventionally, a thin film method and a thick film method are widely known as methods for forming wiring on the surface of a ceramic substrate.

薄膜法は、セラミックス基板表面に金属を蒸着した後、
該蒸着された金属を配線を形成する部分を除いてエッチ
ング除去することにより、基板上に残存させた蒸着金属
からなる所望パターンの配線を形成するものである。薄
膜法は、高密度配線にて適しているものの、量産性が悪
く経済的でない、又、セラミックス基板と蒸着金属の接
着強度が低い等の欠陥がある為に適用範囲が限られてい
る。
The thin film method is that after depositing a metal on the surface of a ceramic substrate,
The vapor-deposited metal is removed by etching except for the portion where the wiring is formed, to form a wiring having a desired pattern made of the vapor-deposited metal left on the substrate. Although the thin film method is suitable for high-density wiring, its application range is limited due to defects such as poor mass productivity and uneconomical, and low adhesion strength between the ceramic substrate and the deposited metal.

厚膜法は、貴金属の粒子よりなるペーストを印刷、焼成
して配線を形成する方法であり広く使用されている。し
かしながら、厚膜法では印刷法を用いて配線を形成する
為、得られる配線が導体幅において150μm以下である
ような高密度回路の形成が困難であり、またペースト中
にはガラス等の高抵抗成分が含まれていることが多い為
に低抵抗の配線を形成し難い等の欠点があり、セラミッ
クス基板表面に低抵抗の高密度配線を安価、且つ高性能
に製造する方法としては必ずしも適当なものではない。
The thick film method is a method of forming a wiring by printing and firing a paste composed of noble metal particles, and is widely used. However, in the thick film method, since the wiring is formed by using the printing method, it is difficult to form a high density circuit in which the obtained wiring has a conductor width of 150 μm or less, and the paste has a high resistance such as glass. Since it often contains components, it has the drawback that it is difficult to form low-resistance wiring. It is not always suitable as a method for manufacturing low-resistance high-density wiring on the surface of a ceramic substrate at low cost and with high performance. Not a thing.

一方、近年セラミックス基板上に低抵抗の高密度配線を
安価、且つ高性能に形成する方法として、セラミックス
基板表面に銅メッキを行い、配線を形成する部分以外の
基板上のメッキ銅をエッチング除去することにより、所
望の配線を得る方法が検討されている。この方法は、純
粋な金属メッキ銅を配線材料とする為、極めて低抵抗の
配線を得ることができ、またエッチング法を使用するの
で、高密度、且つファインラインの配線を得ることが可
能である。又、メッキ法は、量産性が高く極めて経済的
に配線を形成できるとうい利点も有している。しかしな
がらセラミックス基板上に直接銅メッキする方法では、
セラミックス基板とメッキ銅との密着強度を十分に確保
することができず、これが実用化への大きな障壁となっ
ている。
On the other hand, in recent years, as a method of forming low-resistance high-density wiring on a ceramic substrate at low cost and with high performance, copper plating is performed on the surface of the ceramic substrate and the plated copper on the substrate other than the portion where the wiring is formed is removed by etching. Therefore, a method for obtaining a desired wiring is being studied. Since this method uses pure metal-plated copper as a wiring material, wiring with extremely low resistance can be obtained, and since an etching method is used, it is possible to obtain wiring with high density and fine lines. . The plating method also has the advantage that it can be mass-produced and the wiring can be formed extremely economically. However, in the method of directly copper plating on the ceramic substrate,
It is not possible to sufficiently secure the adhesion strength between the ceramic substrate and the plated copper, which is a major obstacle to practical use.

このような問題を解消する為に、セラミックス基板との
密着強度に優れたニッケルを用いてセラミックス配線板
を製造する方法も検討されているが、ニッケルメッキで
は作成された配線の抵抗値が高い為に低抵抗の配線用と
しては不向きであった。
In order to solve such a problem, a method of manufacturing a ceramic wiring board using nickel, which has excellent adhesion strength to the ceramic substrate, is being studied, but nickel plating has a high resistance value of the wiring. It was not suitable for low resistance wiring.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

本発明はセラミックス基板における上記のような問題に
鑑み成されたものであって、本発明の主たる目的は、上
記従来例のセラミックス配線板における問題点を解消
し、低抵抗の高密度配線を安価、且つ高性能に製造し得
る新規なセラミックス配線板の製造方法を提供すること
にある。
The present invention has been made in view of the above problems in the ceramics substrate, and a main object of the present invention is to solve the problems in the conventional ceramics wiring board and to provide a high-density wiring with low resistance at low cost. Another object of the present invention is to provide a novel method for manufacturing a ceramic wiring board that can be manufactured with high performance.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成する本発明は、 (1)セラミックス基板に無電解ニッケルメッキを施
し、該基板上にニッケル層を積層する第一の工程と、 (2)該ニッケル層が積層されたセラミックス基板に、
無電解銅メッキ又は/及び電解銅メッキを施し、該基板
のニッケル層上に銅層を積層する第二の工程と、 (3)該ニッケル層および銅層が順次積層されたセラミ
ックス基板の該ニッケル層および銅層を残存させる部分
にレジスト層を積層する第三の工程と、 (4)該ニッケル層、銅層およびレジスト層が順次積層
されたセラミックス基板にエッチング処理を施し、該レ
ジスト層が積層されている部分以外の該基板上のニッケ
ル層および銅層を除去した後、該レジスト層を除去する
ことによって、該レジスト層が積層されていた部分にニ
ッケル層および銅層を残存させてなる配線を形成する第
四の工程と、 (5)該配線の形成されたセラミックス基板に熱処理を
施す第五の工程とを含んでなることを特徴とするセラミ
ックス配線板の製造方法である。
The present invention that achieves the above object comprises: (1) a first step of subjecting a ceramic substrate to electroless nickel plating and laminating a nickel layer on the substrate; and (2) a ceramic substrate on which the nickel layer is laminated. ,
A second step of performing electroless copper plating and / or electrolytic copper plating and laminating a copper layer on the nickel layer of the substrate; and (3) the nickel of a ceramic substrate in which the nickel layer and the copper layer are sequentially laminated. And a third step of laminating a resist layer on a portion where the copper layer and the copper layer remain, and (4) etching the ceramic substrate on which the nickel layer, the copper layer and the resist layer are sequentially laminated to laminate the resist layer. Wiring formed by removing the nickel layer and the copper layer on the substrate other than the existing portions and then removing the resist layer to leave the nickel layer and the copper layer in the portion where the resist layer was laminated. And a fifth step of subjecting the ceramic substrate on which the wiring is formed to a heat treatment, and a fifth step of subjecting the ceramic substrate on which the wiring is formed to a heat treatment. A.

すなわち、本発明は、上記(1)〜(5)の工程を含む
諸工程を実施することによって、セラミック基板上にニ
ッケル層および銅層が順次積層されてなる所望パターン
の配線を形成するものである。
That is, according to the present invention, by performing various steps including the above steps (1) to (5), a wiring having a desired pattern in which a nickel layer and a copper layer are sequentially laminated on a ceramic substrate is formed. is there.

本発明に於けるセラミックス基板としては、Al2O3を主
成分とするアルミナセラミックス基板が代表的なものと
して挙げられる。基板形状は、形成されるセラミックス
配線板の用途などに応じた所望のものとすることができ
るが、一般には板状のものである。配線は、このような
セラミックス基板の所望の部位に設けられる。基板形状
によっても異なるが、例えば板状基板であれば、基板の
片面のみに設けてもよいし、両面に設けてもよい。もち
ろん、これら面の全面に設けてもよいし、一部分のみの
設けてもよい。
A typical example of the ceramics substrate in the present invention is an alumina ceramics substrate containing Al 2 O 3 as a main component. The substrate shape can be a desired one according to the application of the ceramic wiring board to be formed, etc., but is generally a plate shape. The wiring is provided at a desired portion of such a ceramic substrate. Although it depends on the shape of the substrate, for example, if it is a plate-shaped substrate, it may be provided on only one side of the substrate or on both sides. Of course, it may be provided on all of these surfaces or only a part thereof.

本発明に於いては、セラミックス基板に無電解ニッケル
メッキを施す第一の工程に先立って、該基板に好ましく
は脱脂処理又は/及びエッチングが施される。脱脂処理
には、一般にメタノール等の溶剤もしくはカセイソーダ
等のアルカリ水溶液が使用される。
In the present invention, the substrate is preferably subjected to degreasing treatment and / or etching prior to the first step of electroless nickel plating. For the degreasing treatment, a solvent such as methanol or an alkaline aqueous solution such as caustic soda is generally used.

エッチングは、弗化水素酸、ケル弗酸、酸性弗化アンモ
ニウム、塩酸、硝酸等の酸、あるいはカセイソーダ、炭
酸ソーダ等のアルカリ水溶液等を用いる湿式エッチング
が一般的であるが、ドライエッチングであってもかまわ
ない。なお、塩化ナトリウム、塩化カリウム等の塩類
が、酸もしくはアルカリと組み合わされて使用されても
一向に差しつかえない。
The etching is generally wet etching using an acid such as hydrofluoric acid, kelf hydrofluoric acid, ammonium acid fluoride, hydrochloric acid, nitric acid, or an alkaline aqueous solution such as caustic soda and sodium carbonate, but is dry etching. I don't care. In addition, even if salts such as sodium chloride and potassium chloride are used in combination with an acid or an alkali, there is no problem.

本発明に於ける第一の工程では、セラミックス基板に無
電解ニッケルメッキが施され、該基板上にニッケル層が
積層される。なお、本工程では無電解ニッケルメッキに
先立って、基板の感受性化又は/及び活性化処理を行な
っておくことが好ましい。感受性化には、塩化第1スズ
溶液が一般に使用される。活性化処理は、パラジウムも
しくはパラジウムコロイドを含む水溶液により、あるい
は銀イオンを含む水溶液とパラジウムもしくはパラジウ
ムコロイドを含む水溶液とにより行なうのが実用的であ
る。
In the first step of the present invention, electroless nickel plating is applied to a ceramic substrate and a nickel layer is laminated on the substrate. In this step, it is preferable to subject the substrate to sensitization and / or activation prior to electroless nickel plating. Stannous chloride solutions are commonly used for sensitization. Practically, the activation treatment is performed with an aqueous solution containing palladium or a palladium colloid, or with an aqueous solution containing silver ions and an aqueous solution containing palladium or a palladium colloid.

本発明に於ける無電解ニッケルメッキは、具体的には例
えば下記に示す組み合せの無電解メッキ浴等を用いて行
なわれる。
Specifically, the electroless nickel plating in the present invention is performed using, for example, the following combinations of electroless plating baths.

例えば、 1)ニッケル−リン系メッキ浴 硫酸ニッケル+次亜リン酸ナトリウム+クエン酸IIIナ
トリウム 2)ニッケル−ボロン系メッキ浴 塩化ニッケル+DMAB(〔CH32NHBH3)+酒石酸IIナト
リウム などである。
For example, 1) nickel-phosphorus plating bath nickel sulfate + sodium hypophosphite + sodium citrate III sodium 2) nickel-boron plating bath nickel chloride + DMAB ([CH 3 ] 2 NHBH 3 ) + II sodium tartrate etc. .

第一の工程における無電解ニッケルメッキは、セラミッ
クス基板表面の全面に施すのが製造上簡易であるが、必
ずしも全面に施す必要はなく、例えば基板の片面のみと
したり、あるいは配線を形成する部分の基板面に限定す
る等のことも可能である。
The electroless nickel plating in the first step is easy to manufacture on the entire surface of the ceramic substrate, but it is not always necessary to apply it on the entire surface. For example, only one side of the substrate or the portion where wiring is formed is used. It is also possible to limit to the substrate surface.

第一の工程に於ける無電解ニッケルメッキの厚みは、セ
ラミックス基板との密着強度を十分に確保し、且つ第一
乃至第5の工程を経て形成される配線の導体抵抗を良好
に保つ為0.01μm〜3.0μmが好ましい。
The thickness of the electroless nickel plating in the first step is 0.01 in order to secure sufficient adhesion strength with the ceramic substrate and to keep the conductor resistance of the wiring formed through the first to fifth steps good. μm to 3.0 μm is preferable.

第一の工程に続いて行なわれる第二の工程では、第一の
工程を経てその表面にニッケル層が積層されたセラミッ
クス基板に、無電解銅メッキ又は/及び電解銅メッキが
施され、該基板のニッケル層上に銅層が積層される。銅
層は、ニッケル層の全面を覆うように積層するのが好ま
しい。
In a second step performed after the first step, a ceramics substrate having a nickel layer laminated on the surface of the first step is subjected to electroless copper plating and / or electrolytic copper plating. A copper layer is laminated on the nickel layer. The copper layer is preferably laminated so as to cover the entire surface of the nickel layer.

本発明に於ける無電解銅メッキは、例えばEDTA、EDTA−
銅、パラホルムアルデヒド、2−2′ジピリジルの混合
液等の無電解銅メッキ液を用いて行なわれる。一方、電
解銅メッキとしては、硫酸及び硫酸銅よりなる硫酸銅系
メッキ液、及び/又はピロリン酸銅、ピロリン酸カリウ
ム、アンモニア、光沢剤よりなるピロリン酸銅系メツキ
液を用いるのが一般的である。電解銅メッキは、硫酸を
用いた酸活性処理後に行なうのが好ましい。
Electroless copper plating in the present invention, for example, EDTA, EDTA-
It is performed using an electroless copper plating solution such as a mixed solution of copper, paraformaldehyde, and 2-2'-dipyridyl. On the other hand, as the electrolytic copper plating, it is common to use a copper sulfate-based plating solution containing sulfuric acid and copper sulfate, and / or a copper pyrophosphate-based plating solution containing copper pyrophosphate, potassium pyrophosphate, ammonia, and a brightener. is there. Electrolytic copper plating is preferably performed after acid activation treatment with sulfuric acid.

なお、上記ニッケル層および銅層には、これらニッケル
および銅からなる合金層が形成されていてもよい。
An alloy layer made of nickel and copper may be formed on the nickel layer and the copper layer.

第二の工程に続いて行なわれる第三の工程では、上記第
一および第二の工程を経てセラミックス基板上に順次積
層されたニッケル層および銅層上に、更にレジスト層が
積層される。レジスト層は、本工程終了後に行なわれる
第四の工程に於いて、配線として残存させる部分のニッ
ケル層および銅層上に選択的に積層される。レジスト
は、セラミックス配線板に要求されるパターンのファイ
ンライン性に応じ、レジストインク、ドライフィルムフ
ォトレジスト、液状フォトレジスト等から適当なものを
適宜選択して使用するとよい。
In a third step performed after the second step, a resist layer is further laminated on the nickel layer and the copper layer sequentially laminated on the ceramic substrate through the first and second steps. In the fourth step performed after the completion of this step, the resist layer is selectively laminated on the nickel layer and the copper layer to be left as wiring. The resist may be appropriately selected and used from resist ink, dry film photoresist, liquid photoresist, etc., depending on the fine line property of the pattern required for the ceramic wiring board.

第三の工程に続いて行なわれる第四の工程では、上記第
一乃至第三の工程を経てニッケル層、銅層およびレジス
ト層が順次積層されたセラミックス基板にエッチング処
理が施され、該レジスト層が積層された部分以外の該基
板上のニッケル層および銅層がエッチング除去される。
続いて、上記エッチング処理を経た後にセラミックス基
板上に残存しているニッケル層、銅層およびレジスト層
からなる部分のレジスト層を除去する。該レジスト除去
によって、ニッケル層および銅層が順次積層された所望
パターンの配線がセラミックス基板上に形成される。
In a fourth step performed subsequent to the third step, the ceramic substrate on which the nickel layer, the copper layer and the resist layer are sequentially laminated through the above first to third steps is subjected to an etching treatment, and the resist layer is The nickel layer and the copper layer on the substrate other than the portion where is laminated are removed by etching.
Then, the resist layer in the portion consisting of the nickel layer, the copper layer and the resist layer remaining on the ceramic substrate after the etching process is removed. By removing the resist, a wiring having a desired pattern in which a nickel layer and a copper layer are sequentially laminated is formed on the ceramic substrate.

本工程に於けるエッチングは、湿式エッチングおよびド
ライエッチングの何れを用いてもよいが、湿室エッチン
グであれば、例えば塩化第一鉄、塩化第二銅、硝酸銅、
塩酸、硫酸、硝酸、リン酸、弗酸等の一種またはそれ等
の組み合せからなるエッチング液を用いて行なうとよ
い。又、レジストの除去は、アセトン、トリクレンの如
き溶剤もしくはカセイソーダの如きアルカリ水溶液等を
用いて行なうとよい。
The etching in this step may be either wet etching or dry etching, but if it is wet chamber etching, for example, ferrous chloride, cupric chloride, copper nitrate,
It is preferable to use an etching solution containing one kind or a combination of hydrochloric acid, sulfuric acid, nitric acid, phosphoric acid, hydrofluoric acid and the like. The resist may be removed by using a solvent such as acetone or trichlene or an alkaline aqueous solution such as caustic soda.

上記第四の工程に続く第五の工程では、第四の工程で得
られた所望パターンの配線を有するセラミックス基板に
熱処理が施される。熱処理はオーブン、焼成炉などを用
い、50℃〜400℃、5分〜5時間の熱処理条件で行なう
のが好ましい。
In a fifth step following the fourth step, the ceramic substrate having the wiring of the desired pattern obtained in the fourth step is heat-treated. The heat treatment is preferably carried out using an oven, a firing furnace or the like under heat treatment conditions of 50 ° C. to 400 ° C. for 5 minutes to 5 hours.

本工程に於ける熱処理は、セラミックス基板と該基板上
に順次積層されたニッケル層および銅層からなる配線と
の密着強度の向上を主たる目的として行なわれるもので
ある。しかしながら、このような熱処理を第五の工程よ
り以前の工程で実施すると、例えば後述する比較例2に
示したように、基板との密着性を向上させることはでき
るものの、基板との密着性の向上によって配線形成時に
於けるエッチング処理の際に基板からの導体の除去が困
難となり、基板上にエッチング残りが生じて導体間にシ
ョートを発生してしまう等の問題を生じ、本発明の目的
を達成することができない。
The heat treatment in this step is carried out mainly for the purpose of improving the adhesion strength between the ceramic substrate and the wiring consisting of the nickel layer and the copper layer sequentially laminated on the substrate. However, if such a heat treatment is performed in a step prior to the fifth step, the adhesion with the substrate can be improved, but the adhesion with the substrate can be improved, as shown in Comparative Example 2 described later, for example. Due to the improvement, it becomes difficult to remove the conductor from the substrate during the etching process in forming the wiring, and a problem such as a short circuit between the conductors occurs due to etching residue on the substrate. Cannot be achieved.

尚、上記第一乃至第五の工程終了後に、例えば必要に応
じて、セラミックス基板上の配線の酸化銅皮膜を機械的
又は/及び化学的に除去したり、また該配線上に更にニ
ッケルメッキ又は/及び金メッキ等を施して、装着部品
とセラミック配線板との密着性を良くしてやる等の処理
を行なうことは一向に差しつかえないものである。
After the above first to fifth steps, for example, the copper oxide film on the wiring on the ceramic substrate is mechanically and / or chemically removed, or nickel is plated on the wiring or It is perfectly acceptable to perform a process such as applying gold plating and / or gold plating to improve the adhesion between the mounted component and the ceramic wiring board.

〔作用〕[Action]

本発明では、セラミックス基板との密着強度に優れたニ
ッケルおよび低抵抗材料である銅を用い、これらニッケ
ルおよび銅を基板上に順次積層して配線を形成する為、
これら銅およびニッケルの利点が生かされた低抵抗で、
且つセラミックス基板との密着性にも優れたセラミック
ス配線板を得ることができる。
In the present invention, nickel, which has excellent adhesion strength to the ceramics substrate, and copper, which is a low resistance material, are used to form wiring by sequentially stacking these nickel and copper on the substrate,
Low resistance that takes advantage of these copper and nickel,
Further, it is possible to obtain a ceramic wiring board having excellent adhesion to the ceramic substrate.

また、これらニッケルおよび銅を用いて形成される配線
が、高密度配線を量産性良く且つ経済的に形成すること
のできるメッキ法によって形成される為、高密度、且つ
ファインラインの配線を安価、且つ高性能に形成し得る
ものである。
Further, since the wiring formed by using these nickel and copper is formed by the plating method which can form the high density wiring with high mass productivity and economically, the high density wiring and the fine line wiring are inexpensive. In addition, it can be formed with high performance.

〔実施例〕〔Example〕

以下、本発明を更に詳細に説明する為に、実施例を示
す。
Examples will be shown below to explain the present invention in more detail.

実施例1 本実施例に於いては、セラミックス基板として、厚さ0.
635mm、基板サイズ80mm×80mmの純度96%のAl2O3よりな
るものを用い、下記条件(イ)の脱脂処理と(ロ)のエ
ッチング処理を施した後、本発明に言う第一の工程から
第五の工程を下記(ハ)〜(ル)の条件および順序で実
施することによって、高密度配線を有するセラミックス
配線板を作成した。得られタセラミックス配線板は、低
抵抗、且つ密着性の良好なものであり、また配線形成時
のエッチング性にも優れ、基板上には所望のファインパ
ターンの配線が高密度に形成されていた。
Example 1 In this example, a ceramic substrate having a thickness of 0.
635 mm, substrate size 80 mm × 80 mm made of 96% pure Al 2 O 3 , using the following conditions (a) degreasing treatment and (b) etching treatment, the first step according to the present invention The fifth step was carried out under the following conditions (c) to (c) and order to prepare a ceramic wiring board having high-density wiring. The obtained ceramics wiring board had low resistance and good adhesion, and also had excellent etching properties during wiring formation, and desired fine wiring patterns were formed on the substrate at high density. .

なお、下記の処理には、常法に於けると同様に、必要に
応じて、水洗、乾燥などの処理が入ることは言うまでも
ないことである。
Needless to say, the following treatment may include treatment such as washing and drying, if necessary, as in the conventional method.

(イ)脱脂処理 メチルアルコール 条件: 室温 5分 (ロ)エッチング処理 エッチング液組成: 酸性フッ化アンモニウム 100g/l 塩化ナトリウム 100g/l 条件: 60℃ 15分 第一の工程 (ハ)感受性化処理 センシタイジング液組成: 塩化第1スズ 0.05g/l 条件: 25℃ 5分 (ニ)活性化処理 アクチベーション液組成: 塩化パラジウム 0.10g/l 条件: 25℃ 5分 (ホ)無電解ニッケルメッキ処理 ニッケルメッキ液組成: (ニッケル−リン系) 硫酸ニッケル 0.01mol/l 次亜リン酸ナトリウム 0.04mol/l クエン酸三ナトリウム 0.02mol/l 条件: 75℃ 15分 第二の工程 (ヘ)酸活性処理 活性液組成:硫酸 10% 条件: 室温 1分 (ト)電解銅メッキ処理 銅メッキ浴組成:硫酸銅 70g/l 硫酸 170g/l 光沢剤 5cc/l 条件: 23℃ 30〜60分 2A/dm2 第三の工程 (チ)パターン印刷処理 レジストインクとして太陽インク(株)製KB−30を使用
し、第二の工程を終了したセラミックス基板上にこれを
シルクスクリーン印刷し、100℃で10分間硬化してレジ
ストパターンを形成した。
(A) Degreasing treatment Methyl alcohol Conditions: room temperature 5 minutes (b) Etching treatment Etching solution composition: ammonium acid fluoride 100g / l sodium chloride 100g / l Conditions: 60 ° C 15 minutes First step (c) Sensitization treatment Senshi Titing solution composition: stannous chloride 0.05g / l Condition: 25 ℃ for 5 minutes (d) Activation treatment Activation solution composition: Palladium chloride 0.10g / l Condition: 25 ℃ for 5 minutes (e) Electroless nickel plating treatment Nickel Plating solution composition: (Nickel-phosphorus system) Nickel sulfate 0.01mol / l Sodium hypophosphite 0.04mol / l Trisodium citrate 0.02mol / l Conditions: 75 ℃ 15 minutes Second step (f) Acid activation treatment Activity Liquid composition: Sulfuric acid 10% Condition: Room temperature 1 minute (g) Electrolytic copper plating treatment Copper plating bath composition: Copper sulfate 70g / l Sulfuric acid 170g / l Brightener 5cc / l Condition: 23 ℃ 30-60 minutes 2A / dm 2 No. Three steps (h) Pattern printing process Use solar ink Co. KB-30 as Sutoinku, which was silk screen printing on the second step to end the ceramic substrate to form a resist pattern by curing at 100 ° C. 10 min.

第四の工程 (リ)エッチング処理 エッチング液組成: リン酸 500ml/l 硝酸 250ml/l 条件: 50℃ 4秒 (ヌ)レジスト除去処理 トリクレンに浸漬してレジストを剥離した。Fourth step (i) Etching treatment Etching solution composition: Phosphoric acid 500 ml / l Nitric acid 250 ml / l Conditions: 50 ° C for 4 seconds (nu) Resist removal treatment The resist was removed by immersing it in trichlene.

第五の工程 (ル)熱処理 空気中 250℃ 2時間 本実施例に於いて形成されたセラミックス配線板の性能
を第1表に示す。尚、比較例として本実施例に於ける第
五の工程を省いたものを比較例1とし、また上記第五の
工程であるところの熱処理を第二の工程と第三の工程と
の間に行ったものを比較例2をとして、該比較例1およ
び2で得られたセラミックス配線板の性能を同じく第1
表に示す。
Fifth Step (L) Heat Treatment 250 ° C. in Air for 2 Hours Table 1 shows the performance of the ceramic wiring boards formed in this example. In addition, as a comparative example, the fifth step in the present example is omitted as Comparative Example 1, and the heat treatment of the fifth step is performed between the second step and the third step. The performance of the ceramic wiring boards obtained in Comparative Examples 1 and 2 is the same as that of Comparative Example 2
Shown in the table.

尚、第1表に示した密着強度の試験法は下記の通りであ
る。
The adhesion strength test methods shown in Table 1 are as follows.

(1)測定ランドとして2mm×2mmのランドを形成する。(1) Form a 2 mm x 2 mm land as a measurement land.

(2)直径0.6mmφの錫メッキ銅線を測定ランドの中心
に基板と垂直方向に立て260±10℃の半田ゴテで5秒以
内に半田付し、トリクレンで洗浄する。
(2) A tin-plated copper wire with a diameter of 0.6 mm is placed in the center of the measurement land in a direction perpendicular to the substrate and soldered with a soldering iron at 260 ± 10 ° C within 5 seconds and washed with trichlene.

(3)半田付の終ったサンプルを150±10℃の恒温槽に1
2時間保管する。
(3) Put the soldered sample in a constant temperature bath of 150 ± 10 ℃.
Store for 2 hours.

(4)乾燥の終ったサンプルを引っ張り試験機で基板と
垂直方向に引っ張り、導体部の剥れた時の値を測定し、
密着強度とした。
(4) Pull the dried sample with a tensile tester in the direction perpendicular to the substrate, and measure the value when the conductor part peels off.
Adhesion strength.

実施例2 実施例1に於ける第二の工程の電解銅メッキ処理を下記
の無電解銅メッキに置きかえ、その他の工程はすべて実
施例1の通りにして、セラミックス配線板を製造した。
Example 2 A ceramic wiring board was manufactured in the same manner as in Example 1 except that the electrolytic copper plating treatment in the second step in Example 1 was replaced with the following electroless copper plating.

第二の工程 無電解銅メッキ処理 無電解銅メッキ浴組成: EDTA銅 1g/l(銅として) EDTA 40g/l パラホルムアルデヒド 7g/l α−α′ジピリジル 10ppm 条件 60℃ 2時間 pH12 得られたセラミック配線板は、エッチングが容易であ
り、無電解Niメッキ0.2μm、電解Cuメッキ5.2μmで、
導体抵抗3mm/□、密着強度9.5Kg/2mm×2mmの良好な性能
を示した。
Second step Electroless copper plating treatment Electroless copper plating bath composition: EDTA Copper 1g / l (as copper) EDTA 40g / l Paraformaldehyde 7g / l α-α'dipyridyl 10ppm Conditions 60 ℃ 2 hours pH12 Ceramics obtained The wiring board is easy to etch, electroless Ni plating 0.2μm, electrolytic Cu plating 5.2μm,
It showed good performance with conductor resistance of 3 mm / □ and adhesion strength of 9.5 kg / 2 mm x 2 mm.

〔発明の効果〕〔The invention's effect〕

以上に説明した如く、本発明によって従来のセラミック
ス配線基板の製造方法に於ける問題点が解消され、低抵
抗の高密度配線を安価、且つ高性能に製造し得るように
なった。
As described above, according to the present invention, the problems in the conventional method for manufacturing a ceramic wiring board are solved, and low-density high-density wiring can be manufactured at low cost and with high performance.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】(1)セラミックス基板に無電解ニッケル
メッキを施し、該基板上にニッケル層を積層する第一の
工程と、 (2)該ニッケル層が積層されたセラミックス基板に、
無電解銅メッキ又は/及び電解銅メッキを施し、該基板
のニッケル層上に銅層を積層する第二の工程と、 (3)該ニッケル層および銅層が順次積層されたセラミ
ックス基板の該ニッケル層および銅層を残存させる部分
にレジスト層を積層する第三の工程と、 (4)該ニッケル層、銅層およびレジスト層が順次積層
されたセラミックス基板にエッチング処理を施し、該レ
ジスト層が積層されている部分以外の該基板上のニッケ
ル層および銅層を除去した後、該レジスト層を除去する
ことによって、該レジスト層が積層されていた部分にニ
ッケル層および銅層を残存させてなる配線を形成する第
四の工程と、 (5)該配線の形成されたセラミックス基板に熱処理を
施す第五の工程とを含んでなることを特徴とするセラミ
ックス配線板の製造方法。
1. A first step of: (1) subjecting a ceramics substrate to electroless nickel plating and laminating a nickel layer on the substrate; and (2) a ceramics substrate on which the nickel layer is laminated,
A second step of performing electroless copper plating and / or electrolytic copper plating and laminating a copper layer on the nickel layer of the substrate; and (3) the nickel of a ceramic substrate in which the nickel layer and the copper layer are sequentially laminated. And a third step of laminating a resist layer on a portion where the copper layer and the copper layer remain, and (4) etching the ceramic substrate on which the nickel layer, the copper layer and the resist layer are sequentially laminated to laminate the resist layer. Wiring formed by removing the nickel layer and the copper layer on the substrate other than the existing portions and then removing the resist layer to leave the nickel layer and the copper layer in the portion where the resist layer was laminated. And a fifth step of subjecting the ceramic substrate on which the wiring is formed to a heat treatment, and a fifth step of subjecting the ceramic substrate on which the wiring is formed to a heat treatment.
JP60236411A 1985-10-24 1985-10-24 Method for manufacturing ceramic wiring board Expired - Lifetime JPH0728114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60236411A JPH0728114B2 (en) 1985-10-24 1985-10-24 Method for manufacturing ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60236411A JPH0728114B2 (en) 1985-10-24 1985-10-24 Method for manufacturing ceramic wiring board

Publications (2)

Publication Number Publication Date
JPS6297392A JPS6297392A (en) 1987-05-06
JPH0728114B2 true JPH0728114B2 (en) 1995-03-29

Family

ID=17000357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60236411A Expired - Lifetime JPH0728114B2 (en) 1985-10-24 1985-10-24 Method for manufacturing ceramic wiring board

Country Status (1)

Country Link
JP (1) JPH0728114B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697220B2 (en) * 1990-01-17 1998-01-14 日産自動車株式会社 Vehicle clutch device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4851256A (en) * 1971-11-01 1973-07-18
JPS5183169A (en) * 1975-01-20 1976-07-21 Oki Electric Ind Co Ltd Insatsuhaisenbanno seizohoho
JPS54129475A (en) * 1978-03-31 1979-10-06 Sumitomo Bakelite Co Method of producing printed circuit board
JPS55150290A (en) * 1979-05-11 1980-11-22 Hitachi Ltd Circuit board

Also Published As

Publication number Publication date
JPS6297392A (en) 1987-05-06

Similar Documents

Publication Publication Date Title
GB1568941A (en) Method of providing printed circuits
JPS6227393A (en) Formation of copper film on ceramic substrate
JPH0728114B2 (en) Method for manufacturing ceramic wiring board
JP2761262B2 (en) Method of manufacturing thick film printed circuit board
JP3348705B2 (en) Electrode formation method
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JPH01195281A (en) Catalyst for electroless plating
JPS6347382A (en) Production of nitride ceramic wiring board
JPH05160551A (en) Method of manufacturing electronic part mounting aluminum nitride board
JPS61151081A (en) Manufacture of ceramic wire distribution substrate
JPH0891969A (en) Nickel metalizing method for ceramic base material
JPS61140195A (en) Making of ceramic wiring board
JP3152089B2 (en) Manufacturing method of ceramic wiring board
JPH0426560B2 (en)
JP2505400B2 (en) Method of forming metal film on ceramics
JP3203771B2 (en) Method for manufacturing copper metallized ceramic substrate
EP0254201A1 (en) Method of metallizing ceramic substrates
JP3152090B2 (en) Manufacturing method of ceramic wiring board
JP3801334B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JPH0533555B2 (en)
JPH01209783A (en) Ceramic circuit substrate and manufacture thereof
JPH0533556B2 (en)
JPS61292988A (en) Copper metalized ceramic substrate
JPH01303790A (en) Ceramic printed wiring board and manufacture thereof
JPH0878801A (en) Circuit substrate and manufacture thereof