JPH0728297B2 - Data link system - Google Patents
Data link systemInfo
- Publication number
- JPH0728297B2 JPH0728297B2 JP1181954A JP18195489A JPH0728297B2 JP H0728297 B2 JPH0728297 B2 JP H0728297B2 JP 1181954 A JP1181954 A JP 1181954A JP 18195489 A JP18195489 A JP 18195489A JP H0728297 B2 JPH0728297 B2 JP H0728297B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- transmission frame
- station
- synchronization
- synchronization flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Selective Calling Equipment (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラマブルコントローラである親局お
よび所定数の子局がリンク接続されているデータリンク
システムに関するものである。The present invention relates to a data link system in which a master station, which is a programmable controller, and a predetermined number of slave stations are linked together.
第4図は、親局と子局とがリンクを構成するデータリン
クシステムを示すもので、子局となるリモート局1号機
と3号機は入出力カードにより入出力となるビットデー
タを取り扱うようになされ、また、リモート局2号機は
画面を有し、画面表示などのバイトデータを取り扱うよ
うになされている。FIG. 4 shows a data link system in which a master station and a slave station form a link. The remote stations No. 1 and No. 3 as slave stations handle bit data to be input / output by an input / output card. In addition, the remote station No. 2 has a screen and handles byte data such as screen display.
第5図は、上記データリンクシステムにおいて一般的に
使用されているハイレベルデータリンクコントロールル
ープ手段のHDLCフレームフォーマットを示し、フラグ・
シーケンスでフレームの同期をハード的にとり、アドレ
ス部の8ビットで子局のアドレスを指定するようになさ
れ、制御部は各種の制御情報を表し、情報部が任意の長
さのビット長を有するテキスト部であり、フレーム検査
シーケンスは誤り制御用の冗長部である。FIG. 5 shows the HDLC frame format of the high-level data link control loop means generally used in the above data link system.
The sequence synchronizes the frames by hardware, and the address of the slave station is designated by 8 bits of the address part. The control part represents various control information, and the information part has a text having an arbitrary bit length. The frame check sequence is a redundant part for error control.
次に動作について説明する。第5図のフラグシーケンス
により、子局においてはハード的に同期をとり伝送フレ
ームを受信し、アドレス部により自局に送られてきたフ
レームならば、制御部と情報部の内容とに従って各種の
制御を行うようになされ、また、親局と子局のデータリ
ンクシステムが構成されている場合において、親局と子
局のデータの授受は、リモート局1号機に対して行い、
次に2号機に対して行い、次に3号機に対して行うとい
うやり方よりも、第5図のアドレス部をグローバルアド
レスとしてすべての局に一度に行うやり方の方が全子局
に対するデータの授受が高速に行われる。Next, the operation will be described. According to the flag sequence of FIG. 5, the slave station receives the transmission frame in hardware synchronization and if the frame is sent to its own station by the address part, various controls are performed according to the contents of the control part and the information part. In addition, when the data link system between the master station and the slave station is configured, the data transfer between the master station and the slave station is performed with respect to the remote station No. 1,
Data transfer to all slave stations is performed by using the address part shown in Fig. 5 as a global address for all stations at once, rather than performing it for Unit 2 and then for Unit 3. Is done at high speed.
しかし、第5図のように、リモート局1号機と3号機は
データを外部機器との間で授受されるON/OFF情報等のビ
ット情報として扱い、リモート局2号機はデータを外部
機器との間で授受される数値情報等のバイト情報として
扱うというように、異なったタイムの情報を処理する場
合には、第5図の情報部の中に、データがビット情報で
あるのか、バイト情報であるのかの判別をするためのフ
ラグを設け、自局のタイプに合った情報であるかどうか
判別し、合っていればデータを受けとり、合っていなけ
れば無視をする。However, as shown in Fig. 5, the remote station Nos. 1 and 3 treat the data as bit information such as ON / OFF information exchanged with the external device, and the remote station No. 2 exchanges the data with the external device. When processing information of different times, such as handling as byte information such as numerical information exchanged between data, whether the data is bit information or byte information in the information part of FIG. A flag is provided to determine whether there is any information, and it is determined whether the information matches the type of the own station. If the information matches, the data is received, and if it does not match, the information is ignored.
従来のリンクを構成する機能を有しているプログラマブ
ルコントローラの伝送フレームは、フラグシーケンスに
より同期を取って伝送フレームを受信するようになされ
ていたので、例えばHDLCのように、1つのフレームフォ
ーマットまでしかデータリンクを行えなかった。そのた
め、第4図のように、異なったタイプの情報を扱う子局
が混在する場合には、アドレス部をグローバルアドレス
として全子局がデータの授受を行う必要があり、子局シ
ステムのソフトウェアに負担がかかると共に、子局シス
テム内の処理時間もかかるという問題点があった。The transmission frame of the conventional programmable controller that has the function of configuring a link is designed to receive the transmission frame in synchronization with the flag sequence. Therefore, for example, only one frame format, such as HDLC, can be used. Data link could not be performed. Therefore, as shown in FIG. 4, when slave stations that handle different types of information are mixed, all slave stations must send and receive data by using the address part as a global address. There is a problem in that it is burdensome and takes a lot of processing time in the slave station system.
この発明は、上記のような問題点を解消するためになさ
れたもので、異なったタイプの情報を扱う子局が混在す
るデータリンクシステムにおいて、子局システム間の処
理時間が短縮されるデータリンクシステムを得ることを
目的とする。The present invention has been made to solve the above problems, and in a data link system in which slave stations handling different types of information are mixed, a data link in which the processing time between slave station systems is shortened. Aim to get the system.
この発明に係るデータリンクシステムは、プログラマブ
ルコントローラである親局および所定数の子局がリンク
接続され、ビット情報を扱う伝送フレームとバイト情報
を扱う伝送フレームのように扱う情報の種類の異なる伝
送フレームが上記親局から上記子局に送信されるデータ
リンクシステムにおいて、上記伝送フレームは受信同期
をとる所定ビット数からなる同期フラグを先頭にするよ
うに構成され、上記同期フラグは扱う情報の種類を示す
情報を有し、上記子局は受信データがシフトインされる
シフトレジスタを有すると共に、扱う情報の種類が自局
が扱う種類であることを示す上記同期フラグのビットパ
ターンが上記シフトレジスタにシフトインされているか
否かを判定する論理回路を有し、上記論理回路の判定出
力に基づき同期がとられ上記伝送フレームを選択受信す
るようにしたものである。In the data link system according to the present invention, a master station, which is a programmable controller, and a predetermined number of slave stations are link-connected, and transmission frames having different types of information such as a transmission frame handling bit information and a transmission frame handling byte information are described above. In the data link system transmitted from the master station to the slave station, the transmission frame is configured so that a synchronization flag having a predetermined number of bits for receiving synchronization is headed, and the synchronization flag is information indicating the type of information to be handled. The slave station has a shift register into which received data is shifted in, and the bit pattern of the synchronization flag indicating that the type of information handled is the type handled by the local station is shifted in to the shift register. Has a logic circuit that determines whether or not there is a synchronization based on the determination output of the logic circuit. It is those in which to choose receiving the transmission frame.
この発明におけるデータリンクシステムは、プログラマ
ブルコントローラである親局および所定数の子局がリン
ク接続され、ビット情報を扱う伝送フレームとバイト情
報を扱う伝送フレームのように扱う情報の種類の異なる
伝送フレームが親局から子局に送信されるデータリンク
システムにおいて、伝送フレームは受信同期をとる所定
ビット数からなる同期フラグを先頭にするように構成さ
れ、同期フラグは扱う情報の種類を示す情報を有し、子
局は受信データがシフトインされるシフトレジスタを有
すると共に、扱う情報の種類が自局で扱う種類であるこ
とを示す同期フラグのビットパターンがシフトレジスタ
にシフトインされているか否かを判定する論理回路を有
し、論理回路の判定出力に基づき同期がとられ伝送フレ
ームを選択受信する。In the data link system according to the present invention, a master station, which is a programmable controller, and a predetermined number of slave stations are link-connected, and transmission frames that handle different types of information such as a transmission frame that handles bit information and a transmission frame that handles byte information are master stations. In a data link system transmitted from a mobile station to a slave station, the transmission frame is configured to start with a synchronization flag consisting of a predetermined number of bits for receiving synchronization, and the synchronization flag has information indicating the type of information to be handled. The station has a shift register into which received data is shifted in, and a logic that determines whether or not the bit pattern of the synchronization flag indicating that the type of information to be handled is the type handled by the local station is shifted into the shift register. It has a circuit, and it synchronizes based on the judgment output of the logic circuit and selectively receives the transmission frame. .
以下、この発明の一実施例を図について説明する。第1
図(a),(b)は同期を取るための同期フラグを先頭
にする伝送フレームの例を示し、また第2図(a),
(b)はシフトレジスタ(1)とAND回路(2a),(2
b)とでなり、上記同期フラグを検出する子局側の選択
受信手段を示している。An embodiment of the present invention will be described below with reference to the drawings. First
FIGS. 2A and 2B show an example of a transmission frame having a synchronization flag at the head for synchronization, and FIGS.
(B) is a shift register (1) and AND circuits (2a), (2
b) and, which show selective reception means on the slave station side for detecting the synchronization flag.
第1図において、同図(a)に示すパターンAの伝送フ
レームには、同期フラグを111101とし、同図(b)に示
すパターンBの伝送フレームには、同期フラグを111110
とし子局側に伝送する。一方、上記パターンAの伝送フ
レームを受信する子局システムは、第2図(a)に示す
回路により第1図の伝送フレームAと同期をとり、伝送
フレームAを受信し、また、上記パターンBの伝送フレ
ームを受信する子局システムは、第2図(b)に示す回
路により第1図の伝送フレームBと同期をとり、伝送フ
レームBを受信する。In FIG. 1, the synchronization flag is set to 111101 for the transmission frame of pattern A shown in FIG. 1A, and the synchronization flag is set to 111110 for the transmission frame of pattern B shown in FIG.
To transmit to the child station side. On the other hand, the slave station system which receives the transmission frame of the pattern A receives the transmission frame A by synchronizing with the transmission frame A of FIG. 1 by the circuit shown in FIG. The slave station system for receiving the transmission frame B receives the transmission frame B in synchronization with the transmission frame B of FIG. 1 by the circuit shown in FIG.
例えば、第4図において、リモート局1号機,3号機は、
第1図(a)に示すパターンAの伝送フレームAを、ビ
ット情報を扱うものとして親局とリンクをし、リモート
局2号機は、第1図(b)に示すパターンBの伝送フレ
ームBをバイト情報を扱うものとして親局とリンクをす
る。For example, in Fig. 4, the remote station Nos. 1 and 3 are
The transmission frame A of the pattern A shown in FIG. 1 (a) is linked with the master station as a unit for handling bit information, and the remote station 2 receives the transmission frame B of the pattern B shown in FIG. 1 (b). Link with the master station to handle byte information.
すなわち、同期フラグは扱う情報の種類を示す情報を有
しており、扱う情報の種類が自局が扱う種類であること
を示す同期フラグのビットパターンがシフトレジスタ
(1)にシフトインされていることを条件に同期がとら
れ、当該伝送フレームが受信される。なお、シフトレジ
スタ(1)には受信データがシフトインされるように構
成されている。That is, the synchronization flag has information indicating the type of information to be handled, and the bit pattern of the synchronization flag indicating that the type of information to be handled is the type handled by the local station is shifted into the shift register (1). On the condition that the transmission frame is synchronized, the transmission frame is received. The shift register (1) is configured so that the received data is shifted in.
尚、子局システムの第2図示構成例の選択受信回路にフ
リップフロップ(3)と排他的OR回路(4)を付加して
第3図の同期フラグのパターン設定回路を構成すること
により、親局によりそれぞれの子局システムに同期フラ
グを割り付けることが可能となる。例えば、データリン
クシステムの電源の投入により、すべての子局システム
は、同期フラグを、第1図(a)に示すパターンAの11
1101にしておき、その伝送フレームAで、親局が初期交
信として、それぞれの子局システムに、同期フラグのビ
ットパターンを送信する。それを受信した子局システム
は、送られてきた同期フラグのビットパターンを、第3
図のフリップフロップ(3)にライトすることにより、
フレーム同期のための同期信号を変えることができる。
以上のような初期交信が完了した後に親局と子局でのデ
ータリンクを行うことができる。It should be noted that by adding the flip-flop (3) and the exclusive OR circuit (4) to the selective receiving circuit of the second illustrated configuration example of the slave station system to configure the synchronization flag pattern setting circuit of FIG. Depending on the station, it is possible to assign a synchronization flag to each slave station system. For example, when the power of the data link system is turned on, all the slave station systems set the synchronization flag to 11 in the pattern A shown in FIG.
1101, and in the transmission frame A, the master station transmits the bit pattern of the synchronization flag to each slave station system as initial communication. The slave station system which received it receives the bit pattern of the sent synchronization flag as the third
By writing to the flip-flop (3) in the figure,
The synchronization signal for frame synchronization can be changed.
After the above initial communication is completed, the data link between the master station and the slave station can be performed.
なお、上記第1図および第2図では、パターンA,Bと2
種類の伝送フレームについて説明したが、第1図の同期
フラグが6ビットであるため、(26−1)種類のパター
ンが可能となる。更に、上記同期フラグのビット数を増
やすことにより、同期フラグのパターンの種類は増える
ことになる。It should be noted that in FIGS. 1 and 2 above, the patterns A, B and 2
Although the types of transmission frames have been described, since the synchronization flag in FIG. 1 has 6 bits, (2 6 -1) types of patterns are possible. Further, by increasing the number of bits of the synchronization flag, the types of patterns of the synchronization flag will increase.
〔発明の効果〕 以上のようにこの発明によれば、ビット情報を扱う伝送
フレームとバイト情報を扱う伝送フレームのように扱う
情報の種類の異なる伝送フレームが親局から子局に送信
されるデータリンクシステムにおいて、伝送フレームは
受信同期をとる所定ビット数からなる同期フラグを先頭
にするように構成され、同期フラグは扱う情報の種類を
示す情報を有し、子局は受信データがシフトインされる
シフトレジスタを有すると共に、扱う情報の種類が自局
が扱う種類であることを示す同期フラグのビットパター
ンがシフトレジスタにシフトインされているか否かを判
定する論理回路を有し、論理回路の判定出力に基づき同
期がとられ伝送フレームを選択受信するようにしたの
で、扱う情報の種類が自局が処理する種類の伝送フレー
ムのみを選択受信でき、以後の子局内の受信処理が高速
化され、データリンクシステム全体の処理を高速化でき
る効果がある。[Effects of the Invention] As described above, according to the present invention, data transmitted from a master station to a slave station is a transmission frame in which different types of information are handled, such as a transmission frame handling bit information and a transmission frame handling byte information. In a link system, a transmission frame is configured so that a synchronization flag having a predetermined number of bits for receiving synchronization is placed at the head, the synchronization flag has information indicating the type of information to be handled, and the slave station is shifted in the received data. And a logic circuit for determining whether or not the bit pattern of the synchronization flag indicating that the type of information handled is the type handled by the local station is shifted in the shift register. The transmission frame is synchronized based on the judgment output, and the transmission frame is selected and received. Only the selected data can be selectively received, the subsequent reception processing in the slave station is speeded up, and the processing of the entire data link system can be speeded up.
第1図(a),(b)はこの発明の伝送フレームとその
同期をとるための同期フラグ例の説明図、第2図
(a),(b)と第3図はその同期フラグを検出する選
択受信手段例を示す回路図、第5図はHDLCの伝送フレー
ムフォーマット図、第4図はデータリンクシステムの構
成図である。 (1)と(2a),(2b)は選択受信手段を成すシフトレ
ジスタとAND回路。 なお、各図中、同一符号は同一又は相当部分を示す。1 (a) and 1 (b) are explanatory views of a transmission frame of the present invention and an example of a synchronization flag for synchronizing the transmission frame, and FIGS. 2 (a), 2 (b) and 3 detect the synchronization flag. FIG. 5 is a circuit diagram showing an example of selective receiving means to be performed, FIG. 5 is a transmission frame format diagram of HDLC, and FIG. 4 is a configuration diagram of a data link system. (1), (2a) and (2b) are a shift register and an AND circuit which constitute selective receiving means. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (1)
よび所定数の子局がリンク接続され、ビット情報を扱う
伝送フレームとバイト情報を扱う伝送フレームのように
扱う情報の種類の異なる伝送フレームが上記親局から上
記子局に送信されるデータリンクシステムにおいて、 上記伝送フレームは受信同期をとる所定ビット数からな
る同期フラグを先頭にするように構成され、上記同期フ
ラグは扱う情報の種類を示す情報を有し、上記子局は受
信データがシフトインされるシフトレジスタを有すると
共に、扱う情報の種類が自局で扱う種類であることを示
す上記同期フラグのビットパターンが上記シフトレジス
タにシフトインされているか否かを判定する論理回路を
有し、上記論理回路の判定出力に基づき同期がとられ上
記伝送フレームを選択受信することを特徴とするデータ
リンクシステム。1. A master station, which is a programmable controller, and a predetermined number of slave stations are link-connected, and transmission frames having different types of information such as a transmission frame handling bit information and a transmission frame handling byte information are transmitted from the master station. In the data link system transmitted to the slave station, the transmission frame is configured to start with a synchronization flag consisting of a predetermined number of bits for receiving synchronization, and the synchronization flag has information indicating the type of information to be handled, The slave station has a shift register into which received data is shifted in, and whether or not the bit pattern of the synchronization flag indicating that the type of information handled is the type handled by the local station is shifted in to the shift register. Has a logic circuit that determines whether or not the transmission frame is selected based on the determination output of the logic circuit. A data link system characterized by selective reception.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181954A JPH0728297B2 (en) | 1989-07-14 | 1989-07-14 | Data link system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181954A JPH0728297B2 (en) | 1989-07-14 | 1989-07-14 | Data link system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0346431A JPH0346431A (en) | 1991-02-27 |
| JPH0728297B2 true JPH0728297B2 (en) | 1995-03-29 |
Family
ID=16109777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181954A Expired - Lifetime JPH0728297B2 (en) | 1989-07-14 | 1989-07-14 | Data link system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728297B2 (en) |
-
1989
- 1989-07-14 JP JP1181954A patent/JPH0728297B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0346431A (en) | 1991-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03206751A (en) | Station number setting method for loop data link system | |
| JPH0728297B2 (en) | Data link system | |
| JPS5941337B2 (en) | Synchronous line connection method | |
| JP2000227803A (en) | Transmission control method and transmission control system for data link system of programmable controller | |
| JP2740031B2 (en) | Data receiving device | |
| JPH11275126A (en) | Communication controller | |
| JPH0644763B2 (en) | Data transfer method | |
| JP2637321B2 (en) | Data transmission equipment | |
| JP2538682B2 (en) | Reference clock source automatic switching method | |
| JPH09326817A (en) | Data transmitter for vehicle control | |
| JPS59161956A (en) | Transmission controller | |
| JP2996089B2 (en) | Logic simulation equipment | |
| JPH0630506B2 (en) | Serial communication device | |
| JPS6062761A (en) | Loop transmission control system | |
| JPH0293831A (en) | Duplex system | |
| JPS6055755A (en) | Loop transmitter | |
| JPH03110651A (en) | Serial data processor | |
| JPH0560699B2 (en) | ||
| JPS59138147A (en) | Data transmitter | |
| JPH02222335A (en) | Time adjusting system for network system | |
| JPH04302238A (en) | Transmission control system | |
| JPH0365705A (en) | Link system for programmable controller | |
| JPS62226365A (en) | Abnormality transmitting mechanism for decentralized computer system | |
| JP2000307614A (en) | Multiplex communication device | |
| JPH05175976A (en) | Collective transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |