JPH0731643B2 - I/O control unit retry control scheme - Google Patents
I/O control unit retry control schemeInfo
- Publication number
- JPH0731643B2 JPH0731643B2 JP62125478A JP12547887A JPH0731643B2 JP H0731643 B2 JPH0731643 B2 JP H0731643B2 JP 62125478 A JP62125478 A JP 62125478A JP 12547887 A JP12547887 A JP 12547887A JP H0731643 B2 JPH0731643 B2 JP H0731643B2
- Authority
- JP
- Japan
- Prior art keywords
- channel program
- channel
- ioc
- retry
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムにおける入出力制御装置の再
試行制御方式に係り、特にソート処理機能等を有する入
出力制御装置が複数のチャネルプログラムにまたがって
動作している時に、該入出力制御装置の動作に関連した
障害が発生した場合に好適な入出力制御装置の再試行制
御方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a retry control method for an input/output control device in a computer system, and in particular to a retry control method for an input/output control device suitable for the case where a fault related to the operation of an input/output control device having a sorting function or the like occurs when the input/output control device is operating across multiple channel programs.
計算機システムでは、瞬時的障害に対処するため、一般
に障害が発生した場合、ソフトウェアによる再試行を実
行して障害の回復を図っている。この場合、入出力制御
装置(以下、IOCという)では、障害が発生したチャネ
ルプログラムの先頭から再試行を行うのが普通である。 In computer systems, in order to deal with momentary failures, software retries are generally used to recover from the failure when one occurs. In this case, the input/output control unit (IOC) usually retries from the beginning of the channel program where the failure occurred.
一般のIOCでは、チャネルプログラムが処理の基本単位
であるため、チャネルプログラムの単位での再試行を行
っても、何等論理的矛盾を生じないが、例えば最近のソ
ート処理機能を有するIOCなどのように、処理対象のデ
ータ量が多くなると、一つのチャネルプログラムでは全
データが転送できなくなり、複数のチャネルプログラム
にまたがって転送しなければならない場合が生じる。例
えば、IOCで何万件ものデータをソート処理する場合、
1つのチャネルプログラムで全データを転送しようとす
れば、一時に、大量のメモリ域を占有しなければなら
ず、非現実的である。このため、通常は、メモリ上に適
当な大きさのバッファ域を用意して、データの転送を行
うのが現実的な方法である。この場合、データ量が多大
となると、いっぺんにバッファ域に収まらないため、チ
ャネルプログラムを複数回発行して、一連の処理を行う
ことになる。このような場合、障害が発生して、途中の
チャネルプログラムでそのまゝ再試行を行うと、正しく
再試行が行われない事態が生じる。以下、これを具体例
で説明する。 In a typical IOC, the channel program is the basic unit of processing, so retrying on a channel program basis does not cause any logical contradictions. However, when the amount of data to be processed becomes large, such as in the case of recent IOCs with sorting functions, it becomes impossible to transfer all the data in one channel program, and it becomes necessary to transfer the data across multiple channel programs. For example, when sorting tens of thousands of pieces of data in an IOC,
If one attempts to transfer all the data using one channel program, it would be necessary to occupy a large amount of memory at once, which is unrealistic. For this reason, a more realistic method is usually to prepare a buffer area of an appropriate size in memory and transfer the data there. In this case, if the amount of data is large, it will not fit into the buffer area at once, so the channel program must be issued multiple times to carry out a series of processes. In such a case, if a failure occurs and a retry is attempted in the middle of the channel program, the retry will not be performed correctly. This will be explained below with a concrete example.
こゝで、第2図に示すように、IOCのチャネルコマンド
を、次のように定義する。Here, as shown in FIG. 2, the IOC channel commands are defined as follows:
TOR…IOCに対し動作を指定するIOCオーダ(制御デ
ータ)を転送する、 WRT…IOCが処理すべきデータ(入力データ)をIOC
に書き込む(WRITE動作)、 RD……IOCが処理したデータ(出力データ)をIOCか
ら読出す(READ動作)、 IOCオーダには、入出力データに対するIOCの実行すべき
動作(READ/WRITE動作と区別するために、こゝでは、本
来処理と称することにする)を指定するオーダ種別等が
記述される。 TOR...Transfers IOC orders (control data) that specify operations to the IOC. WRT...Transfers data (input data) that the IOC should process to the IOC.
(WRITE operation), RD... reads data processed by the IOC (output data) from the IOC (READ operation). An IOC order describes an order type and other information that specifies the operation the IOC should perform on input/output data (herein referred to as "processing" to distinguish it from READ/WRITE operations).
第3図に一連の処理を行うためのチャネルプログラムの
列を示す。こゝで、1つのチャネルプログラムの先頭に
は、IOCに対し、IOCオーダを転送するTORコマンドを記
述し、その後はWRTコマンドが複数回記述されていると
する。また、1つのWRTコマンドでは1つのバッファ
(複数のレコードの集まりを格納しているデータバイト
をバッファと呼ぶことにする)をIOCに転送するものと
する。なお、CCはコマンドチェインを意味する。Figure 3 shows a sequence of channel programs for performing a series of processes. Here, a channel program begins with a TOR command to transfer an IOC order to the IOC, followed by multiple WRT commands. Also, a WRT command transfers one buffer (a data byte that stores a collection of multiple records is called a buffer) to the IOC. CC stands for command chain.
今、第3図に示すチャネルプログラムの列を実行中、IO
Cの動作に関連した障害が発生し、途中のチャネルプロ
グラムで再試行になった場合を考える。この場合の従来
の再試行処理手順を第7図に示す。第7図は2番目のチ
ャネルプログラムの実行途中で障害が発生して再試行に
なった例で、2番目のチャネルプログラムの先頭からそ
のまゝ再試行を行うことを示している。Now, the channel program sequence shown in Figure 3 is being executed.
Consider the case where an error occurs related to the operation of C, and a retry is made in the middle of the channel program. The conventional retry processing procedure for this case is shown in Figure 7. Figure 7 shows an example where an error occurs in the middle of the execution of the second channel program, and a retry is made, and the retry is made from the beginning of the second channel program.
第7図において、障害時点までに、IOCは2番目のチャ
ネルプログラムの3番目のWRTコマンドまでに渡された
バッファについて既にTORコマンドで指示された本来処
理を実行している。例えばソート処理の場合、障害時点
までのデータ、即ち、1番目のチャネルプログラムの全
て及び2番目のチャネルプログラムの3番目のWRTコマ
ンドで転送されたデータについてはIOC内でソートが済
んでいる。このため、2番目のチャネルプログラムの先
頭からそのまま再試行を行うと、同じデータが重複して
処理結果に入ってしまうため、正しい処理結果が得られ
ない。一方、それまでに実行した内部処理を破棄する場
合には、IOCで保持している処理済みデータには、既に
1番目のチャネルプログラムで転送したデータと2番目
のチャネルプログラムで転送したデータが混在されてい
るので、1番目のチャネルプログラムで実行した処理m
も破棄しなければならず、再試行時には1番目チャネル
プログラムの先頭から処理しなければならない。In Fig. 7, up until the time of the failure, the IOC has already executed the original processing instructed by the TOR command for the buffer passed up to the third WRT command of the second channel program. For example, in the case of sorting, the data up to the time of the failure, i.e., all of the first channel program and the data transferred by the third WRT command of the second channel program, have already been sorted within the IOC. For this reason, if retrying is performed directly from the beginning of the second channel program, the same data will be duplicated and included in the processing result, and the correct processing result will not be obtained. On the other hand, when the internal processing executed up to that point is discarded, the processed data held by the IOC contains a mixture of data already transferred by the first channel program and data transferred by the second channel program, so the processing m executed by the first channel program will be discarded.
must be discarded, and when retried, processing must be started from the beginning of the first channel program.
また、IOC側では、異常終了後上位装置から受信したチ
ャネルプログラムと障害時点までに処理していたチャネ
ルプログラムとの関連性を識別する情報を入手できない
ので、常に障害時点以前の結果を破棄する等で対処せざ
るを得なかった。In addition, since the IOC cannot obtain information that identifies the relationship between the channel program received from the upper device after an abnormal termination and the channel program that had been processed up until the time of the failure, it has had to deal with the situation by always discarding the results before the time of the failure.
本発明の目的は、IOC側で上記のごとき問題点を解決す
る再試行制御方式を提供することにある。SUMMARY OF THE PRESENT EMBODIMENT An object of the present invention is to provide a retry control method for solving the above problems on the IOC side.
本発明は、チャネルプログラムに、その発行順序が認識
できる識別情報(例えば、チャネルプログラム通番、オ
ーダ種別毎の通番)を付加するとゝもに、入出力制御装
置に、実行したチャネルプログラムの識別情報と処理済
動作数(例えば処理済バッファ数)を記憶する手段を設
ける。 The present invention adds identification information (e.g., a channel program serial number, a serial number for each order type) to a channel program, which allows the issuance order to be identified, and provides the input/output control device with a means for storing the identification information of the executed channel program and the number of processed operations (e.g., the number of processed buffers).
入出力制御装置は、新しく発行されたチャネルプログラ
ムの識別情報が記憶してある直前に実行したチャネルプ
ログラムの識別情報と同じか比較し、同じ場合には再試
行処理と認識して、当該チャネルプログラム中の処理済
みバッファについては転送処理を行うだけで、何も動作
せずにスキップし、その後の未処理のバッファから処理
を行う。これにより、一連の処理が複数のチャネルプロ
グラムにまたがって実行される場合にも効率よく再試行
処理を正しく行うことができる。また、上記装置は再試
行のチャネルプログラムを、その識別情報を付して再発
行するだけでよい。The input/output control device compares the identification information of the newly issued channel program with the identification information of the previously executed channel program to see if they are the same, and if they are the same, it recognizes that it is a retry process, and simply transfers the processed buffers in that channel program, skipping them without performing any other operation, and starts processing from the unprocessed buffers thereafter. This allows the retry process to be performed efficiently and correctly even when a series of processes is executed across multiple channel programs. Moreover, the device only needs to reissue the retry channel program with its identification information.
以下、本発明の一実施例について図面により説明する。An embodiment of the present invention will now be described with reference to the drawings.
第1図は本発明の一実施例の構成図である。第1図にお
いて、本体系装置(CPU)10はチャネルプログラムを管
理しており、入出力制御装置(IOC)20の起動してチャ
ネルコマンドをIOC20に送る。IOC20は、CPU10からの入
力データあるいはCPU10への出力データの格納場所であ
る作業用メモリ30、CPU10との間の転送制御を行うチャ
ネルインタフェース制御部40、再試行制御を行うための
処理状態を記憶する記憶部50、CPU10からの入力データ
に対しIOCオーダで指定された動作を行う主装置(例え
ばソート処理装置など)60、IOC全体を制御する主制御
部70よりなる。一般に作業用メモリ30のデータ格納場所
は入力バッファ域と出力バッファ域に分かれており、CP
U10からの入力データを入力バッファ域に格納し、この
入力データに対して主装置60により処理された処理済み
データすなわちCPU10への出力データは出力バッファ域
に格納して、互いにデータが破壊されないようにしてい
る。なお、記憶部50は作業用メモリ30が兼ねるようにし
てもよい。Fig. 1 is a block diagram of one embodiment of the present invention. In Fig. 1, a main unit (CPU) 10 manages channel programs, starts an input/output control unit (IOC) 20, and sends channel commands to the IOC 20. The IOC 20 is made up of a working memory 30 which is a storage location for input data from the CPU 10 or output data to the CPU 10, a channel interface control unit 40 which controls transfer between the CPU 10, a storage unit 50 which stores processing status for retry control, a main unit (such as a sorting processor) 60 which performs operations specified by IOC orders for input data from the CPU 10, and a main control unit 70 which controls the entire IOC. Generally, the data storage location of the working memory 30 is divided into an input buffer area and an output buffer area, and the CP
Input data from U10 is stored in the input buffer area, and the processed data from the main unit 60, i.e., the output data to the CPU 10, is stored in the output buffer area to prevent data from being destroyed. The storage unit 50 may also be configured to be the working memory 30.
こゝで、チャネルプログラムは第3図の通りとする。IO
C20の基本的動作は、まずCPU10からTORコマンドによるI
OCオーダの転送を受ける。次に、CPU10からWRTコマンド
による1バッファの転送を受けた後、主装置60を起動し
て、バッファ単位でIOCオーダに従い、指定された動作
を行うという処理を全てのバッファが終了するまで繰返
し行う。これでバッファ単位の処理が行われる。Here, the channel program is as shown in Figure 3.
The basic operation of the C20 is as follows: First, the CPU10 issues a TOR command to the I
Next, after receiving one buffer transfer from the CPU 10 by the WRT command, the main unit 60 is started and the specified operation is performed according to the IOC order for each buffer, and this process is repeated until all buffers are completed. In this way, processing for each buffer is completed.
次に、本発明による再試行制御動作について説明する。Next, the retry control operation according to the present invention will be described.
第4図は本発明の再試行制御方式の第1の実施例の処理
手順を示したものである。CPU10は、TORコマンドで転送
するIOCオーダに、チャネルプログラムの発行順序を認
識できるチャネルプログラム通番(CPNO)をふってIOC2
0に通知する。IOC20では、チャネルプログラム単位に、
CPNOを記憶部50に記憶し、さらに、該チャネルプログラ
ムで複数のバッファのどこまで処理されているか(処理
済バッファ数、PBNO)を計数して、同じく記憶部50に記
憶しておく。障害が発生すると、CPU10は該障害の発生
したチャネルプログラムの先頭から再試行を行い、その
TORコマンドで転送するIOCオーダには該障害発生時に処
理中のチャネルプログラム通番(CPNO)をそのままとし
てIOC20に再通知する。IOC20は、今回送られて来たチャ
ネルプログラムのCPNOが、記憶部50に記憶されている直
前に実行したチャネルプログラムのCPNOと同じかチェッ
クし、同じであれば、再試行処理と認識し、該チャネル
プログラム内の処理済みバッファ(記憶されているPBNO
で分かる)については転送処理を行うだけで、本来処理
は動作しないで、次の未処理のバッファから本来処理を
行う。第4図では、第7図の例と同様に2番目のチャネ
ルプログラムで障害が発生し、再試行になった場合を示
している。4 shows the processing procedure of the first embodiment of the retry control method of the present invention. The CPU 10 assigns a channel program sequence number (CPNO) that can identify the issuance order of the channel programs to the IOC order transferred by the TOR command, and
0. In IOC20, the following is notified for each channel program:
The CPNO is stored in the memory unit 50, and further, the number of processed buffers (processed buffer number, PBNO) in the channel program is counted and stored in the memory unit 50. When a fault occurs, the CPU 10 retries the channel program from the beginning where the fault occurred, and
The IOC order transferred by the TOR command is notified to the IOC 20 again with the channel program sequence number (CPNO) being processed when the failure occurred. The IOC 20 checks whether the CPNO of the channel program sent this time is the same as the CPNO of the channel program executed immediately before that stored in the storage unit 50. If they are the same, it recognizes that it is a retry process and transfers the processed buffer (stored PBNO) in that channel program to the IOC 20.
For the buffer that is not yet processed, the transfer process is performed, but the original process is not performed. The original process is performed from the next unprocessed buffer. Figure 4 shows the case where an error occurs in the second channel program, as in the example in Figure 7, and a retry is performed.
こゝで、第1図の動作を第4図の例で詳述する。Here, the operation of FIG. 1 will be explained in detail with reference to the example of FIG.
チャネルプログラム通番は1から連続にふられているも
のとし、また、記憶部50のチャネルプログラム通番の格
納域は、初期状態では“0"に初期設定されているものと
する。なお、最初のチャネルプログラムの場合は、旧CP
NO=0としているので、新CPNO≠旧CPNOであり、再試行
ではないと認識する。CPU10から1つのチャネルプログ
ラムによりIOC20を起動する。チャネルインタフェース
制御部40は、まず、CPU10からTORコマンドによりIOCオ
ーダの転送を受け、IOCオーダを作業用メモリ30に書込
む。次に、記憶部50から直前に実行されたCPNO(旧CPN
O)を読出す。次に、作業用メモリ30のIOCオーダの中か
らチャネルプログラム通番(新CPNO)を読出し、記憶部
50に書込み、CPNOを記憶する。The channel program serial numbers are assigned consecutively starting from 1, and the storage area of the memory unit 50 for the channel program serial numbers is initially set to "0." In the case of the first channel program,
Since NO = 0, it is recognized that new CPNO ≠ old CPNO and this is not a retry. The CPU 10 starts the IOC 20 with one channel program. The channel interface control unit 40 first receives an IOC order transferred from the CPU 10 with a TOR command, and writes the IOC order into the working memory 30. Next, the memory unit 50 retrieves the CPNO (old CPN) of the immediately previous execution.
Next, the channel program sequence number (new CPNO) is read from the IOC order in the working memory 30 and stored in the memory unit
Write to 50 and store CPNO.
次に、新CPNOと旧CPNOとを比較する。この時、新CPNO≠
旧CPNOの場合は、処理済バッファ数PBNO=0にして、以
下の処理を行う。Next, the new CPNO is compared with the old CPNO. At this time, if the new CPNO ≠
In the case of the old CPNO, the number of processed buffers PBNO is set to 0, and the following processing is performed.
WRTコマンドによる1バッファの転送処理を行い、
作業用メモリ30(入力バッファ域)にデータを格納す
る、 主装置60を起動する、 主装置60は、作業用メモリ30にあるデータを参照し
て、指定された動作を行う、 主装置60のの動作が終了すれば、PBNOをカウント
アップする(PBNO=PBNO+1)、 PBNOを記憶部50に格納する。 Transfer one buffer using the WRT command.
The data is stored in working memory 30 (input buffer area). Main unit 60 is started. Main unit 60 refers to the data in working memory 30 and performs the specified operation. When the operation of main unit 60 is completed, PBNO is counted up (PBNO = PBNO + 1). PBNO is stored in memory unit 50.
上記〜の処理を全てのWRTコマンド(全てのバッフ
ァ)が終了するまで繰返し行う。The above steps 1 to 4 are repeated until all WRT commands (all buffers) are completed.
また、新CPNO=旧CPNOの場合は、再試行処理であると認
識して、記憶部50から処理済バッファ数(PBNO)を読出
し、PBNO分だけ、各WRTコマンドによる各1バッファの
作業用メモリ30(入力バッファ域)への転送処理を行う
だけで、主装置60は起動しない(これをSKIP処理と称す
る)。Moreover, if the new CPNO is equal to the old CPNO, it is recognized as a retry process, the number of processed buffers (PBNO) is read from the memory unit 50, and the main unit 60 simply performs a transfer process to the working memory 30 (input buffer area) for each buffer by each WRT command for the number of PBNO, without starting up the main unit 60 (this is called SKIP processing).
PBNO分のSKIP処理が終了した後は、即ち、障害発生直前
までの本来処理を省略した再試行処理が終了すると、以
下の処理を行う。After the SKIP process for the PBNO is completed, that is, after the retry process in which the original process immediately before the occurrence of the fault is omitted is completed, the following process is performed.
WRTコマンドによる1バッファの転送処理を行い、
作業用メモリ30(入力バッファ域)にデータを格納す
る、 主装置60を起動する、 主装置60は、作業用メモリ30にあるデータを参照し
て、指定された動作を行う、 主装置60のの動作が終了すれば、PBNOをカウント
アップする、 PBNOを記憶部50に格納する、 上記〜の処理を全てのWRTコマンド(全てのバッフ
ァ)が終了するまで繰返し行う。なお、新CPNO=旧CPNO
でかつ直前のPBNOが0の時は、SKIP処理は行わず、上記
〜の処理を全てのWRTコマンドが終了するまで繰返
し行う。 Transfer one buffer using the WRT command.
Store the data in the working memory 30 (input buffer area). Start the main unit 60. The main unit 60 refers to the data in the working memory 30 and performs the specified operation. When the operation of the main unit 60 is completed, count up the PBNO. Store the PBNO in the memory unit 50. The above processes to are repeated until all WRT commands (all buffers) are completed. Note that new CPNO = old CPNO
If the immediately preceding PBNO is 0, the SKIP process is not performed, and the above steps 1 to 4 are repeated until all WRT commands are completed.
第5図は本発明の再試行制御方式の第2の実施例の処理
手順を示したものである。CPU10では、TORコマンドで転
送するIOCオーダに、オーダ種別(OSY)毎の発行順序を
認識できるOSY通番(ORNO)をふって、IOCに通知する。
IOCでは、チャネルプログラム単位に、OSY及びORNOを記
憶し、さらに、該チャネルプログラムで、複数のバッフ
ァのどこまで処理されているかを計数して、PBNOを記憶
しておく。障害が発生した後で、再試行処理となった場
合に、IOC20では今回のチャネルプログラムのOSY及びOR
NOが、記憶されている直前に実行したチャネルプログラ
ムのOSY及びORNOと同じである場合、再試行処理と認識
し、該チャネルプログラム内の処理済みバッファについ
ては転送処理を行うだけで、何も動作しないで、その後
の未処理のバッファから処理を行う。第5図でも、2番
目のチャネルプログラムで障害が発生し、再試行になっ
た場合を示している。5 shows the processing procedure of the second embodiment of the retry control method of the present invention. The CPU 10 assigns an OSY sequence number (ORNO) that can identify the issuing order for each order type (OSY) to the IOC order transferred by the TOR command, and notifies the IOC of this number.
The IOC stores the OSY and ORNO for each channel program, and further, counts how many of the buffers have been processed in the channel program, and stores the PBNO. When a retry process is performed after a fault occurs, the IOC 20 counts the OSY and ORNO for the current channel program.
If NO is the same as the OSY and ORNO of the stored channel program executed immediately before, it is recognized as a retry process, and the processed buffer in the channel program is simply transferred, and no other action is taken, and the process is started from the unprocessed buffer thereafter. Figure 5 also shows a case where an error occurs in the second channel program, causing a retry.
第6図は本発明の再試行制御方式の第3の実施例の処理
手順を示したものである。第6図の例は障害原因によっ
てリセットがなされ、その後で再試行になった場合であ
る。この場合、リセットにより、IOC全体をリセットす
ると、それまでに実行した内部状態が破棄されてしまう
ことから、再試行が行えないため、本来処理に必要な実
行(内部)状態は全て保存しておき、他の部分をリセッ
トする。その後の処理は、第4図あるいは第5図と同様
である。Fig. 6 shows the processing procedure of the third embodiment of the retry control method of the present invention. The example in Fig. 6 shows a case where a reset is performed due to a fault, and then a retry is performed. In this case, if the entire IOC is reset, the internal state executed up to that point is discarded, and a retry cannot be performed. Therefore, all the execution (internal) state required for the original processing is saved, and the other parts are reset. The processing thereafter is the same as that in Fig. 4 or 5.
以上説明したように、本発明によれば、上位装置が発行
するチャネルプログラムに、その発行順序が認識できる
識別情報を表示し、入出力制御装置では、実行中のチャ
ネルプログラムでの処理済動作数に加えて該チャネルプ
ログラムの識別情報を記憶することにより、複数のチャ
ネルプログラムにより一連の処理を行う入出力制御装置
での再試行処理を正しく行うことが可能となり、かつ、
再試行処理を短時間に行える利点がある。また、上位装
置では、再試行のチャネルプログラムをその識別情報を
表示して再発行するだけであり、チャネルプログラムを
再構成する必要がない利点もある。 As described above, according to the present invention, identification information that allows the issuance order of channel programs issued by a host device to be recognized is displayed, and the input/output control device stores the identification information of the channel program in addition to the number of processed operations in the channel program being executed, thereby enabling the input/output control device, which performs a series of processes using a plurality of channel programs, to correctly perform retry processing, and
This has the advantage that the retry process can be completed in a short time, and also has the advantage that the host device only needs to display the identification information and reissue the retry channel program, and there is no need to reconfigure the channel program.
第1図は本発明による入出力制御装置の一実施例の構成
図、第2図はチャネルコマンドの一例を示す図、第3図
は一連の処理を行う複数チャネルプログラムの一例を示
す図、第4図乃至第6図は本発明の再試行制御方式の各
実施例の処理手順を示す図、第7図は従来の再試行制御
方式の処理手順を示す図である。 10……本体系装置(CPU)、 20……入出力制御装置(IOC)、 30……作業用メモリ、 40……チャネルインタフェース制御部、 50……記憶部、60……主装置、 70……主制御部。 Fig. 1 is a block diagram of an embodiment of an input/output control device according to the present invention, Fig. 2 is a diagram showing an example of a channel command, Fig. 3 is a diagram showing an example of a multiple channel program performing a series of processes, Figs. 4 to 6 are diagrams showing the processing procedures of each embodiment of the retry control method of the present invention, and Fig. 7 is a diagram showing the processing procedures of a conventional retry control method. 10: main system device (CPU), 20: input/output control device (IOC), 30: working memory, 40: channel interface control unit, 50: storage unit, 60: main device, 70: main control unit.
Claims (1)
ラムによって転送するデータを対象として、該チャネル
プログラムに従って並べ替えや加工等のデータ内容にか
かわる処理(以下、本来処理という)を実行する入出力
制御装置において、 チャネルプログラムに、その発行順序が認識できる識別
情報を表示するとともに、入出力制御装置に、実行した
チャネルプログラムの識別情報と、該チャネルプログラ
ム内での処理済動作数を記憶する手段を設け、 入出力制御装置は、新しく発行されたチャネルプログラ
ムの識別情報と記憶してある直前に実行したチャネルプ
ログラムの識別情報を比較し、一致していると再試行処
理と認識し、該再試行処理では、当該チャネルプログラ
ム中の処理済動作数分の動作で転送するデータに関して
は本来処理を行わずに動作を終了させ、その後の未処理
の動作から本来処理を含めて処理を実行する、 ことを特徴とする入出力制御装置の再試行制御方式。[Claim 1] An input/output control device which performs processing related to data content such as rearrangement and modification in accordance with multiple channel programs issued by a host device, for data to be transferred by the channel programs, wherein identification information enabling the issuance order to be recognized is displayed in the channel programs, and the input/output control device is provided with a means for storing the identification information of the executed channel program and the number of operations processed within the channel programs, wherein the input/output control device compares the identification information of the newly issued channel program with the stored identification information of the channel program executed immediately prior, and if they match, recognizes it as a retry process, and in the retry process, terminates the operation without performing the original processing for data to be transferred by operations corresponding to the number of operations processed in the channel program, and then executes processing including the original processing from the subsequent unprocessed operations. A retry control method for an input/output control device, characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125478A JPH0731643B2 (en) | 1987-05-22 | 1987-05-22 | I/O control unit retry control scheme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62125478A JPH0731643B2 (en) | 1987-05-22 | 1987-05-22 | I/O control unit retry control scheme |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63291148A JPS63291148A (en) | 1988-11-29 |
| JPH0731643B2 true JPH0731643B2 (en) | 1995-04-10 |
Family
ID=14911084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62125478A Expired - Fee Related JPH0731643B2 (en) | 1987-05-22 | 1987-05-22 | I/O control unit retry control scheme |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731643B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757847B2 (en) * | 1995-12-18 | 1998-05-25 | 日本電気株式会社 | Double reception avoidance method in basic procedure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142418A (en) * | 1983-12-28 | 1985-07-27 | Hitachi Ltd | Input/output error recovery system |
-
1987
- 1987-05-22 JP JP62125478A patent/JPH0731643B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63291148A (en) | 1988-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740969A (en) | Method and apparatus for recovering from hardware faults | |
| US5638508A (en) | Method and a system for processing a log record | |
| JPH02287858A (en) | Restarting system for distributed processing system | |
| JPH01269151A (en) | Multiprocessor system test method | |
| JPH0950424A (en) | Dump collection device and dump collection method | |
| JPH0731643B2 (en) | I/O control unit retry control scheme | |
| JP2718674B2 (en) | Database system | |
| JP2581141B2 (en) | Delayed journal merge method | |
| JPS6215897B2 (en) | ||
| JP3275492B2 (en) | Linked disk unit | |
| JPS61175739A (en) | File restoration system | |
| JP3463696B2 (en) | Online garbage collection processing method | |
| JP3262130B2 (en) | Information processing device | |
| JP2919457B1 (en) | Duplex device I/O control method and program recording medium | |
| JP2746796B2 (en) | I/O management system for hardware system testing and I/O management method | |
| JP3484707B2 (en) | Asynchronous data transfer controller | |
| EP0725343B1 (en) | Error prevention in computer systems | |
| JPS6218059B2 (en) | ||
| JP2936170B2 (en) | Failure handling method | |
| JPS63316242A (en) | Diagnosing system | |
| JP2692477B2 (en) | How to check the status of I/O devices | |
| JPS6180446A (en) | Recognition system for constitution of device | |
| JPH0279271A (en) | Fault processing system for magnetic disk device | |
| JPS60142446A (en) | Recovery processing system of backward fault | |
| JPS61220049A (en) | Trouble processing system for channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |