Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0732364B2 - Digital-to-analog converter - Google Patents
[go: Go Back, main page]

JPH0732364B2 - Digital-to-analog converter - Google Patents

Digital-to-analog converter

Info

Publication number
JPH0732364B2
JPH0732364B2 JP61070178A JP7017886A JPH0732364B2 JP H0732364 B2 JPH0732364 B2 JP H0732364B2 JP 61070178 A JP61070178 A JP 61070178A JP 7017886 A JP7017886 A JP 7017886A JP H0732364 B2 JPH0732364 B2 JP H0732364B2
Authority
JP
Japan
Prior art keywords
circuit
variable resistance
changeover
resistor
resistance circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61070178A
Other languages
Japanese (ja)
Other versions
JPS62227224A (en
Inventor
裕司 瀬川
邦彦 後藤
徹 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61070178A priority Critical patent/JPH0732364B2/en
Publication of JPS62227224A publication Critical patent/JPS62227224A/en
Publication of JPH0732364B2 publication Critical patent/JPH0732364B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔概 要〕 抵抗ストリング型D/A変換器と重み付けされた抵抗を組
合わせることにより、高精度のD/A変換器を小面積で実
現する。
DETAILED DESCRIPTION [Overview] By combining a resistor string type D / A converter and a weighted resistor, a highly accurate D / A converter can be realized in a small area.

〔産業上の利用分野〕[Industrial application field]

本発明は、使用素子数の低減及び入力デジタル値に対す
る出力アナログ量の正確な比例化を図ったデジタルアナ
ログ変換器に関する。
The present invention relates to a digital-to-analog converter in which the number of elements used is reduced and an output analog amount is accurately proportional to an input digital value.

〔従来の技術〕[Conventional technology]

基本的なデジタル/アナログ(D/A)変換器の構成とし
て、抵抗ストリング型とR−2R型が挙げられる。第2図
(a)に前者の、同図(b)に後者の例を示す。
As a basic configuration of the digital / analog (D / A) converter, there are a resistor string type and an R-2R type. An example of the former is shown in FIG. 2 (a) and an example of the latter is shown in FIG. 2 (b).

第2図(a)の抵抗ストリング型では互いに等しい値の
抵抗Rをn個(nは例えば16)直列に、基準電源Vr
(−),Vr(+)間に接続し、電源電圧をVとしてこれ
をn等分し、その各1つを抵抗の直列接続点より得、ア
ナログセレクタASへ入力する。アナログセレクタASへは
コントロールビット(入力デジタル値)CBを入力し、該
CBにより分割電圧の1つを選択し、バッファBUFを通し
て出力する。n=16の場合はCBは4ビットであり、16種
あるその0000,0001,0010,……1111により0,V/16,2V/16,
……15V/16を出力する。
In the resistor string type shown in FIG. 2 (a), n resistors R (n is, for example, 16) having the same value are connected in series to the reference power source Vr.
It is connected between (-) and Vr (+), the power supply voltage is V, and this is divided into n equal parts, and each one is obtained from the series connection point of the resistors and input to the analog selector AS. Input the control bit (input digital value) CB to the analog selector AS,
One of the divided voltages is selected by CB and output through the buffer BUF. When n = 16, CB is 4 bits, and there are 16 types of 0000, 0001, 0010, ... 1111, 0, V / 16, 2V / 16,
…… Outputs 15V / 16.

第2図(b)のR−2R型では、抵抗値がR,2Rの各抵抗
(同じ符号R,2Rで示す)をスイッチS1,S2,……Snと共に
図示の如く接続してなる。スイッチS1,S2,……はコント
ロールビットCBで1側又は0側に閉じる。この1,0はCB
の1,0に対応しており、またS1はLSB側、SnはMSB側各ス
イッチである。n=4とすればスイッチはS4までで、こ
れらを全て0側に閉じれば出力(バッファBUFの入力)
は0、S1のみ1側でS2〜S4は0側に閉じれば出力はV/1
6、S2のみ1側でS1,S3,S4は1側に閉じれば出力は2V/16
で、以下これに準ずる。
In the R-2R type of FIG. 2 (b), the resistors having resistance values R and 2R (shown by the same reference numerals R and 2R) are connected together with the switches S 1 , S 2 , ... Sn as shown in the figure. . The switches S 1 , S 2 , ... Are closed to the 1 side or 0 side by the control bit CB. This 1,0 is CB
1 and 0, S 1 is LSB side, Sn is MSB side switch. If n = 4, the switch is up to S 4 , and if all of them are closed to 0 side, output (input of buffer BUF)
Is 0, only S 1 is 1 side, and if S 2 to S 4 are closed to 0 side, the output is V / 1
Only 6 and S 2 are on 1 side, and if S 1 , S 3 , and S 4 are closed on 1 side, the output is 2V / 16
Then, the following applies to this.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

抵抗ストリング型は単調性がとれる半面、ビット数が大
になると抵抗数が大になり、所要面積が大になる。これ
に対してR−2R型は抵抗の数は少ないが、単調性がとれ
ない恐れがある。即ちスイッチS1,S2,……Snは具体的に
はトランジスタであるが、集積度を上げるには小型化す
る必要があり、小型トランジスタではオン抵抗が大にな
る。スイッチのオン抵抗が大になると、抵抗2Rにそのオ
ン抵抗が加わるのでR−2Rのラダー回路ではなくなって
しまい、コントロールビットCBを例えば0000,0001,001
0,……と昇順に変えて行ったとき出力アナログ電圧が0,
V/16,2V/16,……と単調増加を示さず、途中で一時減少
したりすることさえある。
The resistance string type is monotonic, but the larger the number of bits, the larger the number of resistors and the larger the required area. On the other hand, the R-2R type has a small number of resistors, but it may not be monotonic. That is, the switches S 1 , S 2 , ... Sn are specifically transistors, but they need to be miniaturized in order to increase the degree of integration, and the small transistors have a large on-resistance. When the on-resistance of the switch becomes large, the on-resistance is added to the resistor 2R, so that it is not an R-2R ladder circuit, and the control bit CB is set to, for example, 0000,0001,001.
When the output analog voltage is changed to 0, ...
It does not show a monotonic increase as V / 16, 2V / 16, ..., and may even decrease temporarily on the way.

アナログセレクタASも具体的にはトランジスタスイッチ
であり、抵抗分圧回路のタップ数だけのトランジスタを
設け、CBを入力とするデコーダの出力でその1つのトラ
ンジスタをオンにするもの、又はスイッチをトリー状に
配設し、各段のスイッチをCBで切換えるもの、等である
が、複数の抵抗を直列に接続してその各接続点を出力タ
ップとしたものでは上段の出力電圧が下段の出力電圧よ
り低くなることはあり得ず、アナログセレクタASを通し
た出力電圧でも上段出力電圧が下段出力電圧より低くな
ることはまずない。従って抵抗ストリング型では単調性
はあるが、抵抗数が多いのは問題である。例えばn=8
であれば抵抗は28=256個になり、スイッチ等もそれだ
け多くなる。
The analog selector AS is also specifically a transistor switch, which is provided with as many transistors as the number of taps of the resistance voltage divider circuit, and one of the transistors is turned on by the output of the decoder having CB as an input, or the switch is in a tree shape. The output voltage of the upper stage is more than the output voltage of the lower stage in the case where multiple switches are connected in series and each connection point is an output tap. It cannot be lowered, and even with the output voltage through the analog selector AS, the upper output voltage is unlikely to be lower than the lower output voltage. Therefore, the resistor string type has monotonicity, but the large number of resistors is a problem. For example, n = 8
If so, the number of resistors will be 2 8 = 256, and the number of switches will increase accordingly.

本発明は単調性もあり、所要スイッチ数もそれ程多くな
いD/A変換回路を提供しようとするものである。
The present invention is intended to provide a D / A conversion circuit which is monotonic and does not require so many switches.

そしてそれによる本発明の構成は、入力デジタル値の上
位nビット(D4〜D7)を受け、それに対応するステップ
のアナログ電圧を出力する抵抗ストリング型のデジタル
アナログ変換部と、 前記デジタルアナログ変換部の抵抗ストリングの正電源
側と正電源(Vr(+))との間および負電源側と負電源
(Vr(−))との間にそれぞれ挿入された第1の可変抵
抗回路と第2の可変抵抗回路とからなり、前記入力デジ
タル値の下位mビットに従って前記変換部の1ステップ
分の電圧を2m分の1で細分した電位を出力する重み付け
回路とを備え、 前記重み付け回路の第1の可変抵抗回路および第2の可
変抵抗回路は、それぞれ2分の1ずつ重みの異なるm個
の抵抗(R/2,R/4,……)と、当該m個の抵抗の各々を前
記下位mビットの対応するビットの値に応じて選択して
直列回路に接続を行いあるいは直列回路の接続からの切
り離しを行うm段に縦続されたm個の切換スイッチから
なるスイッチ群とを有し、各段の切換スイッチは前記抵
抗を介して前段と次段とを接続するスイッチングトラン
ジスタか、前段と次段とを前記抵抗を介さずに直接接続
するスイッチングトランジスタかのいずれかを動作させ
て切換選択するように構成され、共通のビットで制御さ
れる前記第1の可変抵抗回路の切換スイッチと第2の可
変抵抗回路の切換スイッチは相補的に切換動作を行い、
前記第1の可変抵抗回路の入力端、出力端間に介在する
切換スイッチの抵抗の和、及び第2の可変抵抗回路の入
力端、出力端間に介在する切換スイッチの抵抗値の和
は、切換スイッチの切換状態に係らず一定であることを
特徴とする。
The configuration of the present invention by which receives the upper n bits of the input digital value (D 4 ~D 7), a digital-analog converter of the resistor string type that outputs an analog voltage corresponding steps thereto, said digital-to-analog converter The first variable resistance circuit and the second variable resistance circuit respectively inserted between the positive power source side and the positive power source (Vr (+)) and between the negative power source side and the negative power source (Vr (-)) of the resistor string And a weighting circuit that outputs a potential obtained by subdividing the voltage for one step of the conversion unit by 1 / m according to the lower m bits of the input digital value. Of the variable resistance circuit and the second variable resistance circuit, each of the m resistances (R / 2, R / 4, ...) Having different weights by one-half and each of the m resistances being the lower order. to the value of the corresponding bit of m bits A switch group consisting of m number of changeover switches cascaded in m stages for selecting and connecting to the series circuit or disconnecting from the connection of the series circuit. Via a switching transistor that connects the previous stage and the next stage via a switching transistor or a switching transistor that directly connects the previous stage and the next stage without using the resistor to perform switching selection, and a common bit The change-over switch of the first variable resistance circuit and the change-over switch of the second variable resistance circuit controlled by
The sum of the resistances of the changeover switches interposed between the input end and the output end of the first variable resistance circuit and the sum of the resistance values of the changeover switches interposed between the input end and the output end of the second variable resistance circuit are: It is characterized in that it is constant regardless of the changeover state of the changeover switch.

〔作用〕[Action]

第1図に示すように本発明では抵抗ストリング型DACと
重み付け回路を使用する。抵抗ストリングは(n−1)
個の抵抗Rを直列にしたものと、その各接続点の電位を
入力されコントロールビットCBによりその1つを選択す
るアナログセレクタASおよびバッファBUFからなり、こ
れは第2図(a)と同種のものである。重み付け回路は
抵抗R/2,R/4,R/8,……とそのスイッチS11〜S14,S21〜S
24からなり、これは図示のように2群設けられて一方は
負電源Vr(−)と抵抗ストリングの下端との間にまた他
方は正電源Vr(+)と抵抗ストリングの上端との間に設
けられる。
As shown in FIG. 1, the present invention uses a resistor string type DAC and a weighting circuit. Resistance string is (n-1)
It consists of a series of resistors R, an analog selector AS for inputting the potential of each connection point and selecting one of them by the control bit CB, and a buffer BUF. This is the same type as in FIG. 2 (a). It is a thing. The weighting circuit consists of resistors R / 2, R / 4, R / 8, ... and their switches S 11 to S 14 , S 21 to S.
24 , which are provided in two groups as shown, one between the negative power supply Vr (-) and the lower end of the resistor string and the other between the positive power supply Vr (+) and the upper end of the resistor string. It is provided.

上側の重み付け抵抗群は、その総和が、抵抗ストリング
の一つの抵抗Rに等しい。即ち、上側の重み付け抵抗群
はR/2+R/4+R/8+R/16+R/16=Rである。下側の抵抗
群はR/2,R/4,R/8,R/16で、総和は15R/16である。下側の
抵抗群は上側の抵抗群と逆に挿脱される。即ちスイッチ
S11が0側に閉じている(R/16を除いている)とき、ス
イッチS21は1側(R/16を挿入する側)に閉じており、R
/8,R/4,……についても同様である。こうして、一方で
除いたら他方で同じものを挿入するので、重み付け抵抗
群の総和は常にRである。
The sum of the upper weighted resistance group is equal to one resistance R of the resistance string. That is, the upper weighting resistance group is R / 2 + R / 4 + R / 8 + R / 16 + R / 16 = R. The lower resistance group is R / 2, R / 4, R / 8, R / 16, and the sum total is 15R / 16. The lower resistance group is inserted and removed in the opposite manner to the upper resistance group. Ie switch
When S 11 is closed to the 0 side (except R / 16), switch S 21 is closed to the 1 side (the side where R / 16 is inserted), and R
The same applies to / 8, R / 4, .... In this way, the sum of the weighting resistor groups is always R, since the same one is inserted in the other except the one in the other.

この回路では抵抗ストリングで2nのステップ数が得られ
(nビットのD/A変換ができ)、その各ステップを重み
付け抵抗群で2mステップ(mは重み付け抵抗R/2,R/4,…
…の個数)に細分するので、全体では2m+nのステップが
得られ、m+nビットのD/A変換をすることができる。
In this circuit, 2n steps can be obtained with the resistor string (n-bit D / A conversion is possible), and each step is 2m steps with the weighting resistor group (m is a weighting resistor R / 2, R / 4, ...
..), so that steps of 2m + n can be obtained as a whole, and m / n-bit D / A conversion can be performed.

〔実施例〕〔Example〕

8ビットD/A変換器の実施例を第3図に示す。アナログ
セレクタASにはスイッチのトリー回路を使用している。
バッファBUFは、演算増幅器+入力端をアナログセレク
タASの出力端に結び、−入力端には出力端を接続して10
0%負帰還して利得1の電圧ホロアにしてある。入力端
のコンデンサCは、スイッチ切換時の入力電圧安定化用
である。
An embodiment of the 8-bit D / A converter is shown in FIG. The analog selector AS uses a switch tree circuit.
The buffer BUF connects the operational amplifier + input terminal to the output terminal of the analog selector AS, and connects the output terminal to the − input terminal.
A voltage follower with a gain of 1 is obtained by performing 0% negative feedback. The capacitor C at the input end is for stabilizing the input voltage when switching the switch.

抵抗ストリングは抵抗値Rの抵抗を15個を接続してな
り、重み付け抵抗群はR/2,R/4,R/8,R/16,R/16としてい
る。これらの重み付け抵抗の挿脱スイッチは8ビットデ
ジタル入力の下位4ビットD0,D1,D2,D3で切換え、抵抗
ストリングは上位4ビットD4〜D7で切換える。
The resistor string is formed by connecting 15 resistors having a resistance value R, and the weighting resistor group is R / 2, R / 4, R / 8, R / 16, R / 16. These weighting resistor insertion / removal switches are switched by the lower 4 bits D0, D1, D2, D3 of the 8-bit digital input, and the resistor string is switched by the upper 4 bits D4 to D7.

スイッチのオン抵抗およびバッファBUFの入力電流を無
視すると、基準電源Vr(+),Vr(−)間の抵抗の総和
は、スイッチをどのように切換えても16R一定である。
抵抗ストリングの下段A点の電位は であり(こゝでV=Vr(+)−Vr(−)、Dは当該ビッ
トのデータ1,0)、D0〜D3が0000なら0、0001ならV/25
6、0010なら2V/256,……1111なら15V/256になる。抵抗
ストリングでは1ステップでV/16だけ変り、重み付け抵
抗群と抵抗ストリングで出力電圧は になる。つまり8ビットD/A変換出力が得られる。一例
を次表に示す。こゝではVr(+)=3.78V、Vr(−)=
1.22Vとしており、アナログ出力電圧V0で表わされる。重み付け回路部での1ステップは0.01
V、抵抗ストリング部での1ステップは0.16Vである。
Ignoring the on resistance of the switch and the input current of the buffer BUF, the total resistance between the reference power supplies Vr (+) and Vr (-) is 16R constant no matter how the switch is switched.
The potential at the lower point A of the resistor string is (Here, V = Vr (+) − Vr (−), D is the bit data 1,0), D 0 to D 3 is 0000, 0, 0001 is V / 25
6 and 0010 will be 2V / 256, …… 1111 will be 15V / 256. The resistance string changes by V / 16 in one step, and the output voltage is changed by the weighting resistance group and the resistance string. become. That is, an 8-bit D / A conversion output can be obtained. An example is shown in the following table. In this case, Vr (+) = 3.78V, Vr (−) =
1.22V, and the analog output voltage V 0 is It is represented by. 0.01 in one step in weighting circuit
V, 1 step in the resistor string part is 0.16V.

8ビットD/A変換器では、抵抗ストリングのみで実現す
ると256本の抵抗が必要になるが、本発明では15+9=2
4本で済み、小面積化が可能である。また単調性も得ら
れる。
In an 8-bit D / A converter, 256 resistors are required if it is realized by only a resistor string, but in the present invention, 15 + 9 = 2
Only 4 pieces are needed, and the area can be reduced. Also, monotonicity can be obtained.

即ち本回路の抵抗ストリング部分についての単調性は第
2図(a)と同じであり、また重み付け抵抗部分につい
ては、直列に入っている抵抗を挿脱するだけなので、ス
イッチのオン抵抗を考慮しても抵抗挿入後は挿入前より
抵抗は確実に高く、電位の逆転はない。特に図示のよう
に切換スイッチS11,S12,……を用いると、スイッチのオ
ン抵抗をR0として例えばR/16については、挿入前はR0
挿入後はR/16+R0であり、R/16が確実に挿脱されてい
る。他の抵抗についても同様である。
That is, the monotonicity of the resistor string portion of this circuit is the same as that of FIG. 2 (a), and the weighting resistor portion only has to insert and remove the resistors in series. However, after inserting the resistance, the resistance is certainly higher than before insertion, and there is no potential reversal. In particular, when the changeover switches S 11 , S 12 , ... are used as shown in the figure, the ON resistance of the switch is set to R 0 , and for example, for R / 16, R 0 before insertion,
After insertion, R / 16 + R 0 , and R / 16 is securely inserted and removed. The same applies to other resistors.

重み付け抵抗群は抵抗ストリングの1ステップを複数段
に細分するものであり、その細分数は2,4,8,……のいず
れでもよい。
The weighting resistor group is for subdividing one step of the resistor string into a plurality of stages, and the subdivision number may be any of 2, 4, 8, ....

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、少数の抵抗及びス
イッチで多ビットのD/A変換を行なうことができ、また
単調性も失なわないA/D変換器を提供することができ
る。
As described above, according to the present invention, it is possible to provide an A / D converter that can perform multi-bit D / A conversion with a small number of resistors and switches and that does not lose monotonicity.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理説明図、 第2図は従来例の説明図、 第3図は本発明の実施例を示す回路図である。 第1図でR,R,……及びASは抵抗ストリング型D/A変換
部、抵抗R/2,R/4,……及びスイッチS11〜S14,S21〜S24
は重み付け回路である。
FIG. 1 is an explanatory view of the principle of the present invention, FIG. 2 is an explanatory view of a conventional example, and FIG. 3 is a circuit diagram showing an embodiment of the present invention. In FIG. 1, R, R, ... And AS are resistor string type D / A converters, resistors R / 2, R / 4, ... And switches S 11 to S 14 , S 21 to S 24.
Is a weighting circuit.

フロントページの続き (72)発明者 水谷 徹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−133031(JP,A) 特開 昭60−191522(JP,A) 特開 昭59−44125(JP,A) 特開 昭56−132815(JP,A)Continued Front Page (72) Toru Mizutani Toru Mizutani, 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa, Fujitsu Limited (56) References JP 58-133031 (JP, A) JP 60-191522 (JP, A) JP-A-59-44125 (JP, A) JP-A-56-132815 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力デジタル値の上位nビット(D4〜D7
を受け、それに対応するステップのアナログ電圧を出力
する抵抗ストリング型のデジタルアナログ変換部と、 前記デジタルアナログ変換部の抵抗ストリングの正電源
側と正電源(Vr(+))との間および負電源側と負電源
(Vr(−))との間にそれぞれ挿入された第1の可変抵
抗回路と第2の可変抵抗回路とからなり、前記入力デジ
タル値の下位mビットに従って前記変換部の1ステップ
分の電圧を2m分の1で細分した電位を出力する重み付け
回路とを備え、 前記重み付け回路の第1の可変抵抗回路および第2の可
変抵抗回路は、それぞれ2分の1ずつ重みの異なるm個
の抵抗(R/2,R/4,……)と、当該m個の抵抗の各々を前
記下位mビットの対応するビットの値に応じて選択して
直列回路に接続を行いあるいは直列回路の接続からの切
り離しを行うm段に縦続されたm個の切換スイッチから
なるスイッチ群とを有し、各段の切換スイッチは前記抵
抗を介して前段と次段とを接続するスイッチングトラン
ジスタか、前段と次段とを前記抵抗を介さぜに直接接続
するスイッチングトランジスタかのいずれかを動作させ
て切換選択するように構成され、共通のビットで制御さ
れる前記第1の可変抵抗回路の切換スイッチと第2の可
変抵抗回路の切換スイッチは相補的に切換動作を行い、
前記第1の可変抵抗回路の入力端、出力端間に介在する
切換スイッチの抵抗の和、及び第2の可変抵抗回路の入
力端、出力端間に介在する切換スイッチの抵抗値の和
は、切換スイッチの切換状態に係らず一定であることを
特徴とするデジタルアナログ変換器。
1. Upper n bits (D 4 to D 7 ) of an input digital value
A resistor string type digital-analog converter for receiving an analog voltage at a step corresponding thereto, and a positive power source (Vr (+)) and a negative power source of the resistor string of the digital-analog converter. Side and a negative power source (Vr (-)), which are respectively inserted between a first variable resistance circuit and a second variable resistance circuit, and one step of the conversion unit according to the lower m bits of the input digital value. A weighting circuit that outputs a potential obtained by subdividing the voltage of 1 minute into 1 / m, and the first variable resistance circuit and the second variable resistance circuit of the weighting circuit each have a different weight by 1/2. Resistors (R / 2, R / 4, ...) And each of the m resistors are selected according to the value of the corresponding bit of the lower m bits to connect to a series circuit or a series circuit. Disconnect from the connection And a switch group consisting of m changeover switches that are cascaded in m stages, and the changeover switch of each stage is a switching transistor that connects the previous stage and the next stage via the resistor, or the previous stage and the next stage. The changeover switch and the second variable resistance of the first variable resistance circuit, which are configured to operate and select one of the switching transistors directly connected to the wind through the resistor, and which are controlled by a common bit. The changeover switch of the circuit performs the changeover operation complementarily,
The sum of the resistances of the changeover switches interposed between the input end and the output end of the first variable resistance circuit and the sum of the resistance values of the changeover switches interposed between the input end and the output end of the second variable resistance circuit are: A digital-to-analog converter, which is constant regardless of the changeover state of a changeover switch.
JP61070178A 1986-03-28 1986-03-28 Digital-to-analog converter Expired - Fee Related JPH0732364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61070178A JPH0732364B2 (en) 1986-03-28 1986-03-28 Digital-to-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61070178A JPH0732364B2 (en) 1986-03-28 1986-03-28 Digital-to-analog converter

Publications (2)

Publication Number Publication Date
JPS62227224A JPS62227224A (en) 1987-10-06
JPH0732364B2 true JPH0732364B2 (en) 1995-04-10

Family

ID=13424012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61070178A Expired - Fee Related JPH0732364B2 (en) 1986-03-28 1986-03-28 Digital-to-analog converter

Country Status (1)

Country Link
JP (1) JPH0732364B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130528B2 (en) * 1990-07-31 2001-01-31 日本電気株式会社 Digital to analog converter
JP2937452B2 (en) * 1990-10-12 1999-08-23 日本電気株式会社 Digital to analog converter
US5617091A (en) * 1994-09-02 1997-04-01 Lowe, Price, Leblanc & Becker Resistance ladder, D-A converter, and A-D converter
JP4299419B2 (en) * 1999-11-08 2009-07-22 富士通マイクロエレクトロニクス株式会社 Digital-analog converter circuit
JP3281621B2 (en) 1999-12-21 2002-05-13 松下電器産業株式会社 High precision DA conversion circuit
EP1562167B1 (en) * 2004-02-04 2018-04-11 LG Display Co., Ltd. Electro-luminescence display
JP2009302973A (en) * 2008-06-13 2009-12-24 Sharp Corp D/a converter and reference voltage circuit with the same
JP2010258950A (en) * 2009-04-28 2010-11-11 Seiko Epson Corp Comparison circuit, integrated circuit device, and electronic apparatus
JP7583333B2 (en) * 2021-08-17 2024-11-14 日本電信電話株式会社 Digital-to-Analog Conversion Circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132815A (en) * 1980-03-21 1981-10-17 Nec Corp Reference step voltage generating circuit
JPS58133031A (en) * 1982-02-02 1983-08-08 Toshiba Corp Digital-analog conversion circuit
JPS5944125A (en) * 1982-09-07 1984-03-12 Toshiba Corp Digital-analog converter
JPS60191522A (en) * 1984-03-12 1985-09-30 Nissin Electric Co Ltd Resistance output device

Also Published As

Publication number Publication date
JPS62227224A (en) 1987-10-06

Similar Documents

Publication Publication Date Title
US5495245A (en) Digital-to-analog converter with segmented resistor string
US4491825A (en) High resolution digital-to-analog converter
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
CA1177966A (en) High resolution digital-to-analog converter
EP0102609B1 (en) Digital-analog converter
US5877717A (en) D/A converter with a Gamma correction circuit
US5801655A (en) Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter
US6346899B1 (en) Analog current mode D/A converter using transconductors
US4198622A (en) Double digital-to-analog converter
US6617989B2 (en) Resistor string DAC with current source LSBs
US20020145552A1 (en) Digital to analogue converter
US5283580A (en) Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation
US6778122B2 (en) Resistor string digital to analog converter with differential outputs and reduced switch count
JPH0732364B2 (en) Digital-to-analog converter
CN108702158B (en) Digital-to-Analog Converter and Digital-to-Analog Conversion Method
KR20010016922A (en) Digital-to-analog converter capable of fast switching and precision voltage conversion
US6252534B1 (en) Resistor string DAC with current mode interpolation
EP1738466A1 (en) Digital to analogue converters
EP0952672A2 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
US4591826A (en) Gray code DAC ladder
KR100454860B1 (en) Digital-to-analog converter
JP3292070B2 (en) D / A converter
JP2001127634A (en) D/a converter
US4668936A (en) Untrimmed 12 bit monotonic all capacitive A to D converter
JPH06132828A (en) D / A converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees