JPH0732530B2 - Short-circuit protection method for power converter - Google Patents
Short-circuit protection method for power converterInfo
- Publication number
- JPH0732530B2 JPH0732530B2 JP60144617A JP14461785A JPH0732530B2 JP H0732530 B2 JPH0732530 B2 JP H0732530B2 JP 60144617 A JP60144617 A JP 60144617A JP 14461785 A JP14461785 A JP 14461785A JP H0732530 B2 JPH0732530 B2 JP H0732530B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- short
- gate
- circuit
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ゲートターンオフサイリスタ(単に、GTO
とも略記する。)の如き自己消弧可能な電力用半導体素
子を用いた電力変換装置における短絡保護方式に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a gate turn-off thyristor (simply a GTO
Also abbreviated. Short circuit protection method in a power converter using a power semiconductor element capable of self-extinguishing.
一般に、GTO等の自己消弧形電力用半導体素子には最大
可制御電流値が規定してあり、この値を越えて素子が電
流をしや断すると破壊に至ることが知られている。そこ
で、従来からも種々の保護方式が提案されている。Generally, the maximum controllable current value is specified for the self-extinguishing type power semiconductor element such as GTO, and it is known that if the element exceeds or exceeds this value, the current is cut off or destroyed. Therefore, various protection methods have been conventionally proposed.
第4図は保護方式の従来例を示す構成図である。同図に
おいて、1は直流電源、2ははヒユーズ等の過電流保護
装置、3はフイルタリアクトル、4はフイルタコンデン
サ、5は環流ダイオード、6は限流リアクトル、7は減
衰抵抗、G1〜G6はゲートターンオフサイリスタ、D1〜D6
はダイオードであり、これらによつて良く知られている
インバータ装置が構成される。なお、制限リアクトル6
は、インバータブリツジ部でのアーム短絡および負荷短
絡時の電流上昇率(di/dt)と、短絡電流のピーク値を
抑制するために付加されるものである。また、12は短絡
監視回路、13はゲート制御回路、14はゲート駆動回路で
あり、アーム短絡時にはこれらの回路が動作してGTOの
保護が行なわれる。なお、10は負荷である。FIG. 4 is a block diagram showing a conventional example of a protection system. In the figure, 1 is a DC power supply, 2 is an overcurrent protection device such as fuse, 3 is a filter reactor, 4 is a filter capacitor, 5 is a freewheeling diode, 6 is a current limiting reactor, 7 is a damping resistor, and G1 to G6 are Gate turn-off thyristors, D1 to D6
Is a diode, which constitutes a well-known inverter device. In addition, limit reactor 6
Is added in order to suppress the peak value of the short-circuit current and the current increase rate (di / dt) at the time of arm short circuit and load short circuit in the inverter bridge part. Further, 12 is a short-circuit monitoring circuit, 13 is a gate control circuit, and 14 is a gate drive circuit. When the arm is short-circuited, these circuits operate to protect the GTO. In addition, 10 is a load.
こゝで、何らかの原因でゲートターンオフサイリスタG
1,G2がアーム短絡すると、コンデンサ4→リアクトル6
→G1→G2というルートで短絡振動電流が流れる。このと
きの振動電流は次式の如く表わされ、負荷電流に重畳さ
れる。ただし、こゝでは抵抗分による減衰を無視してい
る。Now, for some reason, the gate turn-off thyristor G
When 1 and G2 arm short-circuit, capacitor 4 → reactor 6
→ Short-circuit oscillating current flows through the route of G1 → G2. The oscillating current at this time is expressed by the following equation and is superimposed on the load current. However, here, the attenuation due to resistance is ignored.
ここに、Cはフイルタコンデンサ4の容量値、Lは制限
リアクトル6のインダクタンス値、Eはフイルタコンデ
ンサ4の電圧、ωは角周波数 である。 Where C is the capacitance value of the filter capacitor 4, L is the inductance value of the limiting reactor 6, E is the voltage of the filter capacitor 4, and ω is the angular frequency. Is.
そして、このアーム短絡事故に対する半導体(GTO)保
護方法として、従来は主として次のような方法がとられ
ている。As a semiconductor (GTO) protection method against this arm short circuit accident, the following methods have been mainly used conventionally.
(イ)大きなインダクタンスをもつ制限リアクトルを挿
入し、しや断電流が可制御電流を越えないようにdi/dt
を抑制して、GTO自身で事故電流をしや断し保護する方
法。(B) Insert a limiting reactor with a large inductance to prevent the breaking current from exceeding the controllable current di / dt.
The method of suppressing the accident current and protecting against the accident current by GTO itself.
(ロ)GTOで事故電流をしや断しないようにし、他の保
護装置で事故電流を切断する方法。(B) A method of cutting off the accident current with another protective device so that the GTO does not cut or cut off the accident current.
以下にそれぞれの場合の動作について説明する。The operation in each case will be described below.
(イ)の保護方法 第5図にアーム短絡保護時のGTOの電流波形を示す。(A) Protection method Fig. 5 shows the GTO current waveform when arm short circuit protection is performed.
ここで、t1は短絡電流が検知レベルISを越えてから検知
信号を出すまでの時間、t2は検知信号が出てからGTOに
ゲートオフ信号が出るまでの時間、t3はゲートオフ信号
が出てからGTOが実際に電流をしや断するまでの時間(G
TOのストレージ時間)をそれぞれ表わしている。すなわ
ち、インバータ運転中にアーム短絡事故が起きると、負
荷電流ILからほぼdi/dt=E/Lの傾きで電流が上昇し、こ
の電流が検知レベルISを越えてt1+t2時間後に、GTOの
ゲートにゲートオフ電流が流れはじめる。GTOのゲート
にオフ電流が流れてからt3後にGTOは電流をしや断する
が、この電流値が可制御電流IATO以下ならばGTOが破壊
することはない。なお、この場合に必要なインダクタン
ス値はIOFFIATOとなるように、次式の如く決められ
る。Where t 1 is the time from when the short-circuit current exceeds the detection level I S until the detection signal is output, t 2 is the time from when the detection signal is output to when the gate-off signal is output to the GTO, and t 3 is the gate-off signal. Time from output to when GTO actually turns off current (G
Storage time of TO). That is, when the arm short circuit during inverter operation occurs, a current with a slope of approximately di / dt = E / L from the load current I L is increased, the t 1 + t 2 hours after the current exceeds the detection level I S , The gate-off current begins to flow in the gate of GTO. Although the GTO turns on and off the current after t 3 after the off-current flows in the gate of the GTO, the GTO is not destroyed if this current value is less than the controllable current I ATO . The inductance value required in this case is determined by the following equation so that I OFF I ATO .
ここに、Emaxは入力電圧Eの変動範囲の最大値を表わし
ている。 Here, E max represents the maximum value of the fluctuation range of the input voltage E.
(ロ)の保護方法 第6図にアーム短絡保護時のGTO電流波形を示す。(B) Protection method Figure 6 shows the GTO current waveform during arm short circuit protection.
ここで、t1は短絡電流が検知レベルISを越えてから検知
信号を出すまでの時間、t2は検知信号が出てからGTOを
ゲートオフ禁止とするまでの時間である。すなわち、ア
ーム短絡事故が起きると、負荷電流ILからほぼdi/dt=E
/Lの傾きで電流が上昇し、検知レベルISを越えるとt1+
t2後にゲートオフ禁止指令が出て、それ以降はゲートオ
フ信号が出ないため、GTOがしや断されることはなく、
先の(1)式で示される振動電流がGTOに流れる。ま
た、アーム短絡検知と同時に第4図に示す過電流保護装
置2が動作し、電源から装置を切りはなして保護を完了
する。この間、前述の振動電流および保護装置2が限流
動作を完了するまでに電源から流れ込む電流に対しては
素子が耐え得るよう考慮されている。この時、必要なイ
ンダクタンス値は、 の如く表わされる。ただし、このインダクタンス値は上
述した素子耐量の関係から大きめに選ばれることがあ
る。Here, t 1 is the time from when the short-circuit current exceeds the detection level I S to the output of the detection signal, and t 2 is the time from the output of the detection signal to the GTO gate inhibition. That is, when an arm short circuit accident occurs, the load current I L is almost di / dt = E.
When the current rises at the slope of / L and exceeds the detection level I S , t 1 +
gate-off prohibition command after t 2 is out, since the later is not out gate-off signal, never GTO is to and disconnection,
The oscillating current shown in the equation (1) above flows into the GTO. At the same time when the arm short circuit is detected, the overcurrent protection device 2 shown in FIG. 4 operates to disconnect the device from the power supply and complete the protection. During this period, it is considered that the element can withstand the above-mentioned oscillating current and the current flowing from the power supply before the protection device 2 completes the current limiting operation. At this time, the required inductance value is It is expressed as. However, this inductance value may be selected relatively large in view of the above-mentioned element withstand capability.
上記(イ)の方法では、制限リアクトルにインダクタン
ス値の大きなものが必要なため、装置が大形化して高価
となるばかりでなく、このリアクトルによるエネルギー
を消費する減衰抵抗器も大形化し、損失エネルギーが大
きくなつて効率低下を招くという問題がある。In the above method (a), since the limiting reactor needs to have a large inductance value, not only the device becomes large and expensive, but also the damping resistor that consumes energy by this reactor becomes large and the loss is increased. There is a problem that the energy becomes large and the efficiency is lowered.
一方、(ロ)の方法によればインダクタンス値をあまり
大きくせずにすみ、上記のような問題がないため、実際
にはこの方式が多く採用されている。On the other hand, according to the method (b), the inductance value does not need to be increased so much and the above-mentioned problem does not occur. Therefore, in practice, this method is often used.
しかしながら、この方法の場合には、どのような状況で
あつても電流が検知レベルISを越えると、保護装置2を
動作させてしまうという難点がある。すなわち、電車線
などのように電圧変動幅が非常に大きい場合を考える
と、電源電圧が低くてdi/dtが小さな時(第6図のハツ
チングの部分)には、短絡検知後にゲートオフしても、
GTO電流はIATO以下のためしや断できるし、また負荷短
絡などの場合には短絡回路にインダクタンス分があるこ
とが多く、di/dtが小さいため同様にしてゲートオフに
よる保護が可能である。つまり、(ロ)の方法の場合に
は、GTOをしや断して保護できる場合であつても、GTOに
は過大な電流を流して保護装置を動作させるため、GTO
素子や保護装置を劣化させ、事故回数が多くなると装置
信頼性が低下するなどの問題がある。However, in the case of this method, there is a problem that the protection device 2 is operated when the current exceeds the detection level I S under any circumstances. In other words, considering the case where the voltage fluctuation range is very large, such as in the case of train lines, when the power supply voltage is low and di / dt is small (hatched area in Fig. 6), even if the gate is turned off after the short circuit is detected. ,
Since the GTO current is less than I ATO, it can be cut off, and in the case of a load short circuit, there is often an inductance component in the short circuit, and since di / dt is small, protection by gate off is possible in the same way. In other words, in the case of the method (b), even when the GTO can be protected by cutting it off, an excessive current is supplied to the GTO to operate the protection device.
When the number of accidents is increased by deteriorating the element and the protection device, there is a problem that the device reliability is lowered.
したがつて、この発明は、短絡事故時に短絡電流の状況
に応じた適切な半導体保護を行なうことが可能な保護方
式を提供することを目的とする。Therefore, it is an object of the present invention to provide a protection method capable of performing appropriate semiconductor protection according to the situation of a short circuit current at the time of a short circuit accident.
自己消弧形素子を用いた電力変換装置の入力電圧を検出
する電圧検出器と、該素子に流れる電流を検出する電流
検出器と、該電流を監視することにより事故が発生した
ことを検知する短絡検知手段と、該短絡検知時に前記電
圧,電流の検出値および前記電流が検出されてから実際
にゲートオフ信号が出力されるまでの時間に基づいて所
定の演算式により前記素子の遮断電流を演算する演算手
段と、この演算結果を前記素子の可制御電流値と比較し
て短絡電流遮断の可否を判別する判別手段とを備え、該
判別手段は、遮断電流が素子の可制御電流値以下のとき
に遮断可と判断し、前記素子にて電流遮断を行うべくゲ
ートオフ信号を出力し、 前記遮断電流が素子の可制御電流値より大きいときに遮
断否と判断し、前記素子では電流遮断しないようにゲー
トオフ禁止信号を出力する。A voltage detector that detects the input voltage of a power conversion device that uses a self-extinguishing element, a current detector that detects the current that flows through the element, and the fact that an accident has occurred is detected by monitoring the current. Short circuit detection means, and the cutoff current of the element is calculated by a predetermined calculation formula based on the voltage and current detection values at the time of detecting the short circuit and the time from the detection of the current to the actual output of the gate-off signal. And a judgment means for comparing the calculation result with a controllable current value of the element to judge whether short-circuit current interruption is possible, and the judgment means is such that the interruption current is equal to or less than the controllable current value of the element. When it is determined that the current can be interrupted, a gate-off signal is output to interrupt the current in the element, and when the interrupt current is larger than the controllable current value of the element, it is determined to be interrupted, and the current is not interrupted in the element. The gate-off prohibition signal is output to.
第1図はこの発明の特徴を最も良く表わす主要図であ
る。同図からも明らかなように、短絡検知手段91、しや
断電流演算手段92およびしや断可否判別手段93を設けた
点が特徴であり、その他の部分は第4図と同様である。
たゞし、ブリツジインバータ部(G1〜G6,D1〜D6)は、
簡単のため同図では符号8にて示されている。FIG. 1 is a main view that best represents the features of the present invention. As is apparent from the figure, the short circuit detecting means 91, the breaking current calculating means 92 and the breaking judgment means 93 are provided, and the other parts are the same as in FIG.
However, the bridge inverter section (G1 to G6, D1 to D6)
For simplification, reference numeral 8 is shown in the figure.
短絡検知手段91は電流検出器11からの出力を監視してお
り、これが所定の過電流検知レベルISを越えたことをも
つて短絡事故を検知し、所定の検知信号を出力する。し
や断電流演算手段92はこの検知信号を受けると、次式の
如く表わされるしや断電流IOFFを演算する。The short-circuit detection means 91 monitors the output from the current detector 11, detects that a short-circuit accident has occurred when this exceeds a predetermined overcurrent detection level I S , and outputs a predetermined detection signal. Upon receiving this detection signal, the breaking current calculating means 92 calculates the breaking current I OFF represented by the following equation.
IOFF=IS+(E/L)×(t1+t2+t3) …(4) ここに、ISは過電流検知レベル、Eは入力電圧(フイル
タコンデンサ電圧)、Lは制限リアクトルインダクタン
ス値、t1は短絡電流が検知レベルISを越えてから短絡検
知するまでの時間、t2は短絡検知してからGTOにゲート
オフ信号を出すまでの時間、t3はGTOのストレージ時間
を表わしている。I OFF = I S + (E / L) × (t 1 + t 2 + t 3 ) (4) where I S is the overcurrent detection level, E is the input voltage (filter capacitor voltage), and L is the limiting reactor inductance. Value, t 1 is the time from when the short-circuit current exceeds the detection level I S to when the short-circuit is detected, t 2 is the time from when the short-circuit is detected to when the gate-off signal is output to GTO, and t 3 is the GTO storage time. ing.
上記(4)式のうち、L,t1,t2,t3は既知であり、入力電
圧Eはコンデンサ電圧を検出する電圧検出器15を介して
得られる。また、過電流検知レベルISは電流検出器11を
介して得るか、予め設定された値を用いることができ
る。こうしてしや断電流演算手段92によつて得られたI
OFFは、しや断可否判断手段93によりGTOの可制御電流I
ATOと比較され、IOFFIATOならばゲートオフ信号を出
し、IOFF>IATOならばゲートオフ禁止信号を出すように
する。In the above equation (4), L, t 1 , t 2 , and t 3 are known, and the input voltage E is obtained via the voltage detector 15 which detects the capacitor voltage. The overcurrent detection level I S can be obtained via the current detector 11 or a preset value can be used. In this way, I obtained by the disconnection current calculation means 92
When the power is OFF , the GTO controllable current I
It is compared with ATO. If I OFF I ATO , the gate-off signal is output, and if I OFF > I ATO , the gate-off prohibition signal is output.
第2図はこの発明の実施例を示すブロツク図、第3図は
処理装置の動作を説明するためのフローチヤートであ
る。FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a flow chart for explaining the operation of the processing apparatus.
第2図において、97はマイクロコンピユータの如き処理
装置であり、基本的には中央処理部CPU、リードオンリ
メモリROMおよびランダムアクセスメモリRAM等から構成
されている。ROMにはCPUを制御するプログラムが書きこ
まれており、CPUはこのプログラムに従つてインプツト
ポート96より必要とされる外部データを取り込んだり、
あるいはRAMとの間でデータの授受を行なつたりしなが
ら演算処理するものである。94,95はA/Dコンバータであ
り、電流検出器11および電圧検出器15からのアナログ信
号をアナログ−デジタル変換するものである。In FIG. 2, reference numeral 97 is a processing device such as a micro computer, which is basically composed of a central processing unit CPU, a read only memory ROM, a random access memory RAM and the like. A program for controlling the CPU is written in the ROM, and the CPU takes in external data required from the input port 96 according to this program,
Alternatively, the arithmetic processing is performed while exchanging data with the RAM. Reference numerals 94 and 95 are A / D converters for performing analog-digital conversion on the analog signals from the current detector 11 and the voltage detector 15.
こゝで、第3図を参照してその動作を説明する。The operation will now be described with reference to FIG.
プログラムがスタートすると、処理装置97はA/Dコンバ
ータ94から電流値Iを読み込み(参照)、この値とあ
らかじめプログラム上セツトされた過電流検知レベルIS
とを比較し(参照)、I<ISならば再び電流値を読
み、IISとなるまで同じ動作を繰り返す。短絡事故が
起きIISとなると、処理装置97はインプツトポート96
に信号を出し、電圧検出値EをA/Dコンバータ95を通し
て読み込み(参照)、あらかじめプログラム上にセツ
トされたIS,L,t1,t2,t3を用いて(4)式で表わされる
電流IOFFを演算する(参照)。処理装置97では、この
演算結果IOFFをプログラムによりセツトされた可制御電
流値IATOと比較し(参照)、IOFFIATOならばゲート
オフ信号を、またIOFF>IATOならばゲートオフ禁止信号
をそれぞれアウトプツトポート98に出力する(,参
照)。アウトプツトポート98からは、その入力がゲート
オフ信号の時はゲートオフ指令がA1に、またゲートオフ
禁止信号の時はゲートオフ禁止指令がA2に出力され、こ
れがゲート制御回路13を通してブリツジインバータ部8
のGTOに与えられる。When the program starts, the processor 97 reads (see) the current value I from the A / D converter 94, and this value and the preset overcurrent detection level I S
Comparing the door (see), read I <I S If again the current value, the same operation is repeated until the II S. When the short circuit becomes a happening II S, processor 97 it bracts port 96
To the voltage detection value E through the A / D converter 95 (reference) and expressed by the equation (4) using I S , L, t 1 , t 2 and t 3 preset on the program. Calculate the current I OFF that is applied (see). In the processing unit 97, this calculation result I OFF is compared with the controllable current value I ATO set by the program (see), and if I OFF I ATO , a gate-off signal, and if I OFF > I ATO , a gate-off prohibition signal. Are output to the output port 98 (see,). The output port 98 outputs a gate-off command to A 1 when the input is a gate-off signal, and outputs a gate-off prohibition command to A 2 when the input is a gate-off prohibition signal, which is supplied to the bridge inverter unit 8 through the gate control circuit 13.
Given to the GTO.
以上のように、短絡事故時に即座にGTOのしや断電流を
演算してしや断可能かどうかを判断し、可能ならばGTO
をゲートオフによりしや断して保護し、不可能な場合に
はGTOのゲートオフを禁止することにより、可制御電流
以上の電流をしや断して素子が破壊することのないよう
に保護できるなど、状況に応じた最適な保護が可能とな
る。As described above, in the event of a short-circuit accident, the GTO's stroke and disconnection current are immediately calculated, and it is judged whether or not it can be disconnected.
The gate is turned off to protect the device, and when it is not possible, the gate off of the GTO is prohibited to prevent the device from being destroyed by cutting off or cutting off the current above the controllable current. Optimum protection according to the situation is possible.
なお、以上の説明では、短絡検知手段として過電流レベ
ルを越えたとき短絡と検知するものについて述べたが、
di/dtのレベルの検知による短絡検知方法をとることも
できる。また、この発明は、GTOサイリスタ以外の自己
消弧形素子に対しても適用することが出来る。In the above description, the short-circuit detecting means detects a short circuit when the overcurrent level is exceeded.
It is also possible to adopt a short circuit detection method by detecting the level of di / dt. The present invention can also be applied to self-turn-off devices other than GTO thyristors.
この発明によれば、短絡事故時に半導体素子のしや断電
流を演算し、可制御電流以下ならば素子自身で事故電流
をしや断することにより、GTOのしや断能力を十分に活
用した保護ができるため、短絡事故が起きるたびに過電
流保護装置をむやみに動作させて保護装置を劣化させた
り、半導体に大きなサージ電流を流して素子寿命を縮め
たりすることによる装置の信頼性低下を防ぐことができ
る利点がもたらされる。According to the present invention, when the short circuit accident occurs, the semiconductor device breaks or breaks current is calculated, and if the current is less than the controllable current, the breakage current of the GTO is cut off or cut off by itself, so that the GTO's breakage or breaking ability is fully utilized. Since protection is possible, the overcurrent protection device is operated unnecessarily every time a short-circuit accident occurs, degrading the protection device, or a large surge current is passed through the semiconductor to shorten the device life. There are advantages that can be prevented.
第1図はこの発明の特徴を最も良く表わす主要図、第2
図はこの発明の実施例を示すブロツク図、第3図は第2
図における処理装置の動作を説明するためのフローチヤ
ート、第4図は電力変換装置保護方式の従来例を示す構
成図、第5図は第4図における保護動作の一例を説明す
るための参照図、第6図は第4図における保護動作の他
の例を説明するための参照図である。 符号説明 1……直流電源、2……過電流保護装置、3……フイル
タリアクトル、4……フイルタコンデンサ、5……還流
ダイオード、6……制限リアクトル、7……減衰抵抗、
8……ブリツジインバータ部、10……負荷、11……電流
検出器、12……短絡監視回路、13……ゲート制御回路、
14……ゲート駆動回路、15……電圧検出器、91……短絡
検知手段、92……しや断電流演算手段、93……しや断可
否判別手段、94,95……A/Dコンバータ、96……インプツ
トポート、97……処理装置、98……アウトプツトポー
ト、G1〜G6……ゲートターンオフサイリスタ(GTO)、D
1〜D6……ダイオード、CPU……中央処理部、ROM……リ
ードオンリメモリ、RAM……ランダムアクセスメモリ。FIG. 1 is a main view which best shows the features of the present invention, and FIG.
FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. 3 is a second diagram.
FIG. 4 is a flow chart for explaining the operation of the processing device in the figure, FIG. 4 is a configuration diagram showing a conventional example of a power conversion device protection system, and FIG. 5 is a reference diagram for explaining an example of the protection operation in FIG. , FIG. 6 is a reference diagram for explaining another example of the protection operation in FIG. Symbol description 1 ... DC power supply, 2 ... Overcurrent protection device, 3 ... Filter reactor, 4 ... Filter capacitor, 5 ... Reflux diode, 6 ... Limiting reactor, 7 ... Damping resistance,
8 ... Bridge inverter, 10 ... Load, 11 ... Current detector, 12 ... Short circuit monitoring circuit, 13 ... Gate control circuit,
14 ... Gate drive circuit, 15 ... Voltage detector, 91 ... Short-circuit detection means, 92 ... Disconnection / disconnection current calculation means, 93 ... Disconnection / disconnection determination means, 94,95 ... A / D converter , 96 …… input port, 97 …… processing unit, 98 …… output port, G1 to G6 …… gate turn-off thyristor (GTO), D
1 to D6 ... Diode, CPU ... Central processing unit, ROM ... Read-only memory, RAM ... Random access memory.
Claims (1)
力電圧を検出する電圧検出器と、 該素子に流れる電流を検出する電流検出器と、 該電流を監視することにより事故が発生したことを検知
する短絡検知手段と、 該短絡検知時に前記電圧,電流の検出値および前記電流
が検出されてから実際にゲートオフ信号が出力されるま
での時間に基づいて所定の演算式により前記素子の遮断
電流を演算する演算手段と、 この演算結果を前記素子の可制御電流値と比較して短絡
電流遮断の可否を判別する判別手段とを備え、 該判別手段は、遮断電流が素子の可制御電流値以下のと
きに遮断可と判断し、前記素子にて電流遮断を行うべく
ゲートオフ信号を出力し、 前記遮断電流が素子の可制御電流値より大きいときに遮
断否と判断し、前記素子では電流遮断しないようにゲー
トオフ禁止信号を出力することを特徴とする電力変換装
置における短絡保護方式。1. A voltage detector that detects an input voltage of a power conversion device that uses a self-extinguishing element, a current detector that detects a current flowing through the element, and an accident occurs by monitoring the current. A short-circuit detecting means for detecting the fact that the voltage and current are detected at the time of detecting the short-circuit, and the element is calculated by a predetermined arithmetic expression based on the time from the detection of the current to the actual output of the gate-off signal. And a determination means for comparing the calculation result with the controllable current value of the element to determine whether or not the short-circuit current can be interrupted. When it is below the control current value, it is determined that the device can be interrupted, and a gate-off signal is output in order to interrupt the current in the element. Then Den Short-circuit protection method in a power conversion apparatus characterized by generating a gate inhibit signal so as not to block.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144617A JPH0732530B2 (en) | 1985-07-03 | 1985-07-03 | Short-circuit protection method for power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144617A JPH0732530B2 (en) | 1985-07-03 | 1985-07-03 | Short-circuit protection method for power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627334A JPS627334A (en) | 1987-01-14 |
| JPH0732530B2 true JPH0732530B2 (en) | 1995-04-10 |
Family
ID=15366197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144617A Expired - Lifetime JPH0732530B2 (en) | 1985-07-03 | 1985-07-03 | Short-circuit protection method for power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732530B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2646654B2 (en) * | 1988-05-18 | 1997-08-27 | 富士電機株式会社 | Voltage source inverter protection circuit |
| KR101086974B1 (en) * | 2009-03-03 | 2011-11-29 | 주식회사 엘지화학 | Apparatus and method for controlling relay in electric drive vehicle |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6084972A (en) * | 1983-10-14 | 1985-05-14 | Toshiba Corp | Protecting device for inverter |
-
1985
- 1985-07-03 JP JP60144617A patent/JPH0732530B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS627334A (en) | 1987-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831807A (en) | Overload and short circuit protection device for a power semiconductor circuit | |
| EP2684267B1 (en) | A current limitation system for limiting the effects of a fault in a dc grid and a method of operating a current limitation system | |
| US5467242A (en) | Method and apparatus for short circuit protection of power transistor device | |
| JPH09331668A (en) | Switch device protection device and protection method | |
| JP2010154595A (en) | Power conversion device | |
| JPH0437649B2 (en) | ||
| JP2014127728A (en) | Short circuit fault protection device and short circuit fault protection method | |
| JP2009011117A (en) | Power conversion device | |
| JP6394036B2 (en) | Driving device for power semiconductor element | |
| JPS61173677A (en) | Protecting system of inverter | |
| JPH0732530B2 (en) | Short-circuit protection method for power converter | |
| CN110247374B (en) | Converter circuit fault detection method, readable storage medium and converter | |
| JP3095289B2 (en) | Protection circuit for static induction type self-extinguishing element | |
| JP3722649B2 (en) | 3-level inverter | |
| JP2974268B2 (en) | Voltage type inverter | |
| JPH09121553A (en) | Inverter drive device | |
| JP2623750B2 (en) | GTO thyristor circuit breaker selection detection protection method for circuit breaker | |
| JPH07231674A (en) | Inverter device control method using self-extinguishing semiconductor element | |
| JPH01128106A (en) | Overcurrent protecting circuit for stabilized power unit | |
| JPS5899264A (en) | Protecting method of converter | |
| JPH06291323A (en) | Insulated gate bipolar transistor overcurrent suppression circuit | |
| JPS62100163A (en) | Gate turn-off thyristor protection device | |
| JPH06217558A (en) | Power converter | |
| JPS63110913A (en) | Protector of inverter | |
| JPH0638511A (en) | Gto protector |