Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0733319B2 - Manufacturing method of single crystal thin film - Google Patents
[go: Go Back, main page]

JPH0733319B2 - Manufacturing method of single crystal thin film - Google Patents

Manufacturing method of single crystal thin film

Info

Publication number
JPH0733319B2
JPH0733319B2 JP5306087A JP5306087A JPH0733319B2 JP H0733319 B2 JPH0733319 B2 JP H0733319B2 JP 5306087 A JP5306087 A JP 5306087A JP 5306087 A JP5306087 A JP 5306087A JP H0733319 B2 JPH0733319 B2 JP H0733319B2
Authority
JP
Japan
Prior art keywords
thin film
single crystal
substrate
fluorosilane
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5306087A
Other languages
Japanese (ja)
Other versions
JPS63222096A (en
Inventor
誠 小長井
順久 北川
邦浩 永峰
信弘 福田
Original Assignee
三井東圧化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井東圧化学株式会社 filed Critical 三井東圧化学株式会社
Priority to JP5306087A priority Critical patent/JPH0733319B2/en
Publication of JPS63222096A publication Critical patent/JPS63222096A/en
Publication of JPH0733319B2 publication Critical patent/JPH0733319B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は単結晶薄膜の製法に関し、特に、不純物の少な
いシリコン単結晶薄膜の低温形成に関する。
TECHNICAL FIELD The present invention relates to a method for producing a single crystal thin film, and more particularly to low temperature formation of a silicon single crystal thin film having a small amount of impurities.

[背景技術] 単結晶薄膜の低温形成法は半導体装置の高集積化を達成
する為の非常に重要な要素技術として注目されている。
この低温形成のために、各種のアプローチが試みられて
いる。
[Background Art] The low-temperature formation method of a single crystal thin film has attracted attention as a very important elemental technology for achieving high integration of semiconductor devices.
Various approaches have been attempted for this low temperature formation.

しかしながら、たとえばモノシランの熱CVD(Chemical
Vapor Deposition:化学気相蒸着)法によるアプローチ
においては約1000〜1100℃の高温が必要である。また、
我々が提案したフルオロシランもしくはジシランの光CV
D法では約600〜700℃の温度が必要であった。このよう
に従来の技術においてはまだ可なりの高温が必要であ
り、必ずしも満足されうる充分低温での単結晶薄膜の形
成技術は完成されていない。
However, thermal CVD (Chemical
Vapor Deposition (Chemical Vapor Deposition) method requires high temperature of about 1000-1100 ℃. Also,
Optical CV of fluorosilane or disilane that we proposed
The method D required a temperature of about 600-700 ℃. As described above, in the conventional technique, a fairly high temperature is still required, and a technique for forming a single crystal thin film at a sufficiently low temperature which is not always satisfactory has not been completed.

本発明者はシランおよびフルオロシランの光分解(光CV
D法)により低温で単結晶薄膜を得る技術を先に提案
(特公平05−047518号、特公平05−047519号、特公平05
−049637号、特公平06−050730号)した。しかしなが
ら、光CVD法では、膜形成時間が長くなるにつれて、わ
ずかずつではあるが光透過窓が曇り、光の透過量が徐々
に低下するという実用上の問題点があった。この問題を
解決すべくさらに検討を進めた結果、光CVDよりも大面
積化、高速製造性等において、実用性の高いグロー放電
分解によって、単結晶シリコン薄膜が成長することを見
いだした。すなわち、フルオロシランとシランの混合ガ
スに水素を5倍量以上加えた原料ガスを用いることによ
り300℃以下の基板温度においてグロー放電分解を行う
ことであり、さらに、基板のエッチングの後、真空をや
ぶることなくフルオロシラン、シランおよび水素の混合
ガスの放電を実施することにより、不純物の混入量を大
きく低減できることを見出したので、ここに開示するも
のである。
The present inventor has conducted photodecomposition of silane and fluorosilane (photo CV
Proposed a technology to obtain a single crystal thin film at low temperature by D method) (Japanese Patent Publication No. 05-047518, Japanese Patent Publication No. 05-047519, Japanese Patent Publication No. 05)
No. 049637, Japanese Patent Publication No. 06-050730). However, the photo-CVD method has a practical problem that as the film formation time becomes longer, the light-transmitting window becomes cloudy, though gradually, and the amount of light transmission gradually decreases. As a result of further study to solve this problem, it was found that a single crystal silicon thin film grows by glow discharge decomposition, which has high practicality in a larger area than photo-CVD and high-speed manufacturability. That is, glow discharge decomposition is performed at a substrate temperature of 300 ° C. or lower by using a raw material gas in which hydrogen is added to a mixed gas of fluorosilane and silane in an amount of 5 times or more. Further, after etching the substrate, a vacuum is applied. It is disclosed herein that it has been found that the amount of impurities mixed in can be greatly reduced by performing discharge of a mixed gas of fluorosilane, silane, and hydrogen without burning.

[発明の開示] 本発明は、少なくとも、基板が装填された放電室におい
て、プラズマエッチングを行う第1の工程とシラン、フ
ルオロシランおよび水素からなる混合ガスを放電する第
2の工程からなることを特徴とする単結晶薄膜の製法に
存する。
DISCLOSURE OF THE INVENTION The present invention comprises at least a first step of performing plasma etching and a second step of discharging a mixed gas of silane, fluorosilane and hydrogen in a discharge chamber in which a substrate is loaded. It lies in the method for producing the characteristic single crystal thin film.

本発明における第1の工程は単結晶薄膜の形成主面とな
るべき基板表面をプラズマエッチングする工程である。
かかるエッチングガスとして、本発明において特に好ま
しいエッチングガスとしてはテトラフルオロシランが挙
げられる。なお、テトラフルオロシランは第2の工程に
おいても用いることができるものであり、エッチングガ
スの残留による不純物の取り込みの問題も発生しない点
でも好ましい。
The first step in the present invention is a step of plasma etching the surface of the substrate to be the main surface on which the single crystal thin film is formed.
As such an etching gas, tetrafluorosilane may be mentioned as an etching gas particularly preferable in the present invention. Note that tetrafluorosilane can be used also in the second step and is preferable in that the problem of incorporation of impurities due to residual etching gas does not occur.

本発明における第2の工程は、シラン、フルオロシラン
および水素からなる混合ガスを放電分解して、上記第1
の工程でエッチングした基板表面に単結晶薄膜を形成す
る工程である。該第2工程において使用するフルオロシ
ランとしてはSiH4-nFn(n=1〜4の整数)またはSi2F
6が有効に用いられる。また、シランとしては、SimH
2m+2(m=1〜3の整数)で表されるモノシラン、ジシ
ラン、トリシランなどが有効に用いられる。
In the second step of the present invention, a mixed gas composed of silane, fluorosilane and hydrogen is discharged and decomposed, and the first step is performed.
This is a step of forming a single crystal thin film on the surface of the substrate etched in the step. The fluorosilane used in the second step may be SiH 4-n F n (n = 1 to 4) or Si 2 F
6 is effectively used. Also, as silane, Si m H
Monosilane, disilane, trisilane and the like represented by 2m + 2 (m = 1 to 3) are effectively used.

本発明は、基本的には、基板上に単結晶薄膜を形成する
ものであるが、特に好ましい態様として単結晶基板上に
エピタキシャル成長させるものである。なお、該基板と
してはシリコンウエハーやサファイアなどが用いられ
る。
The present invention basically forms a single crystal thin film on a substrate, but as a particularly preferred embodiment, it is epitaxial growth on a single crystal substrate. A silicon wafer or sapphire is used as the substrate.

本発明における放電は高周波グロー放電、直流グロー放
電、マイクロ波放電などが有効に利用することができ
る。
High-frequency glow discharge, direct-current glow discharge, microwave discharge, etc. can be effectively used as the discharge in the present invention.

本発明の基本的な構成は、上記の如くであるが、その特
に好ましい実施の態様は以下のごとくである。
The basic constitution of the present invention is as described above, and particularly preferable embodiments thereof are as follows.

すなわち、本発明は、基板が装填された放電室におい
て、テトラフルオロシランの放電を行いプラズマエッチ
ングを行う第1の工程と、フルオロシラン、シラン、お
よび水素からなる混合ガスであって、好ましくはシラン
とフルオロシランに対して5倍量以上の水素を含む混合
ガスを放電分解する第2の工程からなり、加熱された結
晶性基板上に単結晶薄膜を形成する方法である。
That is, the present invention relates to a first step of discharging tetrafluorosilane to perform plasma etching in a discharge chamber loaded with a substrate, and a mixed gas of fluorosilane, silane, and hydrogen, preferably silane. And a second step of discharging and decomposing a mixed gas containing hydrogen in an amount 5 times or more that of fluorosilane, and is a method for forming a single crystal thin film on a heated crystalline substrate.

言い換えれば、本発明においては、少なくとも第1の工
程および第2の工程からなっており、かつ、第2工程に
おいてはフルオロシランとシランに対して水素を共存さ
せた状態で放電分解することが不可欠であり、さらに好
ましくは、シランとフルオロシランに対して5倍量以上
の水素を混合したガスを放電分解するものである。
In other words, the present invention comprises at least the first step and the second step, and in the second step, it is indispensable to perform discharge decomposition in the state where hydrogen coexists with fluorosilane and silane. It is more preferable to discharge-decompose a gas in which hydrogen is mixed in an amount 5 times or more that of silane and fluorosilane.

第2工程で使用するこの混合ガスの組成比については単
結晶薄膜を形成する薄板形成装置への原料ガス供給流量
(容積)比で表わすことが便利であり、好ましい流量比
の範囲はつぎのとおりである。すなわち、フルオロシラ
ン/シラン=0.5〜50、特に好ましくは1〜20であり、
水素/(フルオロシラン+シラン)は5以上である。な
お、単結晶薄膜は水素添加量の多い領域で形成されやす
い傾向にあるが、水素添加量をあまり多くしすぎると、
単結晶薄膜の成長速度が低下するので好ましくない。本
発明において好ましい水素/(フルオロシラン+シラ
ン)混合比は5〜70、好ましくは、10〜50であり、特に
好ましくは12〜30の範囲である。
Concerning the composition ratio of this mixed gas used in the second step, it is convenient to express it as the feed gas supply flow rate (volume) ratio to the thin plate forming apparatus for forming a single crystal thin film, and the preferable flow rate range is as follows. is there. That is, fluorosilane / silane = 0.5 to 50, particularly preferably 1 to 20,
Hydrogen / (fluorosilane + silane) is 5 or more. The single crystal thin film tends to be formed in a region with a large amount of hydrogen added, but if the amount of hydrogen added is too large,
This is not preferable because the growth rate of the single crystal thin film decreases. In the present invention, the hydrogen / (fluorosilane + silane) mixing ratio is preferably 5 to 70, preferably 10 to 50, and particularly preferably 12 to 30.

本発明において、使用する混合ガスの形成方法は臨界的
な因子ではなく特に限定されるものではなく、たとえ
ば、該形成装置外であらかじめ混合したガスを導入する
ことや、該形成装置内で、上記の希釈度合を満足すべく
水素を混合することのいずれも有用である。もちろん、
水素希釈のフルオロシランやシランを使用することはな
んら支障がない。
In the present invention, the method of forming the mixed gas to be used is not a critical factor and is not particularly limited. For example, by introducing a gas mixed in advance outside the forming apparatus or in the forming apparatus, It is useful to mix hydrogen so as to satisfy the dilution degree. of course,
There is no problem in using hydrogen-diluted fluorosilane or silane.

なお、本発明においては、真性の単結晶薄膜を作製出来
るだけでなく、原料ガス中にジボランおよびホスフィン
のようなIII族およびV族のドーパントガスを混合する
ことにより、形成される単結晶薄膜をそれぞれp型およ
びn型に価電子制御ができる。
In addition, according to the present invention, not only an intrinsic single crystal thin film can be formed, but also a single crystal thin film formed by mixing a group III and V group dopant gas such as diborane and phosphine into a source gas. Valence electron control can be performed on p-type and n-type, respectively.

本発明において、プラズマエッチングおよびグロー放電
に用いる電力を発生する電源に関してはもちろん臨界的
な条件はなく特に限定されるものではない。具体的示例
としては、高周波電源、直流高圧電源、マイクロ波電源
などが有用である。
In the present invention, the power source for generating electric power used for plasma etching and glow discharge is of course not critical and is not particularly limited. As a concrete example, a high frequency power supply, a direct current high voltage power supply, a microwave power supply, etc. are useful.

本発明において、プラズマエッチングおよびグロー放電
分解時のテトラフルオロシランおよび混合ガスなどの圧
力や放電電力については特に臨界的に限定される条件は
ない。
In the present invention, there is no particular critical limitation on the pressure of the tetrafluorosilane and the mixed gas and the discharge power during plasma etching and glow discharge decomposition.

もちろん、グロー放電分解時の条件は単結晶薄膜の成長
速度に影響を与えるものでああり、所望の成長速度に応
じて基板温度は適宜変更されて、効果的に単結晶薄膜を
エピタキシャル成長させることができる。
Of course, the conditions at the time of glow discharge decomposition affect the growth rate of the single crystal thin film, and the substrate temperature is appropriately changed according to the desired growth rate to effectively grow the single crystal thin film epitaxially. it can.

なお、後記の実施例に示すように、本発明のすぐれた特
徴の一つとして、単結晶薄膜を形成する温度が従来の方
法に比較して極めて低いことが挙げられる。
As shown in Examples described later, one of the excellent features of the present invention is that the temperature for forming a single crystal thin film is extremely low as compared with the conventional method.

[発明を実施するための好ましい形態] つぎに本発明の実施の態様についてしるす。放電手段、
基板導入手段、基板保持手段、基板加熱手段、ガス導入
手段、真空排気手段を少なくとも有する薄膜形成装置内
に単結晶材料の基板を設置し真空排気下基板を100〜400
℃に加熱する。真空排気下、テトラフルオロシランを導
入し、10Torr以下になるように、高周波電力を印加し
て、グロー放電を生じしめる。
[Preferred Embodiments for Carrying Out the Invention] Next, embodiments of the present invention will be described. Discharge means,
A single crystal material substrate is placed in a thin film forming apparatus having at least a substrate introducing means, a substrate holding means, a substrate heating means, a gas introducing means, and a vacuum evacuation means, and the substrate under vacuum evacuation is 100 to 400.
Heat to ℃. Tetrafluorosilane is introduced under vacuum evacuation, and high-frequency power is applied so as to be 10 Torr or less to cause glow discharge.

本放電によるエッチング速度としては10A/min以上が達
成されるので、基板表面の清浄化のためのエッチング時
間としては10分で充分である。
Since an etching rate of 10 A / min or more is achieved by the main discharge, 10 minutes is sufficient as the etching time for cleaning the substrate surface.

エッチング後、ひきつづいてエピタキシャル膜形成用の
原料ガスを添加して次工程に進むか、または、いったん
真空排気を行い、ついで原料ガスを導入するかのいずれ
の方法も採用できる。第1の工程と第2の工程を異なる
放電室で行うこともできる。該原料ガスはシランに対す
るフルオロシランの流量比を1〜10とし、かつ(フルオ
ロシラン+シラン)に対する水素の流量比を10倍以上と
して該装置に供給される。真空排気手段で該装置内の圧
力を10Torr以下として、1〜100Wで放電を開始し、第2
工程における薄膜形成を行う。放電開始と共に薄膜の形
成が始まるので成膜速度を考慮にいれて表面膜厚になる
時間において放電をとめる。また、膜厚モニターによっ
て膜厚を計測しつつ、成膜時間を決めることもできる。
After etching, a method of continuously adding a raw material gas for forming an epitaxial film and proceeding to the next step, or evacuating once and then introducing the raw material gas can be used. The first step and the second step can be performed in different discharge chambers. The source gas is supplied to the apparatus with a flow ratio of fluorosilane to silane of 1 to 10 and a flow ratio of hydrogen to (fluorosilane + silane) of 10 times or more. The pressure inside the device is reduced to 10 Torr or less by the vacuum exhaust means, and the discharge is started at 1 to 100 W.
A thin film is formed in the process. Since the thin film starts to be formed when the discharge starts, the discharge is stopped at the time when the surface film thickness is reached, taking the film formation rate into consideration. Further, the film formation time can be determined while the film thickness is being measured by the film thickness monitor.

[発明の効果] 本発明において得られる単結晶薄膜は基本的に基板の温
度が300℃以下の低温、さらには200℃以下というきわめ
て低い温度においても形成されるものである。また、第
2工程の前に第1工程のプラズマエッチングを行うこと
により、得られる単結晶薄膜中の不純物はきわめて少な
くできるのである。
[Effects of the Invention] The single crystal thin film obtained in the present invention is basically formed even at a low substrate temperature of 300 ° C or lower, and even at an extremely low temperature of 200 ° C or lower. Further, by performing the plasma etching of the first step before the second step, the impurities in the obtained single crystal thin film can be extremely reduced.

また本発明は、光CVD法のように、有害な水銀を必要と
しないので公害防止面からもすぐれた技術である。さら
に、光CVD法よりも高速成膜が達成されるので実用面か
らもすぐれた技術である。
Further, the present invention is an excellent technique from the viewpoint of pollution prevention because it does not require harmful mercury unlike the photo CVD method. Furthermore, it is a technology that is superior from the practical point of view because it achieves higher speed film formation than the photo CVD method.

以上のごとく、本発明の単結晶の製法は、高集積化のた
めに、半導体薄膜や半導体装置の低温形成技術が熱望さ
れている半導体装置の製造分野に対して、極めて有用な
技術を提供するものと云わざるを得ないのである。
As described above, the method for producing a single crystal of the present invention provides an extremely useful technique for the field of semiconductor device manufacturing, in which a low temperature forming technique of a semiconductor thin film or a semiconductor device is eagerly desired for high integration. There is no choice but to say something.

[実施例] 高周波電力導入手段および放電電極、基板導入取り出し
手段、基板保持手段、基板加熱手段、ガス導入手段、真
空排気手段、基板導入取り出し室を設備された薄膜形成
装置を用いて本発明を実施した。基板導入取り出し手段
を用いて膜付けのための基板であるところの洗浄済のp
型シリコンウエハー(100)を基板導入取り出し室から
基板導入取り出し手段を用いて導入し基板保持手段に設
置した。真空排気手段で真空排気しつつ基板加熱手段に
より該基板を250℃に加熱した。テトラフルオロシラン
を導入して真空排気手段に設備されている圧力調節機構
で薄膜形成装置内の圧力を0.3Torrに調節保持した。高
周波電力20Wを印加して3分間放電し第1工程のプラズ
マエッチングを行った。
[Embodiment] The present invention is carried out by using a thin film forming apparatus equipped with a high frequency power introducing means, a discharge electrode, a substrate introducing / extracting means, a substrate holding means, a substrate heating means, a gas introducing means, a vacuum exhausting means and a substrate introducing / extracting chamber. Carried out. Using the substrate loading / unloading means, the cleaned p of the substrate for film deposition
The mold type silicon wafer (100) was introduced from the substrate introducing / extracting chamber by using the substrate introducing / extracting means, and set in the substrate holding means. The substrate was heated to 250 ° C. by the substrate heating means while being evacuated by the vacuum evacuation means. By introducing tetrafluorosilane, the pressure inside the thin film forming apparatus was adjusted and maintained at 0.3 Torr by the pressure adjusting mechanism installed in the vacuum exhaust means. High-frequency power of 20 W was applied and discharged for 3 minutes to perform plasma etching in the first step.

テトラフルオロシランの導入を停止し真空排気した後、
モノシラン(SiH4)/ジフルオロシランSiH2F2/水素を
1/5/100の流量比で導入し、圧力を1Torrに調節保持し
た。基板の温度および薄膜形成装置内の圧力が一定とな
った時、高周波電力導入手段により放電電極に20Wの高
周波電力を印加しグロー放電を開始し第2工程をおこな
った。膜厚が約6000Aになった時に放電を停止した。平
均の成膜速度は0.3A/sであった。冷却後基板を取り出し
て観察したところ、基板面は曇りの全くない鏡面であっ
た。表面を反射電子線回折(RHEED)により観察して、
基板と同一のストリーク状のラウエ斑点を得て、該基板
面から単結晶薄膜がエピタキシャル成長していることを
確認した。抵抗率は100Ω・cm以上であった。第1図に
エピタキシャル膜中の不純物分布を示した。膜中の不純
物濃度は低く、特に、基板とエピタキシャル膜の界面に
おける不純物濃度が低下していることが明らかである。
After stopping the introduction of tetrafluorosilane and evacuating,
Monosilane (SiH 4 ) / difluorosilane SiH 2 F 2 / hydrogen
It was introduced at a flow rate ratio of 1/5/100, and the pressure was adjusted and maintained at 1 Torr. When the temperature of the substrate and the pressure inside the thin film forming apparatus became constant, high frequency power of 20 W was applied to the discharge electrode by the high frequency power introducing means to start glow discharge, and the second step was performed. The discharge was stopped when the film thickness reached about 6000A. The average film formation rate was 0.3 A / s. After cooling, the substrate was taken out and observed. As a result, the substrate surface was a mirror surface with no fog. Observe the surface by reflection electron diffraction (RHEED),
The same streak-like Laue spots as the substrate were obtained, and it was confirmed that the single crystal thin film was epitaxially grown from the substrate surface. The resistivity was 100 Ω · cm or more. The impurity distribution in the epitaxial film is shown in FIG. It is clear that the impurity concentration in the film is low, and in particular, the impurity concentration at the interface between the substrate and the epitaxial film is low.

[比較例1] 第1工程のプラズマエッチングを実施しないことを除い
て、実施例1と全く同じ条件でエピタキシャル膜を作成
した。RHEEDパターンおよび単結晶の比抵抗は100Ω・cm
以上であり、実施例1と区別がつかなかったが、第1図
に示すようにエピタキシャル膜中の不純物、とくに基板
とエピタキシャル膜の界面における不純物が本比較例に
おいて多いことが明瞭である。
Comparative Example 1 An epitaxial film was formed under exactly the same conditions as in Example 1, except that the plasma etching in the first step was not performed. RHEED pattern and single crystal resistivity is 100 Ω ・ cm
Although the above is indistinguishable from Example 1, as shown in FIG. 1, it is clear that impurities in the epitaxial film, especially impurities at the interface between the substrate and the epitaxial film are large in this comparative example.

【図面の簡単な説明】[Brief description of drawings]

第1図は本実施例(実線)および比較のための例(破
線)により形成されたエピタキシャル膜の中の不純物分
布を表わすグラフである。図中0,Nはそれぞれ酸素原子
および窒素原子の濃度分布を表わすものである。
FIG. 1 is a graph showing the impurity distribution in the epitaxial film formed in this example (solid line) and the comparative example (broken line). In the figure, 0 and N represent the concentration distribution of oxygen atoms and nitrogen atoms, respectively.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】少なくとも、基板が装填された放電室にお
いて、プラズマエッチングを行う第1の工程とシラン、
フルオロシランおよび水素からなる混合ガスを放電する
第2の工程からなることを特徴とする単結晶薄膜の製法
1. A first step of performing plasma etching and silane in at least a discharge chamber loaded with a substrate,
Process for producing single crystal thin film comprising second step of discharging mixed gas consisting of fluorosilane and hydrogen
【請求項2】第1の工程において、テトラフルオロシラ
ンをエッチングガスとして用いる特許請求の範囲第1項
記載の製法。
2. The manufacturing method according to claim 1, wherein tetrafluorosilane is used as an etching gas in the first step.
【請求項3】第2の工程において放電せしめられる混合
ガスの組成比はシランおよびフルオロシランにたいして
水素は5倍量以上である特許請求の範囲第1項記載の製
法。
3. The method according to claim 1, wherein the composition ratio of the mixed gas discharged in the second step is such that hydrogen is 5 times or more that of silane and fluorosilane.
【請求項4】第2の工程において用いられるフルオロシ
ランがSiH4-nFn(n=1〜4の整数)またはSi2F6であ
ることを特徴とする特許請求の範囲第1項記載の製法。
4. The fluorosilane used in the second step is SiH 4-n F n (n = 1 to an integer of 4) or Si 2 F 6 wherein the fluorosilane is used. Manufacturing method.
【請求項5】シランがSimH2m+2(m=1〜3の整数)で
表されるある特許請求の範囲第1項記載の製法。
5. The method according to claim 1, wherein the silane is represented by Si m H 2m + 2 (m = 1 to 3 is an integer).
【請求項6】結晶性基板を使用する特許請求の範囲第1
項記載の製法。
6. A first claim in which a crystalline substrate is used.
The manufacturing method described in paragraph.
【請求項7】結晶性基板上に単結晶薄膜がエピタキシャ
ルに形成される特許請求の範囲第6項記載の製法。
7. The method according to claim 6, wherein the single crystal thin film is epitaxially formed on the crystalline substrate.
【請求項8】放電室に装填され、真空中加熱された結晶
性基板は、テトラフルオロシランの放電後、シラン、フ
ルオロシランおよび水素からなる混合ガスのグロー放電
の順序で工程を経過する特許請求の範囲第1項記載の製
法。
8. A crystalline substrate loaded in a discharge chamber and heated in a vacuum is subjected to steps of discharge of tetrafluorosilane and then glow discharge of a mixed gas of silane, fluorosilane and hydrogen. The method according to item 1 of the above.
JP5306087A 1987-03-10 1987-03-10 Manufacturing method of single crystal thin film Expired - Fee Related JPH0733319B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5306087A JPH0733319B2 (en) 1987-03-10 1987-03-10 Manufacturing method of single crystal thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5306087A JPH0733319B2 (en) 1987-03-10 1987-03-10 Manufacturing method of single crystal thin film

Publications (2)

Publication Number Publication Date
JPS63222096A JPS63222096A (en) 1988-09-14
JPH0733319B2 true JPH0733319B2 (en) 1995-04-12

Family

ID=12932304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5306087A Expired - Fee Related JPH0733319B2 (en) 1987-03-10 1987-03-10 Manufacturing method of single crystal thin film

Country Status (1)

Country Link
JP (1) JPH0733319B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4639502B2 (en) * 2001-03-26 2011-02-23 ソニー株式会社 Semiconductor device manufacturing method and solid-state imaging device selection method

Also Published As

Publication number Publication date
JPS63222096A (en) 1988-09-14

Similar Documents

Publication Publication Date Title
US5120394A (en) Epitaxial growth process and growing apparatus
US7479443B2 (en) Germanium deposition
KR100870507B1 (en) Deposition on Mixed Substrates Using Trisilane
US5378651A (en) Comprehensive process for low temperature epitaxial growth
JP2965094B2 (en) Deposition film formation method
JP2005536054A (en) Deposition of amorphous silicon-containing films
JP3399642B2 (en) Method for forming semiconductor light emitting element layer
JP4782670B2 (en) Epitaxial Ge-containing film growth method and epitaxial semiconductor film forming system
JPH0733319B2 (en) Manufacturing method of single crystal thin film
JPH04298023A (en) Manufacture of single crystal silicon thin film
JPH0733316B2 (en) Manufacturing method of single crystal thin film
JPH0733317B2 (en) Manufacturing method of n-type single crystal thin film
JPH0733318B2 (en) Manufacturing method of p-type single crystal thin film
JP2618407B2 (en) Manufacturing method of single crystal alloy thin film
US20250163606A1 (en) Production method for single crystal semiconductor film, production method for multilayer film of single crystal semiconductor film, and semiconductor element
JPH0637703B2 (en) Semiconductor thin film manufacturing method
JP2667664B2 (en) Manufacturing method of silicon single crystal thin film
JP2547741B2 (en) Deposition film manufacturing equipment
JP2004186376A (en) Apparatus and method for manufacturing silicon wafer
JP2618408B2 (en) Manufacturing method of single crystal alloy film
JPH04298022A (en) Manufacture of single crystal silicon thin film
JPH06204139A (en) Manufacture of silicon crystal film by thermal cvd
JPH06204142A (en) Method for manufacturing silicon crystal film by thermal CVD
JP2010262947A (en) Selective membrane manufacturing method
JPH0465145B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees