Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0734227B2 - Hierarchical information processing circuit - Google Patents
[go: Go Back, main page]

JPH0734227B2 - Hierarchical information processing circuit - Google Patents

Hierarchical information processing circuit

Info

Publication number
JPH0734227B2
JPH0734227B2 JP58036569A JP3656983A JPH0734227B2 JP H0734227 B2 JPH0734227 B2 JP H0734227B2 JP 58036569 A JP58036569 A JP 58036569A JP 3656983 A JP3656983 A JP 3656983A JP H0734227 B2 JPH0734227 B2 JP H0734227B2
Authority
JP
Japan
Prior art keywords
input
information processing
pattern
output
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58036569A
Other languages
Japanese (ja)
Other versions
JPS59163679A (en
Inventor
邦彦 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP58036569A priority Critical patent/JPH0734227B2/en
Publication of JPS59163679A publication Critical patent/JPS59163679A/en
Publication of JPH0734227B2 publication Critical patent/JPH0734227B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Character Discrimination (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、入出力間の利得を可変にした非線形素子をそ
れぞれ複数個二次元的に配置した情報処理層を複数層順
次に配列してなる階層型情報処理回路に関し、特に、連
想記憶能力とパターン認識能力とを兼備し得るようにし
たものである。
Description: TECHNICAL FIELD The present invention relates to a hierarchical information processing in which a plurality of information processing layers in which a plurality of nonlinear elements each having a variable gain between input and output are arranged two-dimensionally are sequentially arranged. The circuit is particularly designed to have both an associative memory capability and a pattern recognition capability.

従来技術 一般に、ある一つの事象に関する情報を入力すると、そ
の入力情報に関連した他の事象に関する情報を相互想起
して出力する回路、あるいは、ある一つの事象に関する
不完全な情報や曖昧な情報などからその事象に関する完
全な情報を確実に自己想起して出力する回路は、連想記
憶回路と呼ばれ、従来、いくつかの回路方式が提案され
ている。
2. Description of the Related Art In general, when information about a certain event is input, a circuit that mutually recalls and outputs information about another event related to the input information, or incomplete information or ambiguous information about a certain event. A circuit that surely recalls and outputs complete information about the event is called an associative memory circuit, and several circuit systems have been proposed in the past.

上述した従来方式の連想記憶回路のうち、多くの研究者
の関心を集めているのは相関マトリクス型連想記憶回路
である。その相関マトリクス型連想記憶回路のうち、相
互想起型連想記憶回路の原理的構成において、第1図
(a)に模式的に示すように、非線形素子列1,2,3に交
差して刺戟入力行をマトリクス的に結合させ、ある事象
を表現する空間パターンを左側から入力すると、その空
間パターンと対になる事象を表現する空間パターンが下
側から出力される。なお、図において入力刺戟を各非線
形素子に導く矢印 は、当該素子の入力と前段素子の出力との間に可変結合
が存在することを表わしており、それらの可変結合が学
習時すなわち入力情報記憶時に可変性を呈し、外部から
与えられる刺戟入力に応じて素子間結合の強度が変化す
ることを示すものである。
Among the conventional associative memory circuits described above, the correlation matrix type associative memory circuit is attracting the attention of many researchers. Among the correlation matrix type associative memory circuits, in the principle configuration of the mutual associative type associative memory circuit, as shown schematically in FIG. When rows are combined in a matrix and a spatial pattern expressing a certain event is input from the left side, a spatial pattern expressing an event paired with the spatial pattern is output from the lower side. In the figure, the arrow that guides the input stimulation to each nonlinear element Indicates that there exists a variable coupling between the input of the element and the output of the preceding element, and these variable couplings exhibit variability during learning, that is, during storage of input information, and the stimulation input given from the outside It shows that the strength of the coupling between the elements changes accordingly.

また、第1図(a)に示した回路構成における出力端子
と入力端子とをそれぞれ接続して第1図(b)に示すよ
うに正極性の帰還ループを形成すると、自己想起型連想
記憶回路を実現することができる。
Further, when the output terminal and the input terminal in the circuit configuration shown in FIG. 1 (a) are connected to form a positive feedback loop as shown in FIG. 1 (b), a self-associative associative memory circuit is formed. Can be realized.

上述のような連想記憶回路においては、入力空間パター
ンの各ビツトと出力空間パターンの各ビツトとの間の情
報の流れに注目すると、例えば第1図(c)に示すよう
な結合が形成されることになる。すなわち、いずれのビ
ツト相互間における情報の流れに注目しても、いずれも
1段の可変結合が形成されるのみである。したがつて、
従来の連想記憶回路においては、空間パターンを構成す
る複数個のビツトの組合わせに対応する大局的な情報、
すなわち、空間パターンが有する概念に対応する高次の
情報相互間の連想というような機能と個々のビツトが単
独で有する低次の情報相互間の連想という機能とを単一
の回路にて同時に両立させることが困難であつた。
In the associative memory circuit as described above, paying attention to the information flow between each bit of the input space pattern and each bit of the output space pattern, for example, a connection as shown in FIG. 1 (c) is formed. It will be. That is, even if attention is paid to the flow of information between any of the bits, only one stage of variable coupling is formed. Therefore,
In a conventional associative memory circuit, global information corresponding to a combination of a plurality of bits forming a spatial pattern,
That is, the function of associating high-order information corresponding to the concept of the spatial pattern and the function of associating low-order information mutually possessed by each bit are simultaneously realized in a single circuit. It was difficult to get it done.

発明の要点 本発明の目的は、上述した従来の欠点を除去し、空間パ
ターンが有する低次の情報相互間の連想機能と高次の情
報相互間の連想機能とを両立させる回路構成を可能にし
た階層型情報処理回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to enable a circuit configuration that achieves both the association function between low-order information and the association function between high-order information that spatial patterns have. To provide a hierarchical information processing circuit.

本発明の他の目的は、空間パターンが有する高次の情報
が何であるかを外部から教えてやらなくても、かかる高
次の情報を抽出する機能を自動的に自己の回路中に形成
して備えていく能力を有し、したがつて、連想の回路動
作を行なうのと並行して、連想した空間パターンが如何
なるカテゴリーに属する空間パターンであるかの判断、
すなわち、連想した空間パターンに対するパターン認識
をも同時に行ない得る能力を備えた情報処理回路を提供
することにある。
Another object of the present invention is to automatically form a function of extracting such higher-order information in its own circuit without externally telling what the higher-order information of the spatial pattern is. Therefore, in parallel with performing the associated circuit operation, it is possible to judge which category the associated spatial pattern belongs to,
That is, it is to provide an information processing circuit having the ability to simultaneously perform pattern recognition for an associated spatial pattern.

すなわち、本発明階層型情報処理回路は、入出力間の利
得を可変にした非線形素子をそれぞれ複数個二次元的に
配置した情報処理層を複数層順次に配列してなる階層型
情報処理回路において、前記複数層の情報処理層のう
ち、下位端の情報処理層から上位端の情報処理層に向け
て前記非線形素子間の結合を可変にした上向性信号径路
を設定するとともに、その上向性信号径路と対にして逆
向きに前記非線形素子間の結合を可変にした下向性信号
径路を設定し、双方の当該信号径路における素子間可変
結合の強度を互いに連動的に変化させるようにしたこと
を特徴とするものである。
That is, the hierarchical information processing circuit of the present invention is a hierarchical information processing circuit in which a plurality of information processing layers in which a plurality of nonlinear elements each having a variable gain between input and output are arranged two-dimensionally are sequentially arranged. Of the plurality of information processing layers, an upward signal path in which the coupling between the nonlinear elements is variable is set from the lower information processing layer to the upper information processing layer, and A downward signal path in which the coupling between the non-linear elements is variable in the opposite direction paired with the positive signal path, and the strength of the variable coupling between elements in both signal paths is changed in conjunction with each other. It is characterized by having done.

実施例 以下に図面を参照して実施例につき本発明を詳細に説明
する。
Examples Hereinafter, the present invention will be described in detail with reference to the drawings.

いま、多数の非線形素子を二次元的に配置した情報処理
用非線形素子層を何段にも階層的に配列して組合わせた
多層の情報処理回路を考える。各層の非線形素子は、い
ずれも、当該素子の入出力間の利得を入力信号の強度に
応じて可変にするとともに、当該層より1段下位および
1段上位の各層の各非線形素子との間にいずれも例えば
可変減衰器を介在させて素子間結合の強度を可変にした
両方向性結合を有しているものとする。
Now, consider a multilayer information processing circuit in which a plurality of nonlinear element layers for information processing in which a large number of nonlinear elements are two-dimensionally arranged are hierarchically arranged and combined. Each of the non-linear elements in each layer makes the gain between the input and output of the element variable according to the strength of the input signal, and is arranged between each non-linear element in each layer one step lower and one step higher than the layer. It is assumed that both have bidirectional coupling in which the strength of inter-element coupling is made variable by interposing a variable attenuator, for example.

ここで、第2層以降の情報処理層における各非線形素子
は、例えば、本発明者の提案にかかる特公昭60−712号
公報の第4図に例示してあるように、前段すなわち直前
の情報処理層における複数の非線形素子の各出力端子に
それぞれ可変減衰器を介して結合した複数の入力端子を
有するとともに可変利得素子を介して出力端子に接続し
た上向性の加算増幅器からなっており、その増幅器にお
ける入力信号の加算は、各正極性入力端子に加わる前段
からの全入力信号の総和値と負極性入力端子に加わる前
段からの全入力信号の平均値との差を求める演算によっ
て行われ、その演算結果の総入力加算値は、前段の各非
線形素子からの入力信号の空間パターンが前段各素子と
の間に介在する各可変減衰器の減衰量によって決まる結
合強度の空間パターンに一致している程度が高いほど大
きい値となるように変化し、各非線形素子は、その総入
力加算値が各素子毎に設定してある閾値を越えたときに
出力を生ずるような非線形特性を有している。
Here, each non-linear element in the information processing layers of the second and subsequent layers has information in the previous stage, that is, immediately preceding information, as illustrated in FIG. 4 of Japanese Patent Publication No. 60-712, which is proposed by the present inventor. Each of the output terminals of the plurality of nonlinear elements in the processing layer has a plurality of input terminals coupled via a variable attenuator, and is composed of an upward-directing summing amplifier connected to the output terminals via a variable gain element, The addition of the input signals in the amplifier is performed by the calculation of the difference between the total value of all the input signals from the preceding stage applied to each positive input terminal and the average value of all the input signals from the preceding stage applied to the negative input terminal. , The total input added value of the calculation result is the spatial pattern of the coupling strength determined by the attenuation amount of each variable attenuator in which the spatial pattern of the input signal from each non-linear element in the preceding stage is interposed between each element in the preceding stage. The higher the degree of agreement with the above, the larger the value changes, and each nonlinear element produces an output when the total input added value exceeds the threshold set for each element. have.

なお、各非線形素子は、前述したように、それぞれ加算
増幅器の出力側に縦続接続した可変利得素子を内蔵して
おり、後述するように、この可変利得素子および各入力
端子毎の可変減衰器により非線形素子の各入出力間の利
得を当該素子の増幅出力に応じて制御し、後述するよう
に入力パターンに対応して当該素子の増幅利得が変化す
る順応効果を各非線形素子の反応特性にもたせる。
As described above, each non-linear element has a built-in variable gain element that is connected in cascade on the output side of the summing amplifier, and as described later, this variable gain element and the variable attenuator for each input terminal The gain between the input and output of the nonlinear element is controlled according to the amplified output of the element, and the adaptive characteristic that the amplified gain of the element changes according to the input pattern is given to the reaction characteristics of each nonlinear element as described later. .

しかして、順次の各層における上向性加算増幅器と可変
利得素子とを通った出力は、オンオフスイッチ、可変減
衰器および下向性信号径路を介して前段情報処理層にお
ける各非線形素子の入力端子にも導き、上位層から順次
に下位層に向う信号経路を構成してある。また、各層間
で対をなす両方向性信号径路中の可変減衰器を連動させ
ることにより、非線形素子間の両方向性結合は、素子間
を結合させる信号径路における上向性の可変結合の強度
と下向性の可変結合の強度とが対になって変化するよう
にしてある。
Then, the output that has passed through the upward summing amplifier and the variable gain element in each successive layer is input to the input terminal of each non-linear element in the preceding information processing layer via the on / off switch, the variable attenuator and the downward signal path. Also, the signal path is constructed from the upper layer to the lower layer in sequence. Also, by interlocking the variable attenuators in the bidirectional signal paths that make a pair between each layer, the bidirectional coupling between the nonlinear elements can be reduced by the strength of the upward variable coupling in the signal path that couples the elements and the strength of the downward variable coupling. The strength of the directional variable coupling is changed in pairs.

それぞれの信号径路における可変結合の強度、すなわ
ち、素子間を結合させる信号径路に介在する可変減衰器
の減衰量に応じた信号の伝わり易さの程度は、当該情報
処理回路の学習時、すなわち、空間パターンを記憶させ
る段階で信号径路内に介在する可変減衰器の減衰量の入
力信号強度に反比例した変化によって変化するが、その
変化に際し、それぞれの信号径路における上向性可変結
合の強度と下向性可変結合の強度は、互いに連動して変
化する。すなわち、上向性可変結合の強度が強化されれ
ば、その変化に伴い、下向性可変結合の強度も強化され
る。
The strength of the variable coupling in each signal path, that is, the degree of easiness of transmission of the signal according to the attenuation amount of the variable attenuator intervening in the signal path that couples the elements, at the time of learning of the information processing circuit, that is, At the stage of storing the spatial pattern, it changes due to a change in the attenuation amount of the variable attenuator interposed in the signal path that is inversely proportional to the input signal strength. The strength of the directional variable coupling changes in conjunction with each other. That is, if the strength of the upward variable bond is increased, the strength of the downward variable bond is also increased along with the change.

ここで、第2図(a)に示すように、4層の非線形素子
層U0,U1,U2,U3からなる階層型情報処理回路を考える。
かかる多層構成の情報処理回路における最下位の非線形
素子層U0は、外部からの入力刺戟として空間パターンの
情報を受取る入力層として作用すると同時に、連想出力
としての空間パターンが現われる出力層としても作用す
る。いま、かかる入出力層U0における一つおきの非線形
素子1,3,5,7のみに出力情報が現われ、その他の非線形
素子2,4,6には出力情報が現われないような空間パター
ンをパターンAと称し、また、非線形素子2,3,4,6のみ
に出力情報が現われ、その他の非線形素子1,5,7には出
力情報が現われないような空間パターンをパターンBと
称することにする。かかるパターンAおよびBを上述の
階層型情報処理回路に交互に呈示して学習させると、各
層の非線形素子間の両方向性結合のうち、例えば第2図
(a)に実線にて結んで示すような信号径路の可変結合
のみが強化されるものとする。
Here, as shown in FIG. 2A, consider a hierarchical information processing circuit including four nonlinear element layers U 0 , U 1 , U 2 , and U 3 .
The lowest nonlinear element layer U 0 in the information processing circuit having such a multilayer structure acts as an input layer that receives information on a spatial pattern as an input stimulation from the outside, and at the same time acts as an output layer in which a spatial pattern as an associative output appears. To do. Now, a spatial pattern in which output information appears only in every other nonlinear element 1, 3, 5, 7 in the input / output layer U 0 and no output information appears in the other nonlinear elements 2, 4, 6 The pattern A is referred to as a pattern A, and the spatial pattern in which the output information appears only in the non-linear elements 2, 3, 4, 6 and the output information does not appear in the other non-linear elements 1, 5, 7 is called a pattern B. To do. When the patterns A and B are alternately presented and learned in the hierarchical information processing circuit described above, among the bidirectional coupling between the nonlinear elements in each layer, for example, as shown by a solid line in FIG. Only the variable coupling of the different signal paths shall be strengthened.

例えば上述のような可変結合の強化を生ずるように入力
空間パターンを記憶させる学習の手法としては種々の手
法を採用することができ、本発明情報処理回路における
学習の手法も特定の手法のみに限定するものではない。
その一例を挙げると、例えば、いわゆるコグニトロンに
用いたのと同様の本発明者らの発明に係る特公昭55−22
974号公報に記載の手法によつて学習させることもでき
る。なお、コグニトロン型の学習手法を用いる場合に
は、学習時に、それぞれの信号径路における下向性可変
結合を介する信号の流れをその信号径路中のオンオフス
イッチにより停止させておいて上向性可変結合の強度の
みを強化し、下向性可変結合の強度は、それぞれ対をな
す上向性可変結合の強度の強化に連動して強化されるよ
うにすることができる。
For example, various methods can be adopted as a learning method for storing the input space pattern so as to enhance the variable coupling as described above, and the learning method in the information processing circuit of the present invention is limited to a specific method. Not something to do.
As an example, for example, Japanese Patent Publication No. 55-22 related to the invention of the present inventors similar to that used for a so-called cognitron.
It is also possible to learn by the method described in Japanese Patent No. 974. In the case of using the cognitron type learning method, at the time of learning, the signal flow through the downward variable coupling in each signal path is stopped by the on / off switch in the signal path and the upward variable coupling is performed. The strength of each of the downward variable bonds can be strengthened in tandem with the strength of each pair of the upward variable bonds.

つぎに、前述したような構成の本発明階層型情報処理回
路の連想記憶時における回路動作について説明する。し
かして、上述のようにして当該情報処理回路におけるあ
るパターン、例えばパターンAとパターンBとの両者の
呈示による学習が終了し、各層各素子間を結合させる信
号径路のうち特定の信号径路の可変結合の強度のみが例
えば第2図(a)に示したような状態に選択的に強化さ
れているものとする。なお、第2図(a)においては、
簡単のために、各素子間の結合を、単に実線で結んで一
様に示してあるが、実際には、各素子間の結合の強度
は、学習の結果に応じた任意のアナログ値をとるものと
する。各素子間の結合のかかる強化状態において入出力
層U0における例えば非線形素子1のみに外部からパター
ンAの一部をなす入力パターンが与えられたものとする
と、その入力パターンによって惹き起される反応出力
は、例えば第2図(b)に太線矢印で示すような径路を
介して拡がって行くものとする。すなわち、入力パター
ンに対する各素子の反応は、前述したように、直前の層
の各非線形素子に対する入力側信号径路の可変結合の強
度とその信号径路を介して伝わる入力信号の強度との全
入力径路に亘る空間パターンの一致の程度に従って決ま
る総入力加算値が当該素子の閾値を超えたときに、その
総入力加算値の強度および出力側信号径路の次段の非線
形素子に対する可変結合の強度の如何に応じて出力側信
号径路に出力するものであって、また、信号径路の上向
性可変結合を介して伝わると同時に、下向性可変結合を
介しても伝わる。その結果、入出力層U0内においては、
第2図(b)に示すようにパターンAの一部をなす入力
パターンのみを与えられたにも拘らず、その入力パター
ンに対する非線形素子の反応が他の層を介して次第に拡
がって行き、パターンAに完全に対応した反応が現われ
て来る。さらに、それと同時に、最上位層U3において
は、入出力層U0に現われた反応パターンA、すなわち、
連想出力のカテゴリーに対応した反応出力が例えば非線
形素子31に現われる。
Next, the circuit operation of the hierarchical information processing circuit of the present invention having the above-described configuration during associative storage will be described. Then, as described above, learning by presenting a certain pattern in the information processing circuit, for example, both the pattern A and the pattern B is completed, and a specific signal path among the signal paths for coupling the elements of each layer is changed. It is assumed that only the strength of the bond is selectively strengthened to the state shown in FIG. 2 (a), for example. In addition, in FIG. 2 (a),
For simplification, the coupling between each element is shown by simply connecting them with a solid line, but in reality, the coupling strength between each element takes an arbitrary analog value according to the learning result. I shall. When, for example, only the nonlinear element 1 in the input / output layer U 0 is externally given an input pattern forming part of the pattern A in the strengthened state of the coupling between the elements, the reaction caused by the input pattern It is assumed that the output spreads, for example, through a path indicated by a thick arrow in FIG. 2 (b). That is, the response of each element to the input pattern is, as described above, the total input path of the strength of the variable coupling of the input side signal path with respect to each non-linear element of the immediately preceding layer and the strength of the input signal transmitted through the signal path. When the total input added value determined according to the degree of coincidence of the spatial patterns over the above exceeds the threshold value of the element, the strength of the total input added value and the strength of the variable coupling to the nonlinear element at the next stage of the output side signal path are determined. According to the above, the signal is output to the output side signal path, and is transmitted through the upward variable coupling at the same time as being transmitted through the downward variable coupling. As a result, in the input / output layer U 0 ,
As shown in FIG. 2 (b), even though only the input pattern forming a part of the pattern A is given, the response of the non-linear element to the input pattern gradually spreads through other layers, and the pattern A reaction that completely corresponds to A appears. Further, at the same time, in the uppermost layer U 3 , the reaction pattern A appearing in the input / output layer U 0 , that is,
The reaction output corresponding to the category of the associative output appears in the non-linear element 31, for example.

つぎに、他の入力パターンとして、入出力層U0における
非線形素子2および3のみに入力信号が与えられ、その
入力信号のパターンが前述したパターンBの一部をなし
ている場合には、その入力パターンに対する反応は、例
えば第2図(c)に太線矢印で示すような態様の信号径
路を介して拡がって行き、入出力層U0にパターンBが現
われると同時に、最上位層U3においては、反応パターン
Bのカテゴリーに対応した反応出力が例えば非線形素子
32に現われる。
Next, as another input pattern, when the input signal is given only to the nonlinear elements 2 and 3 in the input / output layer U 0 and the pattern of the input signal forms a part of the above-mentioned pattern B, The reaction to the input pattern spreads, for example, through the signal path in the manner shown by the thick line arrow in FIG. 2 (c), and the pattern B appears in the input / output layer U 0 , and at the same time, in the uppermost layer U 3 . Is a non-linear element whose reaction output corresponding to the category of the reaction pattern B is
Appears in 32.

なお、第2層以降において、複数の入力端子を有する非
線形素子が反応するのは、前述したように、前段各素子
との結合強度の空間パターンと前段各素子からの入力信
号の空間パターンとの一致度に応じた当該素子の総入力
加算値が閾値を越えたときであり、前段素子との結合強
度の空間パターンと前段素子からの出力の空間パターン
とが互いにほぼ一致した場合に当該素子の総入力加算値
が大きくなることによって非線形素子の反応が生ずる。
例えば、第2図(a)における非線形素子11についてみ
ると、学習の結果、素子1と素子11との間の方が素子3
と素子11との間より強く結合されていたため、第2図
(b)においては、素子3への入力信号がないにも拘ら
ず、素子1への入力信号のみで前述した空間パターンの
一致度が高くなるので、素子11が反応し、一方第2図
(c)においては、素子1への入力信号がなく、素子3
への入力信号のみのために前述した空間パターンの一致
度が低いので、素子11が反応しなかったのである。
In the second and subsequent layers, the non-linear element having a plurality of input terminals reacts with each other depending on the spatial pattern of the coupling strength with each element of the preceding stage and the spatial pattern of the input signal from each element of the preceding stage. When the total input added value of the element according to the degree of coincidence exceeds the threshold value, and the spatial pattern of the coupling strength with the preceding element and the spatial pattern of the output from the preceding element substantially match each other, the element The reaction of the non-linear element occurs due to the increase of the total input added value.
For example, regarding the nonlinear element 11 in FIG. 2A, as a result of learning, the element between element 1 and element 11 is the element 3
2 (b), since the input signal to the element 3 is absent, only the input signal to the element 1 indicates the degree of coincidence of the spatial patterns described above. , The element 11 reacts, while in FIG. 2 (c), there is no input signal to the element 1 and the element 3
The element 11 did not react because the degree of coincidence of the above-mentioned spatial patterns is low only because of the input signal to the device.

上述したように、本発明階層型情報処理回路において
は、すでに学習して記憶している空間パターンの一部分
が欠除した不完全な空間パターンを刺戟入力として与え
ても、入出力層U0には形のくずれや欠除のない完全な形
態の空間パターン、すなわち、学習パターンが、前述し
た各層非線形素子間の両方向性信号経路によって形成さ
れる正帰還ループを信号が廻ることにより、時間の経過
とともに次第に正確に現われて、いわゆる想起が行なわ
れる。また、これと同様に、ノイズを含んだ学習パター
ンを入力刺戟として与えると、ノイズを除去した清浄な
形態の学習パターンが想起出力として入出力層U0に現わ
れる。その際、最上位層U3における各非線形素子のう
ち、入出力層U0に現われた想起空間パターンのカテゴリ
ーに対応した非線形素子にも反応出力が現われて、連想
出力パターンに対するパターン認識も同時に行なわれ
る。
As described above, in the hierarchical information processing circuit of the present invention, even if an incomplete spatial pattern in which a part of the spatial pattern that has already been learned and stored has been omitted is given as a stimulation input, the input / output layer U 0 is Is a complete spatial pattern without shape collapse or lack, that is, the learning pattern passes through the positive feedback loop formed by the bidirectional signal path between the above-mentioned nonlinear elements of each layer, so that time elapses. With that, it appears gradually and so-called recollection is performed. Similarly, when a learning pattern including noise is given as an input stimulation, a learning pattern in a clean form from which noise is removed appears in the input / output layer U 0 as a recall output. At that time, among the non-linear elements in the uppermost layer U 3 , the reaction output also appears in the non-linear element corresponding to the category of the recollection space pattern appearing in the input / output layer U 0, and the pattern recognition for the associative output pattern is also performed at the same time. Be done.

また、複数種類の学習パターンを重複して入力刺戟とし
て与えた場合、あるいは、複数種類の学習パターンのそ
れぞれに対する部分パターンを重複して入力刺戟として
与えた場合には、最初は、それらの学習パターン相互間
に競合が生ずるが、ある信号径路にある学習パターンの
一部に対応した信号が一旦流れ始めて、その信号径路に
結合した両端の非線形素子に対する可変結合の強度が幾
分でも強化されると、その信号径路を介して両方向に信
号が流れ易くなり、両端素子間に第1図(b)に示した
ようにして一種の正帰還ループが形成されるので、両端
の非線形素子はそれぞれの反応出力を互いに強め合い、
その信号径路における可変結合の強度がさらに強化され
る。その結果、時間の経過とともにそれら複数種類の学
習パターンのうち、その信号径路を学習の径路とする単
一の学習パターンのみが強化されて他の学習パターンは
消えて行き、同時に、最上位層U3においては、入出力層
U0に最終的に想起された学習パターンに対応する非線形
素子が反応して、パターン認識の結果を示す。
In addition, when multiple types of learning patterns are given as input stimulations in duplicate, or when partial patterns for each of multiple types of learning patterns are given as input stimulations, at first, those learning patterns are input. Although competition occurs between them, if a signal corresponding to a part of the learning pattern in a signal path begins to flow once and the strength of the variable coupling to the nonlinear elements at both ends coupled to the signal path is strengthened to some extent. , The signal easily flows in both directions through the signal path, and a kind of positive feedback loop is formed between the elements at both ends as shown in FIG. 1 (b). Strengthening each other's output,
The strength of the variable coupling in that signal path is further enhanced. As a result, with the passage of time, among these plural types of learning patterns, only a single learning pattern having the signal path as a learning path is strengthened and other learning patterns disappear, and at the same time, the top layer U In 3 , the input / output layer
A nonlinear element corresponding to the finally learned learning pattern responds to U 0, and the result of pattern recognition is shown.

ここで、各非線形素子の反応特性に順応効果をもたせ、
大出力を呈して反応を継続している非線形素子は、加算
増幅器の増幅出力に応じた可変利得素子の利得の変化に
よりその入出力間の利得が低下していき、また、非線形
素子の出力が小さく、あるいは0になると、その非線形
素子の入出力間の利得が次第に回復していくような特性
をもたせてある場合について検討すると、かかる場合に
は、複数種類の空間パターンを重ね合わせた複合空間パ
ターンを入力すると、前述したように、複数種類の空間
パターン相互間にて競合が生ずるが、時間の経過ととも
にそのうちの単一の空間パターンのみが強くなり、他の
空間パターンは消滅していく。なお、いま検討している
場合については、上述したように順応特性をもたせてな
い非線形素子についても同様である。
Here, by giving an adaptation effect to the reaction characteristics of each nonlinear element,
For a nonlinear element that exhibits a large output and continues to react, the gain between its input and output decreases due to the change in the gain of the variable gain element according to the amplified output of the summing amplifier, and the output of the nonlinear element is Considering a case where the gain between the input and output of the non-linear element gradually recovers when it becomes small or becomes 0, and in such a case, a composite space in which a plurality of types of space patterns are superposed is overlapped. When a pattern is input, as described above, competition occurs between a plurality of types of spatial patterns, but over time, only a single spatial pattern becomes stronger, and other spatial patterns disappear. Note that the case under consideration is the same for the non-linear element that does not have the adaptation characteristic as described above.

しかして、単一の空間パターンのみが強くなり、他の空
間パターンが消滅した状態において、一瞬間のみすべて
の下向性信号径路による信号の流れをその信号径路中の
オンオフスイッチにより遮断し、その遮断の直後にもと
の状態に回復させてみると、下向性信号径路の遮断の直
前まで大出力を継続して呈していた非線形素子は、その
順応効果によつて反応特性が劣化しているがために、上
述した瞬断の直後には、それまで強化されていた空間パ
ターンが消滅してそれまで抑制されていた他の種類の空
間パターンに対応した反応が連想記憶回路内にて浮かび
上つてくる。したがつて、入力情報としての複合空間パ
ターンの中から、かかる下向性信号径路の瞬断を反復す
ることにより、その複合空間パターン中に重ね合わされ
ている複数種類の空間パターンを順次に1種類ずつ読み
出していく能力を有する連想記憶回路を実現することが
できる。
Then, in the state where only a single spatial pattern becomes strong and the other spatial patterns disappear, the signal flow due to all the downward signal paths is interrupted by an on / off switch in the signal path only for a moment. Immediately after the interruption, the original state was restored, and the nonlinear element, which had been continuously showing a large output until just before the interruption of the downward signal path, had its reaction characteristics deteriorated by the adaptation effect. Therefore, immediately after the above-mentioned interruption, the spatial pattern that had been strengthened until then disappears and a reaction corresponding to another type of spatial pattern that was suppressed until then appears in the associative memory circuit. It will rise. Therefore, by repeating the instantaneous interruption of the downward signal path from the composite spatial pattern as the input information, one kind of spatial patterns of a plurality of types superposed in the composite spatial pattern is sequentially obtained. It is possible to realize an associative memory circuit having the ability to read data one by one.

つぎに、本発明による情報処理回路が上述したような態
様の連想記憶能力を有することを示す具体的な実験の例
について説明する。なお、以下に述べる実験結果は、計
算機シミユレーシヨンによつて得たものである。
Next, an example of a specific experiment showing that the information processing circuit according to the present invention has the associative memory capability of the above-described mode will be described. The experimental results described below were obtained by computer simulation.

すなわち、入出力層U0に7×7個の細胞を有し、4層構
成U0〜U3を備えた情報処理回路に対し、第3図に示すよ
うな5種類の学習パターンを反復して呈示し、自己組織
化を行なわせた。しかる後に、第4図の左上端に示すよ
うな一部のみの刺戟パターンを呈示すると、入出力層U0
には図に順次に示すような反応パターンの時系列が発生
する。図示の各パターンの左上端に示した数字は刺戟呈
示後の経過時間を表わしている。このように学習パター
ンの一部分のみを刺戟パターンとして呈示しても、入出
力層U0には形のくずれていない正確な空間パターンすな
わち学習パターンが時間の経過とともに次第に想起され
てくる。
That is, for an information processing circuit having 7 × 7 cells in the input / output layer U 0 and having a four-layer structure U 0 to U 3 , 5 types of learning patterns as shown in FIG. 3 are repeated. , And self-organized. Then, when a stimulation pattern of only a part as shown in the upper left corner of FIG. 4 is presented, the input / output layer U 0
A time series of reaction patterns as shown in sequence in FIG. The numbers shown in the upper left corner of each pattern shown in the figure represent the elapsed time after the stimulation is presented. In this way, even if only a part of the learning pattern is presented as a stimulation pattern, an accurate spatial pattern, that is, a learning pattern, whose shape is not lost in the input / output layer U 0 is gradually recalled over time.

また、第5図に示すように、複数種類の学習パターンを
重ね合わせて入力した場合には、最初はこれらの複数種
類の学習パターンの相互間に競合が生ずるが、時間の経
過とともにそのうちの1種類の学習パターンのみが強く
なり、他の学習パターンは消滅していく。それと同時
に、図には示してないが、最終層U3においては、入出力
層U0に最終的に想起した学習パターンに対応する細胞が
反応を示し、パターン認識の結果を表わしている。な
お、図示の各パターンの右上端に付したマーク#は、そ
の時刻に下向性信号径路における信号の流れを中断した
ことを示しており、その時刻まで持続していた想起出力
が消滅して、他の想起出力が、一部の素子については■
で示すように大出力で、また、他の一部の素子について
は□で示すように小出力で、浮かび上って来て次第に強
化されて来る反復想起の態様を観測することができる。
Further, as shown in FIG. 5, when a plurality of types of learning patterns are input in an overlapping manner, at first, the plurality of types of learning patterns conflict with each other. Only one type of learning pattern becomes stronger, and other learning patterns disappear. At the same time, although not shown in the figure, in the final layer U 3 , the cells corresponding to the finally learned learning pattern in the input / output layer U 0 respond to each other, and the result of pattern recognition is shown. Note that the mark # attached to the upper right end of each pattern shown in the figure indicates that the signal flow in the downward signal path was interrupted at that time, and the recall output that lasted until that time disappeared. , Other recall output, but for some devices
It is possible to observe a mode of repetitive recollection that is emerging and gradually strengthened with a large output as shown by and a small output as indicated by □ for some other elements.

効果 以上の説明から明らかなように、本発明によれば、連想
記憶能力とパターン認識能力とを兼ね備えた情報処理回
路を実現することができる。なお、これら二様の能力の
うちの一方のみを利用する目的で本発明を適用すること
もでき、その場合においても、双方の機能が相互に協調
して作用するので、従来のこの種連想記憶回路やパター
ン認識回路によつては得られなかつた高度の情報処理能
力を発揮させることができる。
Effects As is clear from the above description, according to the present invention, it is possible to realize an information processing circuit having both associative memory capability and pattern recognition capability. It should be noted that the present invention can be applied for the purpose of utilizing only one of these two kinds of capabilities, and even in that case, since both functions act in cooperation with each other, this kind of conventional associative memory is used. A circuit or a pattern recognition circuit can exert a high level of information processing capability that has never been obtained.

かかる格別の効果を有する本発明の応用例を以下に列挙
して示す。
The application examples of the present invention having such a special effect are listed and shown below.

1) パターン処理乃至画像処理への連想機能の導入。1) Introduction of an associative function to pattern processing or image processing.

a) 部分パターンからパターン全体の推定。a) Estimation of the entire pattern from the partial pattern.

b) ノイズを含んだパターンからのノイズの除去。b) Removal of noise from noisy patterns.

c) 曖昧なパターンからの最も類似したパターンの想
起。
c) Recall of the most similar patterns from ambiguous patterns.

d) 複合パターンからの構成パターンの読出し。d) Reading the constituent patterns from the composite pattern.

e) 複合パターンの構成パターンへの分解。e) Decomposition of a composite pattern into constituent patterns.

2) パターン認識への応用。2) Application to pattern recognition.

a) 曖昧なパターンや不完全なパターンを入力する
と、類似したパターンが何であるかを応答する。
a) When inputting an ambiguous pattern or an incomplete pattern, it replies what a similar pattern is.

b) 複合パターンに含まれている構成パターンを順次
に検出して認識する。
b) The constituent patterns included in the composite pattern are sequentially detected and recognized.

c) 組合わせパターンから個々のパターンの切り出
し、すなわち、セグメンテーシヨンを行ない、同時に、
切り出したパターンが何であるかを認識する。
c) Cutting out individual patterns from the combined pattern, that is, performing segmentation, and at the same time,
Recognize what the cut out pattern is.

d) ノイズに埋もれたパターンを検出して認識する。d) Detect and recognize a pattern buried in noise.

3) 各種データベースの検索への応用。3) Application to various database searches.

すなわち、病気の診断、文献検索、化学構造式の決定、
遺伝子の構造の決定など。
That is, diagnosis of disease, literature search, determination of chemical structural formula,
For example, determination of gene structure.

なお、かかる応用に際しては、パターンの各構成要素を
個々のキーワードに対応させる。
In this application, each constituent element of the pattern is associated with an individual keyword.

例えば、病気の診断に際しては、入出力層U0の各素子を
病気の症状に対応させるとともに、最上位層の各素子を
その病名に対応させておき、症状に関する情報が不完全
であつたり、一部が誤つたりしていても、可能性のある
病名を指摘し、併わせて、その病名に対応した典型的な
症状をも同時に出力する。また、入力情報が曖昧なとき
には、可能性のある病名を順次に出力するようにするこ
ともできる。
For example, when diagnosing a disease, each element of the input / output layer U 0 is made to correspond to the symptom of the disease, and each element of the uppermost layer is made to correspond to the disease name, and the information regarding the symptom may be incomplete. Even if some mistakes are made, the possible disease names are pointed out and combined, and the typical symptoms corresponding to the disease names are also output at the same time. Further, when the input information is ambiguous, it is possible to sequentially output the possible disease names.

【図面の簡単な説明】[Brief description of drawings]

第1図(a),(b)および(c)は従来の連想記憶回
路の原理的構成および動作の概要をそれぞれ示す線図、 第2図(a),(b),(c)は本発明階層型情報処理
回路の概略構成および動作の態様を順次に示す線図、 第3図は本発明回路の動作の計算機シミユレーシヨンに
用いた学習パターンの例を示す線図、 第4図は同じくその動作の態様の例を示す線図、 第5図は同じくその動作の態様の他の例を示す線図であ
る。 1,2,3,4,5,6,7;11,12,13,14,15;21,22,23,24;31,32……
非線形素子、 U0……入出力層、U1,U2,U3……情報処理層。
1 (a), (b) and (c) are diagrams showing the outline of the principle configuration and operation of a conventional associative memory circuit, respectively, and FIGS. 2 (a), (b) and (c) are book diagrams. FIG. 3 is a diagram sequentially showing a schematic configuration and an operation mode of the invention hierarchical information processing circuit, FIG. 3 is a diagram showing an example of a learning pattern used for computer simulation of the operation of the invention circuit, and FIG. FIG. 5 is a diagram showing an example of a mode of operation, and FIG. 5 is a diagram showing another example of a mode of operation. 1,2,3,4,5,6,7; 11,12,13,14,15; 21,22,23,24; 31,32 ……
Non-linear element, U 0 …… Input / output layer, U 1 , U 2 , U 3 …… Information processing layer.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】入出力間の利得を可変にした非線形素子を
それぞれ複数個二次元的に配置した情報処理層を複数層
順次に配列してなる階層型情報処理回路において、前記
複数層の情報処理層のうち、下位端の情報処理層から上
位端の情報処理層に向けて前記非線形素子間の結合を可
変にした上向性信号径路を設定するとともに、その上向
性信号径路と対にして逆向きに前記非線形素子間の結合
を可変にした下向性信号径路を設定し、双方の当該信号
径路における素子間可変結合の強度を互いに連動的に変
化させるようにしたことを特徴とする階層型情報処理回
路。
1. A hierarchical information processing circuit in which a plurality of information processing layers each having a plurality of nonlinear elements each having a variable gain between input and output arranged two-dimensionally are sequentially arranged. Among the processing layers, an upward signal path in which the coupling between the nonlinear elements is variable is set from the lower information processing layer toward the upper information processing layer, and is paired with the upward signal path. And a downward signal path in which the coupling between the non-linear elements is variable is set in the opposite direction, and the strength of the variable coupling between the elements in both the signal paths is changed interlockingly with each other. Hierarchical information processing circuit.
【請求項2】前記下位端および前記上位端の情報処理層
からそれぞれ連想記憶出力およびパターン認識出力を取
出すことにより、前記連想記憶出力および前記パターン
認識出力の少なくとも一方を得るようにしたことを特徴
とする特許請求の範囲第1項記載の階層型情報処理回
路。
2. The at least one of the associative memory output and the pattern recognition output is obtained by extracting the associative memory output and the pattern recognition output from the information processing layers at the lower end and the upper end, respectively. The hierarchical information processing circuit according to claim 1.
【請求項3】前記複数個の非線形素子のうち、大出力を
持続する非線形素子における入出力間の利得を低減させ
るとともに、出力が減少した非線形素子における入出力
間の利得を増大させるようにしたことを特徴とする特許
請求の範囲第1項または第2項記載の階層型情報処理回
路。
3. A non-linear element that maintains a large output among the plurality of non-linear elements, and a gain between the input and the output is reduced, and a gain between the input and the output is increased in the non-linear element. The hierarchical information processing circuit according to claim 1 or 2, wherein:
【請求項4】前記下向性信号径路を反復して瞬時断路す
ることにより、前記下位端の情報処理層に入力した複合
入力パターンを順次に分解して読取り得るようにしたこ
とを特徴とする特許請求の範囲第3項記載の階層型情報
処理回路。
4. A composite input pattern input to the information processing layer at the lower end can be sequentially decomposed and read by repeating and instantaneously disconnecting the downward signal path. A hierarchical information processing circuit according to claim 3.
JP58036569A 1983-03-08 1983-03-08 Hierarchical information processing circuit Expired - Lifetime JPH0734227B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58036569A JPH0734227B2 (en) 1983-03-08 1983-03-08 Hierarchical information processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58036569A JPH0734227B2 (en) 1983-03-08 1983-03-08 Hierarchical information processing circuit

Publications (2)

Publication Number Publication Date
JPS59163679A JPS59163679A (en) 1984-09-14
JPH0734227B2 true JPH0734227B2 (en) 1995-04-12

Family

ID=12473389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58036569A Expired - Lifetime JPH0734227B2 (en) 1983-03-08 1983-03-08 Hierarchical information processing circuit

Country Status (1)

Country Link
JP (1) JPH0734227B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634236B2 (en) 1985-11-02 1994-05-02 日本放送協会 Hierarchical information processing method

Also Published As

Publication number Publication date
JPS59163679A (en) 1984-09-14

Similar Documents

Publication Publication Date Title
CN112784964A (en) Image classification method based on bridging knowledge distillation convolution neural network
CN113283400B (en) Skeleton action identification method based on selective hypergraph convolutional network
JPH0734227B2 (en) Hierarchical information processing circuit
Yang et al. A general mean-based iterative winner-take-all neural network
JPH07146852A (en) Method for simplifying structure of neural network
CN115964626B (en) Community detection method based on dynamic multi-scale feature fusion network
CN111523645A (en) Convolutional neural network design method for improving small-scale target detection and identification performance
JP3035106B2 (en) Large-scale information recognition circuit
JP2000172662A (en) Learning method of neural network
JP3401858B2 (en) Diagnostic processing device
JPH096881A (en) neural network
Kim et al. Generalization and fault tolerance in rule-based neural networks
RU2730179C1 (en) Associative pattern recognition device
Park et al. Geometrical learning algorithm for multilayer neural networks in a binary field
JPH05265991A (en) Pattern sorting device
JPH0769894B2 (en) Learning method in neural network
JPWO1993008538A1 (en) Neural Network Processor
JPH0883261A (en) Neuro arithmetic unit
JP3389684B2 (en) Learning method of neural network
JPH064504A (en) Neural network circuit
JP3343626B2 (en) Neural networks for fuzzy inference
JPH03268074A (en) Pattern recognition method and device
JPH0652140A (en) Data structure for neural network
JPH03294983A (en) Character recognizing device
Di Stefano et al. Neural networks trained by a genetic algorithm for visual field diagnosis