JPH0734388B2 - サージ測定装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は電力系統等に落雷等により発生するサージ波形
を記憶するサージ測定装置に関する。

（従来の技術） 従来この種のものとしては鉄塔等にシャント、ロゴウス
キーコイル等の検出器を設け、落雷電流により発生する
電圧波形を発光ダイオード等により光信号に変え、光フ
ァイバーケーブルで伝送後、光→電気変換し、市販の波
形ディジタイザによりディジタルデータに変換し記憶し
ている。またこの測定を自動的に行なう場合はcpuとデ
ィジタイザ間をGPIB,RS232C等のバスでつなぎ、cpuより
ディジタイザの制御、波形データのよみ込みを行ないcp
uよみ込み時の時刻とともにcpuのディスクに記録・保存
している。

（発明が解決しようとする課題） 上記従来の技術では、波形ディジタイザにトリガがかか
り波形データが得られるとその都度cpuにデータ転送し
ているためデータ転送中に発生したサージ波形をとりに
がすことになる。データ転送の時間は高速（〜100KB/
S）のGPIBバスを使用しても10bit4096ワードの波形デー
タを送るのに１秒程度かかる。一方通常の雷撃の約半数
は多重雷であり、その間隔は3ms〜300ms程度であると観
測例で報告されている。従って従来の技術ではこの多重
雷の波形をつかまえることができない。

一方、近年のディジタイザの技術進歩により波形メモリ
を分割して使用しいくつかのフレームにわけて波形デー
タをとり込み、各フレームかきこみ終了後に自動的に次
のトリガ待ちになる機能（オートアドバンス機能と呼ば
れている）をもつものが現われた。これを使用すれば多
重雷の波形をつかまえることが可能であるが、ディジタ
イザ側には時刻記憶機能がないのでサージの発生した時
刻を正確に記憶することができない。

本発明は上記従来技術の問題点を解決するためになされ
たもので、多重雷のサージを記憶できるとともにそれぞ
れの発生時刻をも正確に記憶できるサージ測定装置を提
供することである。

〔発明の構成〕

（課題を解決するための手段） 上記発明の目的を達成するため本発明においては、セン
サからのサージ出力波形をディジタルデータに変換し順
次記憶するディジタイザと、このディジタイザのトリガ
時のディジタル信号を受けてその時刻を順次記憶する時
刻記憶器と、前記ディジタイザの記憶した波形データと
時刻記憶器の記憶した時刻データを読み出し結合してデ
ィスクに保存するメインCPUとを備えたサージ測定装置
を提供する。

（作用） 上記構成としたことにより、オートアドバンス機能を有
するディジタイザにより多重雷の波形を記憶するととも
にそのトリガ時点で発生するディジタル信号を受けて時
刻記憶器が併行的に動作するのでトリガ時刻を正確に記
録することができ、ディジタイザの容量一杯に波形デー
タがかきこまれた時点でディジタイザからメインcpuに
波形データを送信する際に時刻データをまとめて送るこ
とができる。

（実施例） 以下本発明のサージ測定装置の一実施例を図面を参照し
ながら説明する。

第１図は本発明のサージ測定装置の一実施例の全体構成
を示しており、センサ１により検出されたサージ波形は
ディジタイザ２によりディジタルデータに変換されメモ
リに記憶される。ディジタイザ２のトリガ時に発生する
トリガ信号がトリガ信号線３により時刻記憶器４の信号
入力部４−１に入力される。時刻記憶器４内には内蔵cp
u4−２、メモリ４−３、タイマ４−４、データ伝送イン
タフェース４−５を有している。信号入力部４−１はデ
ィジタイザ２からのトリガ出力信号をラッチする。内蔵
cpu4−２は第４図のフローチャートに示す様に信号入力
部４−１のラッチ状態をみてトリガがかかったか否かを
判断し（Ｂ）、いずれかのチャネルにトリガがかかって
いればタイマ４−４をよみこみ（Ｃ）、トリガラッチし
ているチャネルのメモリ４−３上のバッファによみこん
だタイマ値をかきこみかきこみポインタを１つずつすす
め（Ｄ）、信号入力部４−１の当該チャネルのラッチを
クリヤし次のトリガ信号入力に備える。（Ｅ） メモリ４−３上のタイムバッファのフォーマットは第３
図の如く各チャネル毎にタイムデータが格納される。

データ伝送インタフェース４−５はGPIBあるいはRS232C
等のデータ伝送バス６を介してメインcpu5とデータの送
受信をするものであり、メインcpu5からの「初期化」
「タイムデータよみ出し」等のコマンド受信、メインcp
u5へのタイムデータ送信等に使用する。（第４図
（Ｆ），（Ｇ），（Ｈ）） データ伝送バス６はディジタイザ２とメインcpu5間のデ
ータ送受信にも使用される。

メインcpu5のフローチャートは第２図の如くであり、デ
ィジタイザ２、時刻記憶器４の初期化コマンドをデータ
伝送バス６を介して送信し（A,B）、メインcpu5内蔵の
クロック５−１からそのスタート時点の時刻をよみ出し
メモリ上に記憶しておく（Ｃ）。いずれかのチャネルの
ディジタイザ２が容量満杯になるか、あらかじめ決めら
れた時間、スタート時点からの経過するまで待ち
（Ｄ）、データ伝送バス６を介して時刻記憶器４よりト
リガタイムデータを、ディジタイザ２からは波形データ
をよみこむ。（E,F） トリガタイムデータはスタート時点からの経過時間をあ
らわしているのでメモリ上に記憶してあるスタート時点
の時刻との足し算を行なって時刻に変換し、各チャネ
ル、各フレームの波形データと結合してメインcpuのデ
ィスク５−２上のファイルに記憶する（Ｇ）。

メインcpu5によるスタートコマンド送信後、ディジタイ
ザ２と時刻記憶器４とは併行的に波形データの記録と時
刻の記録をそれぞれの内部で高速に実行できるので多重
雷に対しても波形の記録、時刻の記録が正確にできる。
実際に試作した結果によればトリガデータを約1msの時
間間隔で受付可能であり、時刻の分解能としては1/100
秒（＝10ms）が可能であった。一方ディジタイザ２の方
は現在市販品ではソニーテクトロニクス（株）製のrtd
−710型がオートアドバンス時のフレーム間隔約3msであ
るため、多重雷のデータよりみて充分に測定可能であ
る。

第５図に本発明のサージ測定装置の他の実施例の全体構
成を示す。

本実施例においては、３チャネル分のセンサ信号を受け
ていずれかのチャネルでトリガ条件をみたせばトリガパ
ルスを出力するトリガユニット７を有しており、このト
リガパルスを３チャネル分のディジタイザ２の外部トリ
ガ入力、および時刻記憶器４に入力している。

通常電力系統回路は３相回路であり、落雷等により発変
電所に侵入してくるサージは相互誘導等により複雑な様
相を呈するため３相分の波形を同時に記録することは有
意義であり、本実施例はこの様な場合に有効である。

第６図は本発明のサージ測定装置の他の実施例の時刻記
憶器４の構成を示す。第１図の実施例と同等の部分には
同一符号を付して説明を省略する。第６図において、ト
リガ信号線３はアップダウンカウンタ４−６のアップカ
ウント入力部に入力されて、トリガパルスの立ちあがり
でアップダウンカウンタ４−６のカウント値を１つすす
める。一方、アップダウンカウンタ４−６のダウンカウ
ント入力部にはダウンカウント線４−７が接続され、内
蔵cpu4−２から内部バス４−８を介して与えられるダウ
ンカウントパルスの立ちあがりでアップダウンカウンタ
４−６のカウント値が１つ減じられる。アップダウンカ
ウンタ４−６のカウント値はカウント値出力線４−９を
介して内蔵cpu4−２によみこむことができる。

内蔵cpu4−２は第７図のフローチャートに示す様に、ア
ップダウンカウンタ４−６のカウント値をみてトリガが
かかったか否かを判断し（Ｂ）、いずれかのチャンネル
にトリガがかかっていればタイマ４−４をよみこみ
（Ｃ）、トリガがかかった（カウント値が０でない）チ
ャンネルのメモリ４−３上のバッファに、よみこんだタ
イマ値をかきこみ、かきこみポイントを１つずつすすめ
（Ｄ）、当該チャンネルのアップダウンカウンタ４−６
にダウンカウントパルスを出力し（Ｅ）、再度カウント
値の有無をチェックし（Ｊ）、カウント値が０でなけれ
ば０になるまで（Ｄ），（Ｅ），（Ｊ）をくり返す。

この様な構成とすることによって、より高速なオートア
ドバンス機能を有するディジタイザ２と組み合わせて使
用した場合、内蔵cpu4−２の処理速度より速く、間隔の
短かいトリガパルスをトリガ信号線３より入力しても、
トリガパルスのカウントをより高速なアップダウンカウ
ンタ４−６のハード処理にたよれるのでトリガパルスの
とりこぼしを避けることができる。

なお、上記の実施例においては時刻記憶器４内にタイマ
４−４は経過時間を測定するものとして説明したが、こ
れを時刻を測定できるクロックとしてもよいことはいう
までもない。

〔発明の効果〕

本発明のサージ測定装置によれば多重雷を含むサージ波
形、および発生時刻を正確に測定することが可能とな
り、雷観測、サージ観測のレベルアップ、電力系統の事
故解析に多大の貢献をすることが期待される。

【図面の簡単な説明】

第１図は本発明の一実施例を示すサージ測定装置の全体
構成図、第２図は本発明の一実施例を示すサージ測定装
置のメインcpuのフローチャート図、第３図は本発明の
一実施例を示すサージ測定装置の時刻記憶器のタイムバ
ッファテーブルを示す図、第４図は本発明に一実施例を
示すサージ測定装置の時刻記憶器のフローチャート図、
第５図は本発明の他の実施例を示すサージ測定装置の全
体構成図、第６図は本発明の他の実施例の時刻記憶器の
構成図、第７図は本発明の他の実施例の時刻記憶器のフ
ローチャート図である。 ２…ディジタイザ、３…トリガ信号線、４…時刻記憶
器、５…メインcpu、６…データ伝送バス、７…トリガ
ユニット。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 成光 東京都調布市西つつじケ丘２丁目４番１号 東京電力株式会社内 (72)発明者 菅 雅弘 神奈川県川崎市川崎区浮島町２番１号 株 式会社東芝浜川崎工場内 (56)参考文献 特開 昭62−186484（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】センサからのサージ出力波形をディジタル
   データに変換し順次記憶するディジタイザと、このディ
   ジタイザのトリガ時のディジタル信号を受けてその時刻
   を順次記憶する時刻記憶器と、前記ディジタイザの記憶
   した波形データと前記時刻記憶器の記憶した時刻データ
   を読み出し結合してディスクに保存するメインCPUとを
   備えたことを特徴とするサージ測定装置。