Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0734433B2 - Tape attaching method and tape peeling method for semiconductor wafer - Google Patents
[go: Go Back, main page]

JPH0734433B2 - Tape attaching method and tape peeling method for semiconductor wafer - Google Patents

Tape attaching method and tape peeling method for semiconductor wafer

Info

Publication number
JPH0734433B2
JPH0734433B2 JP63294145A JP29414588A JPH0734433B2 JP H0734433 B2 JPH0734433 B2 JP H0734433B2 JP 63294145 A JP63294145 A JP 63294145A JP 29414588 A JP29414588 A JP 29414588A JP H0734433 B2 JPH0734433 B2 JP H0734433B2
Authority
JP
Japan
Prior art keywords
tape
semiconductor wafer
adhesive tape
peeling
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63294145A
Other languages
Japanese (ja)
Other versions
JPH02139927A (en
Inventor
松郎 金原
和宏 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP63294145A priority Critical patent/JPH0734433B2/en
Publication of JPH02139927A publication Critical patent/JPH02139927A/en
Publication of JPH0734433B2 publication Critical patent/JPH0734433B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体ウエハの裏面を研磨する際に、半導体
ウエハの表面である回路パターン形成面にパターン保護
用の保護粘着テープを貼付けるための方法、および、研
磨処理後に保護粘着テープを半導体ウエハから剥離する
ための方法に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention is intended to attach a protective adhesive tape for pattern protection to a circuit pattern forming surface which is the front surface of a semiconductor wafer when polishing the back surface of the semiconductor wafer. And a method for peeling the protective adhesive tape from the semiconductor wafer after the polishing process.

〈従来の技術〉 半導体ウエハの製造工程においては、通常、IC素子等の
回路パターンが形成された後、半導体ウエハの裏面を研
磨して半導体ウエハを所定の厚みにするための裏面研磨
工程が置かれている。
<Prior Art> In a semiconductor wafer manufacturing process, usually, after a circuit pattern of an IC element or the like is formed, a back surface polishing step for polishing the back surface of the semiconductor wafer to a predetermined thickness is performed. Has been.

裏面研磨工程においては、回路パターン形成面が研磨屑
等で汚染あるいは損傷したりすることを防ぐために、半
導体ウエハの回路パターン形成面側に予め保護手段が講
じられる。
In the back surface polishing step, in order to prevent the circuit pattern forming surface from being contaminated or damaged by polishing dust or the like, protective means is provided in advance on the circuit pattern forming surface side of the semiconductor wafer.

従来、その保護手段としては、普通の感圧接着剤からな
る層を設けた保護粘着テープを用いる方式が知られてい
る。すなわち、この方式は、保護粘着テープを半導体ウ
エハの回路パターン形成面側に貼付けた後、半導体ウエ
ハの裏面を研磨し、研磨後に保護粘着テープを剥離除去
するものである。
Conventionally, as a protection means, a method using a protective pressure-sensitive adhesive tape provided with a layer made of an ordinary pressure-sensitive adhesive is known. That is, in this method, after the protective adhesive tape is attached to the circuit pattern formation surface side of the semiconductor wafer, the back surface of the semiconductor wafer is polished and the protective adhesive tape is peeled off after polishing.

この保護粘着テープを用いる方式は、それまでの感光レ
ジスト材料塗布方式あるいは薄葉シートからなるスペー
サを単に載置する方式が有していた半導体ウエハの破損
防止等に対する保護能力不足の問題を解決したものであ
り、保護能力、研磨精度に優れるなどの利点を有してい
る。
The method using this protective adhesive tape solves the problem of insufficient protection capability for preventing damage to semiconductor wafers, which was present in the conventional method of applying a photosensitive resist material or the method of simply mounting spacers made of thin sheets. It has advantages such as excellent protection ability and polishing accuracy.

〈発明が解決しようとする課題〉 しかしながら、保護粘着テープを半導体ウエハの回路パ
ターン形成面に貼付ける際、保護粘着テープに静電気が
帯電していると、回路素子が高電圧のために壊れること
があった。
<Problems to be Solved by the Invention> However, when the protective adhesive tape is attached to the circuit pattern forming surface of the semiconductor wafer, if the protective adhesive tape is charged with static electricity, the circuit element may be broken due to a high voltage. there were.

また、保護粘着テープを回路パターン形成面から剥離す
る場合、粘着力の強い別の剥離テープを半導体ウエハに
貼付けられた保護粘着テープの外面に貼り付け、この剥
離テープを引き上げることによって、保護粘着テープを
半導体ウエハから剥離するのであるが、このとき、保護
粘着テープの剥離帯電により高電圧が発生し、回路素子
が壊れることがあった。
When peeling the protective adhesive tape from the surface on which the circuit pattern is formed, another peeling tape having strong adhesive force is attached to the outer surface of the protective adhesive tape attached to the semiconductor wafer, and the peeling tape is pulled up to remove the protective adhesive tape. Is peeled from the semiconductor wafer. At this time, a high voltage is generated due to peeling electrification of the protective adhesive tape, which may break the circuit element.

なお、半導体ウエハの表面保護としてではないが、ウエ
ハをダイシングする際にウエハを保持するために使用さ
れるウエハ保持シートに発生する静電気を防止するため
に、前記保持シートとして導電性粘着テープを用いたも
のが提案されている(例えば、特開昭61−80834号公
報)。
Although not for protecting the surface of the semiconductor wafer, a conductive adhesive tape is used as the holding sheet to prevent static electricity generated in the wafer holding sheet used for holding the wafer when dicing the wafer. Some have been proposed (for example, Japanese Patent Laid-Open No. 61-80834).

しかしながら、この種の導電性粘着テープは、ベースフ
ィルムや粘着層に、金属粉等の導電性物質や界面活性剤
を練り込んで形成されているので、フィルム成形性の関
係上、あまり多くの導電性物質や界面活性剤を混入する
ことができない。そのため、フィルムの表面抵抗を充分
下げることができず、静電気発生の抑止効果が低いとい
う難点がある。また、粘着層に導電性物質や界面活性剤
を混入すると、半導体ウエハを汚染するおそれもある。
However, since this type of conductive adhesive tape is formed by kneading a conductive substance such as metal powder or a surfactant into the base film or the adhesive layer, there is too much conductivity in view of film formability. It is not possible to mix organic substances and surfactants. Therefore, the surface resistance of the film cannot be sufficiently reduced, and the effect of suppressing static electricity generation is low. Further, if a conductive substance or a surfactant is mixed in the adhesive layer, the semiconductor wafer may be contaminated.

本発明は、このような事情に鑑みてなされたものであっ
て、保護粘着テープを半導体ウエハの回路パターン形成
面に貼付ける際、あるいは保護粘着テープを半導体ウエ
ハから剥離する際の静電気発生を防止して回路素子が損
傷するのを防止することができるとともに、半導体ウエ
ハを汚染することがないテープ貼付け方法およびテープ
剥離方法を提供することを目的とする。
The present invention has been made in view of such circumstances, and prevents generation of static electricity when the protective adhesive tape is attached to the circuit pattern forming surface of the semiconductor wafer or when the protective adhesive tape is peeled from the semiconductor wafer. Therefore, it is an object of the present invention to provide a tape attaching method and a tape peeling method that can prevent the circuit element from being damaged and prevent the semiconductor wafer from being contaminated.

〈課題を解決するための手段〉 本発明に係る半導体ウエハのテープ貼着方法は、上述の
ような目的を達成するために、接地されたテーブルに保
持した半導体ウエハの回路パターン形成面に、絶縁性ベ
ースフィルム、導電性薄層、粘着層を備えてなる帯状の
保護粘着テープを、接地された導電性ローラに前記導電
性薄層を電気的に接続しながら供給することにより、前
記半導体ウエハに前記保護粘着テープを貼付けることを
特徴としている。
<Means for Solving the Problems> In order to achieve the above-mentioned object, the method for tape-adhering a semiconductor wafer according to the present invention, in order to achieve the above-mentioned object, an insulating film is formed on a circuit pattern forming surface of a semiconductor wafer held on a grounded table. To the semiconductor wafer by supplying a strip-shaped protective adhesive tape comprising a conductive base film, a conductive thin layer, and an adhesive layer while electrically connecting the conductive thin layer to a grounded conductive roller. It is characterized in that the protective adhesive tape is attached.

そして、本発明の半導体ウエハのテープ剥離方法は、前
述のような目的を達成するために、絶縁性ベースフィル
ム、導電性薄層、粘着層を備えてなる保護粘着テープが
回路パターン形成面に貼付けられた半導体ウエハを、接
地されたテーブルに保持し、この保護粘着テープの粘着
力よりも強い粘着力を有する粘着層と、導電性薄層と、
絶縁性ベースフィルムとを備えた帯状の剥離テープを、
接地された導電性ローラに前記導電性薄層を電気的に接
続しながら、前記半導体ウエハ上の保護粘着テープの外
面に貼付け、前記剥離テープを剥離除去することによ
り、前記剥離テープを下て前記保護粘着テープを半導体
ウエハから剥離することを特徴としている。
And, in order to achieve the above-mentioned object, the tape peeling method for a semiconductor wafer according to the present invention, in order to achieve the above-mentioned object, a protective adhesive tape comprising an insulating base film, a conductive thin layer and an adhesive layer is attached to a circuit pattern forming surface The semiconductor wafer thus obtained is held on a grounded table, and an adhesive layer having an adhesive force stronger than that of the protective adhesive tape, a conductive thin layer,
A strip-shaped release tape with an insulating base film,
While electrically connecting the conductive thin layer to a grounded conductive roller, the conductive tape is attached to the outer surface of the protective adhesive tape on the semiconductor wafer, and the peeling tape is peeled and removed, so that the peeling tape is lowered. It is characterized in that the protective adhesive tape is peeled off from the semiconductor wafer.

〈作用〉 本発明の半導体ウエハのテープ貼着方法によれば、保護
粘着テープの導電性薄層が接地された導電性ローラに電
気的に接続され、保護粘着テープに帯電した静電気が除
去されながら、保護粘着テープは半導体ウエハに供給さ
れる。そして、保護粘着テープが導電性ローラを介して
接地されながら、半導体ウエハもテーブルを介して接地
された状態で、半導体ウエハに保護粘着テープが貼付け
られるので、保護粘着テープ貼付け時に静電気の発生が
抑えられる。
<Operation> According to the semiconductor wafer tape sticking method of the present invention, the conductive thin layer of the protective adhesive tape is electrically connected to the grounded conductive roller to remove static electricity charged on the protective adhesive tape. The protective adhesive tape is supplied to the semiconductor wafer. Then, while the protective adhesive tape is grounded via the conductive roller and the semiconductor wafer is also grounded via the table, the protective adhesive tape is attached to the semiconductor wafer, so static electricity is suppressed when the protective adhesive tape is attached. To be

そして、本発明の半導体ウエハのテープ剥離方法によれ
ば、剥離テープの導電性薄層が接地された導電性ローラ
に電気的に接続され、剥離テープに帯電した静電気が除
去されながら、剥離テープが半導体ウエハ上の保護粘着
テープの外面に貼付けられる。そして、保護粘着テープ
が剥離テープを介して接地されながら、半導体ウエハも
テーブルを介して接地された状態で、剥離テープが剥離
除去されるので、保護粘着テープの剥離時に剥離帯電の
発生が抑えられ、高電圧が発生しないため素子の破壊が
生じるいことはない。
Then, according to the tape peeling method for a semiconductor wafer of the present invention, the conductive tape is electrically connected to the grounded conductive roller, the static electricity charged in the peeling tape is removed, and the peeling tape is removed. It is attached to the outer surface of the protective adhesive tape on the semiconductor wafer. Then, while the protective adhesive tape is grounded via the peeling tape and the semiconductor wafer is also grounded via the table, the peeling tape is peeled and removed, so that the occurrence of peeling charge is suppressed when the protective adhesive tape is peeled off. Since the high voltage is not generated, the element is not destroyed.

〈実施例〉 第1図は、本発明に係るテープ貼付け方法の第1実施例
の概略構成図である。
<Example> FIG. 1 is a schematic configuration diagram of a first example of a tape attaching method according to the present invention.

回路パターンが形成された半導体ウエハ1は、その回路
パターン形成面を上向きにして、接地された導電性のテ
ーブル2上に吸着保持される。この半導体ウエハ1上
に、回路パターン保護用の保護粘着テープ3が繰り出し
ガイドローラ4、貼付け用の可動ガイドローラ5および
可動貼付けローラ6を介して供給され、可動ガイドロー
ラ5および可動貼付けローラ6が図上左方から右方へ移
動することで保護粘着テープ3が半導体ウエハ1の表面
(回路パターン形成面)に貼付けられる。
The semiconductor wafer 1 on which the circuit pattern is formed is suction-held on the grounded conductive table 2 with its circuit pattern forming surface facing upward. A protective adhesive tape 3 for protecting a circuit pattern is supplied onto the semiconductor wafer 1 through a feeding guide roller 4, a movable guide roller 5 for attachment and a movable attachment roller 6, and the movable guide roller 5 and the movable attachment roller 6 are provided. The protective adhesive tape 3 is attached to the surface (circuit pattern forming surface) of the semiconductor wafer 1 by moving from the left side to the right side in the figure.

前述保護粘着テープ3は、第2図に示すように、図外の
供給源から繰り出され、繰り出しガイドローラ4部にお
いてセパレートフィルム7と分離されるものであって、
130μm程度の絶縁性ベースフィルム3aと20μm程度の
粘着層3bとの間に、金属(例えばアルミニウムなど)の
薄層からなる導電性薄層としての導電層3cを介在させた
構成になっている。この導電層3cとしては、金属層以外
にも、例えば、導電性高分子やシロキサン系などの帯電
防止剤を塗布して薄層としたものが用いられる。
As shown in FIG. 2, the protective adhesive tape 3 is fed from a supply source (not shown) and separated from the separate film 7 at the feeding guide roller 4 section.
The insulating base film 3a having a thickness of about 130 μm and the adhesive layer 3b having a thickness of about 20 μm are provided with a conductive layer 3c as a conductive thin layer made of a thin metal layer (such as aluminum). As the conductive layer 3c, in addition to the metal layer, for example, a thin layer formed by applying an antistatic agent such as a conductive polymer or siloxane is used.

そして、第1図および第3図に示すように、この保護粘
着テープ3には、粘着層3bを突き破って導電層3cに接触
する突起8群を外周に備えた接地された導電性のローラ
9が作用されている。すなわち、保護粘着テープ3の導
電層3cが、接地された導電性ローラ9に電気的に接続さ
れていて、保護粘着テープ3に帯電した静電気をアース
ラインに逃がすようになっている。また、半導体ウエハ
1自体も導電性のテーブル2を介して接地され、もっ
て、保護粘着テープ3と半導体ウエハ1とを同電位(ア
ース電位)にして回路素子の静電気による破壊を防止し
ている。
Then, as shown in FIG. 1 and FIG. 3, the protective adhesive tape 3 is provided with a grounded conductive roller 9 provided with a group of projections 8 that penetrate the adhesive layer 3b and come into contact with the conductive layer 3c. Is being acted upon. That is, the conductive layer 3c of the protective adhesive tape 3 is electrically connected to the grounded conductive roller 9 so that the static electricity charged on the protective adhesive tape 3 is released to the ground line. Further, the semiconductor wafer 1 itself is also grounded via the conductive table 2, so that the protective adhesive tape 3 and the semiconductor wafer 1 are set to the same potential (earth potential) to prevent the circuit elements from being destroyed by static electricity.

以下に、本実施例で使用した保護粘着テープと、従来の
保護粘着テープとの表面抵抗を比較して説明する。
The surface resistances of the protective pressure-sensitive adhesive tape used in this example and the conventional protective pressure-sensitive adhesive tape will be compared and described below.

本実施例で使用した保護粘着テープ3は、ベースフィル
ム3aとして、130μmのEVA(エチレンビニルアルコー
ル)を用い、粘着層3bとしてアクリル系粘着剤を20μm
塗布し、ベースフィルム3aと粘着層3bとの間に、導電層
3cとして300Åのアルミニウム蒸着層を介在させてい
る。この保護粘着テープ3の表面抵抗は、1Ωであっ
た。
The protective pressure-sensitive adhesive tape 3 used in this example uses EVA (ethylene vinyl alcohol) of 130 μm as the base film 3a, and an acrylic adhesive of 20 μm as the adhesive layer 3b.
Apply the conductive layer between the base film 3a and the adhesive layer 3b.
As 3c, a 300Å aluminum vapor deposition layer is interposed. The surface resistance of this protective adhesive tape 3 was 1Ω.

これに対し、従来の保護粘着テープとしては、EVA100部
に対して、帯電防止剤として非イオン系界面活性剤:1部
を混合させてベースフィルムを作成し、このベースフィ
ルムに粘着層としてアクリル系粘着剤を20μm塗布した
ものを用いた。この保護粘着テープの表面抵抗は1012Ω
であった。
On the other hand, as a conventional protective adhesive tape, 100 parts of EVA is mixed with 1 part of a nonionic surfactant as an antistatic agent to prepare a base film, and an acrylic resin is used as an adhesive layer on the base film. An adhesive coated with 20 μm was used. The surface resistance of this protective adhesive tape is 10 12 Ω
Met.

以上の比較実験からも明らかなように、絶縁性ベースフ
ィルム3aと粘着層3bとは個別の独立した導電層3cを備え
た本実施例に係る保護粘着テープ3は、表面抵抗が低
く、したがって、静電気発生の抑止効果が極めて高いこ
とが理解できる。
As is clear from the above comparative experiment, the protective adhesive tape 3 according to the present example, which includes the insulating base film 3a and the adhesive layer 3b and the independent conductive layer 3c, has a low surface resistance, and therefore, It can be understood that the effect of suppressing static electricity generation is extremely high.

第4図は、上記のようにして貼付けられた保護粘着テー
プ3を、研磨処理の終了した半導体ウエハ1から剥離す
る手段を示す要部の拡大断面図である。
FIG. 4 is an enlarged cross-sectional view of a main part showing a means for peeling the protective adhesive tape 3 attached as described above from the semiconductor wafer 1 after the polishing process.

この場合、保護粘着テープ3は別途用意された剥離テー
プ10を介して半導体ウエハ1より剥離される。
In this case, the protective adhesive tape 3 is peeled from the semiconductor wafer 1 via the peeling tape 10 prepared separately.

ここで用いられる剥離テープ10は、絶縁性ベースフィル
ム10aの一面に、保護粘着テープ3の粘着力よりも強い
粘着力の粘着層10bを備えるとともに、絶縁性ベースフ
ィルム10aの他面に導電層10cを備えるものとして構成さ
れていて、この導電層10cを、接地された導電性ローラ1
1に電気的に接続することで、剥離テープ10に帯電した
静電気をアースラインに逃がし、剥離テープ10と半導体
ウエハ1との間で静電気の電位が高くならないようにし
ている。
The release tape 10 used here is provided with an adhesive layer 10b having an adhesive force stronger than that of the protective adhesive tape 3 on one surface of the insulating base film 10a, and a conductive layer 10c on the other surface of the insulating base film 10a. And the conductive layer 10c is connected to the grounded conductive roller 1
By being electrically connected to 1, the static electricity charged on the peeling tape 10 is released to the ground line, and the potential of static electricity between the peeling tape 10 and the semiconductor wafer 1 is prevented from increasing.

第2実施例 第5図は、本発明に係るテープ貼付け方法の第2実施例
を示す概略構成図である。
Second Embodiment FIG. 5 is a schematic configuration diagram showing a second embodiment of the tape attaching method according to the present invention.

半導体ウエハ1の回路パターン形成面に保護粘着テープ
3を貼付けるための構成自体は第1実施例と同様である
が、ここでは保護粘着テープ3として第6図の要部の拡
大断面図に示すものが用いられる。
The structure itself for attaching the protective adhesive tape 3 to the circuit pattern forming surface of the semiconductor wafer 1 is the same as that of the first embodiment, but here, the protective adhesive tape 3 is shown in an enlarged cross-sectional view of the main part of FIG. Things are used.

つまり、この保護粘着テープ3は、絶縁性ベースフィル
ム3aの一面の粘着層3b、他面に導電層3cを備えたものが
用いられ、この導電層3cを導電性ローラ12を介して接地
することで保護粘着テープ3の静電気を除去しているも
のである。
That is, as the protective adhesive tape 3, one having an adhesive layer 3b on one surface of the insulating base film 3a and a conductive layer 3c on the other surface is used, and the conductive layer 3c should be grounded via the conductive roller 12. The static electricity on the protective adhesive tape 3 is removed by.

第7図は、本発明に係るテープ剥離方法の第2実施例を
示す要部の断面図であり、剥離テープ10は、絶縁性ベー
スフィルム10aと強粘着性の粘着層10bとの間に導電層10
cを備え、かつこの導電層10cの一部が粘着層10bの表面
に露出するように構成したものが用いられる。この剥離
テープ10を保護粘着テープ3へ貼付けることによって、
保護粘着テープ3の導電層3cと剥離テープ10の導電層10
cを導通させるとともに、剥離テープ10の導電層10cを導
電性ローラ11を介して接地することで、剥離テープ10に
帯電した静電気とともに保護粘着テープ3の静電気をも
除去して、半導体ウエハ1の回路素子の静電気による破
壊を確実に防止するようにしている。
FIG. 7 is a cross-sectional view of a main part showing a second embodiment of the tape peeling method according to the present invention, in which the peeling tape 10 has a conductive film between the insulating base film 10a and the strong adhesive layer 10b. Layer 10
What has c and is configured such that a part of the conductive layer 10c is exposed on the surface of the adhesive layer 10b is used. By attaching this peeling tape 10 to the protective adhesive tape 3,
Conductive layer 3c of protective adhesive tape 3 and conductive layer 10 of peeling tape 10
The conductive layer 10c of the peeling tape 10 is grounded through the conductive roller 11 as well as the electric conduction of c, so that the static electricity of the protective adhesive tape 3 as well as the static electricity charged on the peeling tape 10 is removed. The circuit element is surely prevented from being damaged by static electricity.

次表は、上述した実施例で使用した2種類の粘着保護テ
ープA,Bと、剥離テープC,Dを、それぞれ組合せて使用し
た場合の、貼り付け時および剥離時のアース効果,機構
の容易性,動作の確実性を評価した結果を示したもので
ある。
The following table shows the grounding effect at the time of sticking and peeling when the two types of adhesive protection tapes A and B used in the above-mentioned examples and the peeling tapes C and D are used in combination, and the mechanism is easy. It shows the result of evaluation of the reliability and the certainty of movement.

保護粘着テープAは、実施例1で使用した粘着テープ
で、ベースフィルム/導電層/粘着層の構成になってい
る。保護粘着テープBは、実施例2で使用した粘着テー
プで、導電層/ベースフィルム/粘着層の構成になって
いる。剥離テープCは、実施例1で使用した剥離テープ
で、導電層/ベースフィルム/粘着層の構成になってい
る。剥離テープDは、実施例2で使用した剥離テープ
で、ベースフィルム/導電層/粘着層の構成であり、導
電層の一部が粘着層の表面に露出している。
The protective adhesive tape A is the adhesive tape used in Example 1 and has a structure of base film / conductive layer / adhesive layer. The protective pressure-sensitive adhesive tape B is the pressure-sensitive adhesive tape used in Example 2 and has a structure of conductive layer / base film / adhesive layer. The peeling tape C is the peeling tape used in Example 1 and has a structure of conductive layer / base film / adhesive layer. The release tape D is the release tape used in Example 2 and has a structure of base film / conductive layer / adhesive layer, and a part of the conductive layer is exposed on the surface of the adhesive layer.

評価対象である組合せ1は、保護テープAと剥離テープ
Cの組合せで、実施例1のものに相当する。組合せ2
は、保護テープAと剥離テープDの組合せである。組合
せ3は、保護テープBと剥離テープDの組合せで、実施
例2のものに相当する。組合せ4は、保護テープBと剥
離テープCの組合せである。
The combination 1 to be evaluated is a combination of the protective tape A and the peeling tape C and corresponds to that of the first embodiment. Combination 2
Is a combination of the protective tape A and the peeling tape D. The combination 3 is a combination of the protective tape B and the peeling tape D and corresponds to that of the second embodiment. The combination 4 is a combination of the protective tape B and the peeling tape C.

表中、○印は評価結果が優れていることを示し、△印は
○印の評価結果よりも若干劣ることを示している。
In the table, ◯ indicates that the evaluation result is excellent, and Δ indicates that it is slightly inferior to the evaluation result of ◯.

〈発明の効果〉 以上説明したように、本発明に係る半導体ウエハのテー
プ貼付け方法によれば、絶縁性ベースフィルム、導電性
薄層、粘着層とを備えた保護粘着テープを、その導電性
薄層を導電性ローラを介して接地しながら、半導体ウエ
ハもテーブルを介して接地した状態で半導体ウエハを保
護粘着テープを貼付けているから、保護粘着テープの帯
電による回路パターン形成面での放電が生じることがな
くなり、テープ貼付け時における半導体ウエハの回路素
子の静電気による破壊を確実に防止することができる。
<Effects of the Invention> As described above, according to the method for tape-adhering a semiconductor wafer according to the present invention, a protective adhesive tape provided with an insulating base film, a conductive thin layer, and an adhesive layer is used as the conductive thin film. Since the protective adhesive tape is attached to the semiconductor wafer while the layer is grounded via the conductive roller and the semiconductor wafer is also grounded via the table, discharge occurs on the circuit pattern forming surface due to charging of the protective adhesive tape. It is possible to reliably prevent the circuit element of the semiconductor wafer from being damaged by static electricity when the tape is attached.

また、本発明に係る半導体ウエハのテープ貼付け方法に
よれば、ウエハ表面に接触する粘着層に導電性物質や界
面活性剤を混入する必要がないので、半導体ウエハの汚
染を回避することができる。
Also, according to the method for tape-adhering a semiconductor wafer according to the present invention, it is not necessary to mix a conductive substance or a surfactant into the adhesive layer that contacts the wafer surface, and therefore contamination of the semiconductor wafer can be avoided.

そして、本発明に係る半導体ウエハのテープ剥離方法に
よれば、絶縁性ベースフィルム、導電性薄層、粘着層と
を備えた剥離テープを、その導電性薄層を導電性ローラ
を介して接地しながら、半導体ウエハもテーブルを介し
て接地した状態で、半導体ウエハ上の保護粘着テープに
剥離テーブルを貼り付けてこれを剥離しているから、剥
離テープの帯電に基づく放電が生じことがなく、テープ
剥離時における半導体ウエハの回路素子の静電気による
破壊を防止することができる。
Then, according to the tape peeling method for a semiconductor wafer according to the present invention, a peeling tape provided with an insulating base film, a conductive thin layer, and an adhesive layer is grounded through the conductive roller. However, since the semiconductor wafer is also grounded via the table and the peeling table is attached to the protective adhesive tape on the semiconductor wafer to peel off the tape, there is no discharge due to the charging of the peeling tape. It is possible to prevent the circuit element of the semiconductor wafer from being broken by static electricity at the time of peeling.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明に係る半導体ウエハのテープ貼付け方
法の第1実施例を示す概略構成図、第2図はこの方法に
用いる保護粘着テープの拡大断面図、第3図は、テープ
貼付け部の拡大断面図、第4図は、本発明に係る半導体
ウエハのテープ剥離方法の第1実施例を示す要部の拡大
断面図、第5図は、本発明に係る半導体ウエハのテープ
貼付け方法の第2の実施例を示す概略構成図、第6図は
この方法に用いる保護粘着テープの拡大断面図、第7図
は、本発明に係る半導体ウエハのテープ剥離方法の第2
実施例を示す要部の拡大断面図である。 1…半導体ウエハ、2…テーブル 3…保護粘着テープ、3c…導電層 10…剥離テープ
FIG. 1 is a schematic configuration diagram showing a first embodiment of a semiconductor wafer tape sticking method according to the present invention, FIG. 2 is an enlarged sectional view of a protective adhesive tape used in this method, and FIG. 3 is a tape sticking portion. FIG. 4 is an enlarged cross-sectional view of an essential part showing a first embodiment of a semiconductor wafer tape peeling method according to the present invention, and FIG. 5 is a semiconductor wafer tape sticking method according to the present invention. FIG. 6 is a schematic configuration diagram showing a second embodiment, FIG. 6 is an enlarged sectional view of a protective pressure-sensitive adhesive tape used in this method, and FIG. 7 is a second method of peeling a semiconductor wafer tape according to the present invention.
It is an expanded sectional view of the important section showing an example. 1 ... Semiconductor wafer, 2 ... Table 3 ... Protective adhesive tape, 3c ... Conductive layer 10 ... Release tape

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】接地されたテーブルに保持した半導体ウエ
ハの回路パターン形成面に、絶縁性ベースフィルム、導
電性薄層、粘着層を備えてなる帯状の保護粘着テープ
を、接地された導電性ローラに前記導電性薄層を電気的
に接続しながら供給することにより、前記半導体ウエハ
に前記保護粘着テープを貼付けることを特徴とする半導
体ウエハのテープ貼付け方法。
1. A belt-shaped protective adhesive tape comprising an insulating base film, a conductive thin layer, and an adhesive layer on the circuit pattern forming surface of a semiconductor wafer held on a grounded table, and a grounded conductive roller. A method for tape-adhering a semiconductor wafer, comprising: applying the conductive thin layer to the semiconductor wafer while electrically connecting the protective adhesive tape to the semiconductor wafer.
【請求項2】絶縁性ベースフィルム、導電性薄層、粘着
層を備えてなる保護粘着テープが回路パターン形成面に
貼付けられた半導体ウエハを、接地されたテーブルに保
持し、この保護粘着テープの粘着力よりも強い粘着力を
有する粘着層と、導電性薄層と、絶縁性ベースフィルム
とを備えた帯状の剥離テープを、接地された導電性ロー
ラに前記導電性薄層を電気的に接続しながら、前記半導
体ウエハ上の保護粘着テープの外面に貼付け、前記剥離
テープを剥離除去することにより、前記剥離テープを介
して前記保護粘着テープを半導体ウエハから剥離するこ
とを特徴とする半導体ウエハのテープ剥離方法。
2. A semiconductor wafer having a protective adhesive tape having an insulating base film, a conductive thin layer, and an adhesive layer attached to a circuit pattern forming surface is held on a grounded table, and the protective adhesive tape An adhesive layer having a stronger adhesive force than the adhesive force, a conductive thin layer, and a strip-shaped release tape having an insulating base film, electrically connecting the conductive thin layer to a grounded conductive roller While sticking to the outer surface of the protective adhesive tape on the semiconductor wafer and peeling off the peeling tape, the protective adhesive tape is peeled from the semiconductor wafer via the peeling tape. Tape peeling method.
JP63294145A 1988-11-21 1988-11-21 Tape attaching method and tape peeling method for semiconductor wafer Expired - Lifetime JPH0734433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63294145A JPH0734433B2 (en) 1988-11-21 1988-11-21 Tape attaching method and tape peeling method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63294145A JPH0734433B2 (en) 1988-11-21 1988-11-21 Tape attaching method and tape peeling method for semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH02139927A JPH02139927A (en) 1990-05-29
JPH0734433B2 true JPH0734433B2 (en) 1995-04-12

Family

ID=17803894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63294145A Expired - Lifetime JPH0734433B2 (en) 1988-11-21 1988-11-21 Tape attaching method and tape peeling method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH0734433B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175253A (en) * 2003-12-12 2005-06-30 Nitto Denko Corp Protective tape peeling method and apparatus using the same
JP4587725B2 (en) * 2004-07-27 2010-11-24 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
KR20120055601A (en) * 2010-08-06 2012-05-31 닛토덴코 가부시키가이샤 Electronic component manufacturing method
JP5639958B2 (en) * 2011-05-27 2014-12-10 日東電工株式会社 Semiconductor wafer mounting method and semiconductor wafer mounting apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59174677A (en) * 1983-03-24 1984-10-03 Nitto Electric Ind Co Ltd Peeling of protective film
JPS6052039A (en) * 1983-08-31 1985-03-23 Hitachi Chem Co Ltd Changing method into chip of semiconductor wafer
JPS60127924U (en) * 1984-02-08 1985-08-28 東洋物産株式会社 Tape for shielding static electricity, electromagnetic waves, etc.
JPS6180834A (en) * 1984-09-27 1986-04-24 Toshiba Corp Wafer retaining sheet
JPS63176265A (en) * 1987-01-17 1988-07-20 Nitto Electric Ind Co Ltd Semiconductor wafer protecting member
JPS63299246A (en) * 1987-05-29 1988-12-06 F S K Kk Adhesive sheet for adhesion of wafer

Also Published As

Publication number Publication date
JPH02139927A (en) 1990-05-29

Similar Documents

Publication Publication Date Title
US5254201A (en) Method of stripping off wafer-protective sheet
TWI458041B (en) Electrostatic type reinforcing device
KR100537410B1 (en) Plastic film electrostatic adsorption apparatus and electrostatic adsorption method
US20080237819A1 (en) Bipolar Carrier Wafer and Mobile Bipolar Electrostatic Wafer Arrangement
US4628227A (en) Mica-electrode laminations for the generation of ions in air
JPH0734433B2 (en) Tape attaching method and tape peeling method for semiconductor wafer
JPH0273307A (en) Polarizing plate with antistatic film
JP3425267B2 (en) Adhesive tape for removing foreign matter from precision electronic components
JPS62276855A (en) Electronic device protective tool and mounting method for electronic device by using the same
JPH0620442U (en) Adhesive sheet for semiconductor wafer
JP2628349B2 (en) Method of peeling semiconductor wafer protective film
JP2010027652A (en) Substrate fixing member for electrostatic attraction
JP2000260727A (en) Wafer holder
JPH09107690A (en) Electrostatic chuck protection method
JPH1026833A (en) Adhesive tape for resist removal and resist removal method
JP2686511B2 (en) Method of peeling semiconductor wafer protective film
JP2000243677A (en) Circuit device manufacturing equipment
JPH10253935A (en) Manufacturing method of liquid crystal display
JPS6330782B2 (en)
JP2005175253A (en) Protective tape peeling method and apparatus using the same
JPH09297407A (en) Adhesive tape for resist removal and resist removal method
JPH03208341A (en) Manufacture of semiconductor device
JPS6399543A (en) Dicing sheet and dicing method
JP2004041977A (en) Adhesive sheet for semiconductor manufacturing device and foreign matter removing method
JPS6180834A (en) Wafer retaining sheet

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 14