Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0734587B2 - Video printer - Google Patents
[go: Go Back, main page]

JPH0734587B2 - Video printer - Google Patents

Video printer

Info

Publication number
JPH0734587B2
JPH0734587B2 JP61185090A JP18509086A JPH0734587B2 JP H0734587 B2 JPH0734587 B2 JP H0734587B2 JP 61185090 A JP61185090 A JP 61185090A JP 18509086 A JP18509086 A JP 18509086A JP H0734587 B2 JPH0734587 B2 JP H0734587B2
Authority
JP
Japan
Prior art keywords
signal
output
digital
memory
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61185090A
Other languages
Japanese (ja)
Other versions
JPS6342290A (en
Inventor
康功 小堀
寛之 木村
謙太郎 半間
哲 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61185090A priority Critical patent/JPH0734587B2/en
Publication of JPS6342290A publication Critical patent/JPS6342290A/en
Publication of JPH0734587B2 publication Critical patent/JPH0734587B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、TV放送やVTRなどのビデオ信号をプリントす
るビデオプリンタに関し、特に入力画像やメモリ画像あ
るいは調整された画像を即座に切りかえ比較確認するこ
とができるビデオプリンタに関するものである。
Description: TECHNICAL FIELD The present invention relates to a video printer for printing a video signal such as a TV broadcast or a VTR, and in particular, an input image, a memory image or an adjusted image is immediately switched for comparison and confirmation. Can be a video printer.

〔従来の技術〕[Conventional technology]

従来の装置は、NHK技研月報第28巻第2号(昭和60年2
月)第42頁から第48頁にかけて論じられているように、
フレームメモリの内容をテレビジョン信号レートで読み
出し、モニターに出力して印画画像を確認することは可
能であるが、入力画像とメモリ画像あるいは調整された
画像との切りかえ確認や、メモリ画像とプリント画像と
の比較確認については論じられていなかった。
The conventional device is NHK Giken Monthly Report Vol. 28 No. 2 (1985
Mon) As discussed from page 42 to page 48,
Although it is possible to read the contents of the frame memory at the television signal rate and output them to the monitor to check the printed image, check the switching between the input image and the memory image or the adjusted image, and check the memory image and the printed image. No comparison was confirmed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術は、所望の印画画像が得られるように入力
画像とメモリ画像あるいは調整画像を切換えて比較確認
したり、あるいはメモリ画像とプリント手段に送られる
メモリ調整画像とを切換え比較確認することについては
配慮がなされていないという問題点があった。
In the above-mentioned conventional technique, the input image and the memory image or the adjustment image are switched and compared for confirmation so as to obtain a desired print image, or the memory image and the memory adjustment image sent to the printing unit are switched and confirmed for comparison. Had a problem that it was not considered.

そこで、本発明の目的は、上記した従来技術の問題点を
解決し、確認すべき画像信号を切換えてモニタに映し出
すことにより比較確認できるとともに、入力画像とメモ
リ画像あるいはメモリ画像とメモリ出力を調整した調整
画像とを比較確認できるビデオプリンタを提供すること
にある。
Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art and to compare and confirm by switching the image signal to be confirmed and displaying it on a monitor, and adjusting the input image and the memory image or the memory image and the memory output. It is to provide a video printer that can compare and confirm the adjusted image.

[問題点を解決するための手段] 上記目的は、信号経路として2経路を設け、例えば画像
メモリを経由する経路と経由しない経路、あるいは画像
調整手段を経由する経路と経由しない経路等を設けて、
これらの少なくとも2経路を切換えてモニタに出力する
ことにより達成される。
[Means for Solving Problems] The above object is to provide two paths as signal paths, for example, a path passing through an image memory and a path not passing through, or a path passing through an image adjusting means and a path not passing through. ,
This is achieved by switching at least these two paths and outputting to the monitor.

〔作用〕[Action]

画像メモリを経由しない信号経路と画像メモリを経由す
る信号経路のいずれか一方を選択する切換手段は、任意
に切換えを行うことができる。この切換手段が、画像メ
モリを経由しない信号経路に選択している場合は、連続
的に入力する映像信号はこの信号経路を経てモニタに出
力される。
The switching means for selecting one of the signal path not passing through the image memory and the signal path passing through the image memory can arbitrarily switch. When the switching means selects the signal path that does not pass through the image memory, the continuously input video signal is output to the monitor through the signal path.

一方、画像メモリを経由する信号経路に選択している場
合は、メモリに記憶された静止画像あるいは連続的なメ
モリを経由した動画像がモニターに出力される。またプ
リントアウトすべき画像の画像調整を行う際、画像調整
手段を経由する信号を切換えてモニターに出力すること
により、容易に調整画像と未調整画像を比較検討でき
る。
On the other hand, when the signal path selected via the image memory is selected, the still image stored in the memory or the moving image passing through the continuous memory is output to the monitor. Further, when adjusting the image of the image to be printed out, the adjusted image and the unadjusted image can be easily compared and examined by switching the signal passing through the image adjusting means and outputting to the monitor.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

同図において、1はシステムコントローラ(以下シスコ
ンと略称する)、2は自動利得制御回路(以下AGC回路
と略称する)、3はデコーダ処理部、4はディジタルメ
モリ部、5はプリント処理部、6はエンコーダ処理部、
7は信号スイッチ、8は出力スイッチ、9はパワースイ
ッチであり、101は電源入力端子、102は映像信号入力端
子、103は映像信号出力端子、104は出力セレクト信号入
力端子である。
In the figure, 1 is a system controller (hereinafter abbreviated as system controller), 2 is an automatic gain control circuit (hereinafter abbreviated as AGC circuit), 3 is a decoder processing unit, 4 is a digital memory unit, 5 is a print processing unit, 6 Is the encoder processing unit,
Reference numeral 7 is a signal switch, 8 is an output switch, 9 is a power switch, 101 is a power input terminal, 102 is a video signal input terminal, 103 is a video signal output terminal, and 104 is an output select signal input terminal.

ここでデコーダ処理部3は輝度/色度分離回路(以下Y/
C分離回路と呼ぶ)31、色復調回路32、同期処理回路3
3、マトリクス34、調節手段35で構成される。またディ
ジタルメモリ部4は、アナログ/ディジタル変換器(以
下ADCと略記する)41、フレームメモリ42、ディジタル
/アナログ変換器(以下DACと略記する)43、書込み制
御部44、読出し制御部45および読出し同期信号発生部
(以下SSGと略記する)46で構成される。またプリント
処理部5は、データセレクタ51、中間調制御部52、プリ
ントヘッド部53で構成される。
Here, the decoder processing unit 3 uses a luminance / chromaticity separation circuit (hereinafter referred to as Y /
Called C separation circuit) 31, color demodulation circuit 32, synchronization processing circuit 3
3, matrix 34, and adjusting means 35. The digital memory unit 4 includes an analog / digital converter (hereinafter abbreviated as ADC) 41, a frame memory 42, a digital / analog converter (hereinafter abbreviated as DAC) 43, a write control unit 44, a read control unit 45, and a read. The synchronization signal generator (hereinafter abbreviated as SSG) 46 is configured. The print processing unit 5 includes a data selector 51, a halftone control unit 52, and a print head unit 53.

次に動作を説明する。Next, the operation will be described.

シスコン1はシステム電源スイッチ(図示せず)のon/o
ffによりパワースイッチ9及び出力スイッチ8を切換え
る。電源スイッチがoffの時は、パワースイッチ9を
“開”にするとともに出力スイッチ8はa側に接続さ
れ、出力端子103にはAGC回路2を介した入力映像信号が
出力されている。また電源スイッチがonになると、パワ
ースイッチ9が“閉”となりシステム全体にパワーが供
給されるとともに、出力スイッチ8はb側に接続され、
出力端子103にはエンコーダ処理部6からの信号が後述
する如くして出力される。尚、この出力端子103には、
図示せざるモニタが接続されており、出力端子103から
出力された映像信号によって画像が映し出される。
Syscon 1 is on / o of system power switch (not shown)
The power switch 9 and the output switch 8 are switched by ff. When the power switch is off, the power switch 9 is opened and the output switch 8 is connected to the a side, and the input video signal is output to the output terminal 103 via the AGC circuit 2. When the power switch is turned on, the power switch 9 is closed and power is supplied to the entire system, and the output switch 8 is connected to the b side.
A signal from the encoder processing unit 6 is output to the output terminal 103 as described later. Incidentally, this output terminal 103,
An unillustrated monitor is connected, and an image is displayed by the video signal output from the output terminal 103.

さて、デコーダ処理部3では、AGC回路2の出力をY/C分
離回路31により輝度(Y)信号と色度(C)信号に分離
する。C信号はさらに色復調回路32により色差信号(R
−Y,B−Y)に復調される。この色差信号と上記Y信号
より、マトリクス34において3色原信号(R,G,B)に変
換される。これらの処理タイミングは全て同期処理回路
33により制御される。3色原信号は、一方は信号スイッ
チ7のa端子へ、他方はディジタルメモリ部4に供給さ
れる。
Now, in the decoder processing unit 3, the output of the AGC circuit 2 is separated by the Y / C separation circuit 31 into a luminance (Y) signal and a chromaticity (C) signal. The C signal is further supplied to the color difference signal (R
-Y, BY) is demodulated. The color difference signal and the Y signal are converted into three color original signals (R, G, B) in the matrix 34. These processing timings are all synchronous processing circuits.
Controlled by 33. One of the three-color original signals is supplied to the terminal a of the signal switch 7, and the other is supplied to the digital memory unit 4.

次にディジタルメモリ部4では、入力される3色原信号
(R,G,B)をADC41によりディジタル映像信号に変換し、
フレームメモリ42に書込む。この動作は、同期処理回路
33によって制御される書込み制御部44により行なわれ
る。フレームメモリ42への書込みが完了すると、シスコ
ン1からの命令により読出し動作に入る。このときの動
作は、SSG46によって制御される読出し制御部45により
行なわれる。読出されたディジタル映像信号は、DAC43
により再びアナログ3色原信号に復元され、信号スイッ
チ7のb端子に供給される。一方、フレームメモリ42か
らのディジタル映像信号は、次段のプリント処理部5に
も送られる。
Next, in the digital memory section 4, the input three color original signals (R, G, B) are converted into digital video signals by the ADC 41,
Write to the frame memory 42. This operation is a synchronous processing circuit
This is performed by the write control unit 44 controlled by 33. When the writing to the frame memory 42 is completed, a read operation is started by an instruction from the syscon 1. The operation at this time is performed by the read control unit 45 controlled by the SSG 46. The read digital video signal is
By this, the analog three-color original signal is restored again and is supplied to the b terminal of the signal switch 7. On the other hand, the digital video signal from the frame memory 42 is also sent to the print processing unit 5 in the next stage.

このプリント処理部5の動作は、プリント方式によりい
ろいろ考えられるが、本実施例では3色面順次プリント
方式で説明する。したがって、セレクタ51によりプリン
トすべき1色のディジタル映像信号を選択し、中間調制
御部52において通電パルスに変換した後、プリントヘッ
ド部53で印画する。
The operation of the print processing unit 5 can be variously considered depending on the printing method, but in this embodiment, the three-color plane sequential printing method will be described. Therefore, the selector 51 selects the digital video signal of one color to be printed, converts it into the energizing pulse in the halftone control section 52, and prints it in the print head section 53.

さて、信号スイッチ7の入力には、上述のように、a端
子にデコーダ処理部3の出力が、b端子にディジタルメ
モリ部4の出力がそれぞれ接続され、これらはシスコン
1を介して入力される出力セレクト信号により、3原色
信号(R,G,B)共同時に切換えられる。そして、信号ス
イッチ7からの出力は、エンコーダ処理部6でもとの映
像信号に復元されてから、出力スイッチ8のb端子を介
して出力端子103より出力される。
As described above, to the input of the signal switch 7, the output of the decoder processing section 3 is connected to the a terminal and the output of the digital memory section 4 is connected to the b terminal, which are input via the syscon 1. It is switched by the output select signal when the three primary color signals (R, G, B) are shared. The output from the signal switch 7 is restored to the original video signal in the encoder processing unit 6, and then output from the output terminal 103 via the b terminal of the output switch 8.

以上の動作において、フレームメモリ42に入力する書込
みRGB信号と、フレームメモリ42より出力された読出しR
GB信号とは、ディジット誤差を除いて全く同一となるよ
うADC41、DAC43は調整されている。つまり、フレームメ
モリ42に書込み読出された出力映像信号と、デコーダ処
理部3からの出力映像信号とは全く同一映像信号とな
る。一方ではフレームメモリ42を介した出力映像信号を
モニタに映出した画像と、プリント処理部5により印画
されたプリント画像とは、全く同等になるように調整さ
れている。
In the above operation, the write RGB signal input to the frame memory 42 and the read R signal output from the frame memory 42
The ADC41 and DAC43 are adjusted so that they are exactly the same as the GB signal except for the digit error. That is, the output video signal written to and read from the frame memory 42 and the output video signal from the decoder processing unit 3 are exactly the same video signal. On the other hand, the image obtained by displaying the output video signal via the frame memory 42 on the monitor and the print image printed by the print processing unit 5 are adjusted to be exactly the same.

したがって、信号スイッチ7をa側に接続した状態で調
節手段35を可変することにより、フレームメモリ42に書
込み読出し動作をすることなく、モニタに映出された画
像を見ながら、好みの画像に連続的に可変調節すること
ができる。
Therefore, by changing the adjusting means 35 while the signal switch 7 is connected to the a side, it is possible to continuously display desired images while watching the image displayed on the monitor without performing the reading / writing operation on the frame memory 42. Can be variably adjusted.

また、シスコン1を介して入力される出力セレクト信号
により信号スイッチ7をb側に接続すれば、フレームメ
モリ42から読み出されたデータが出力されるので、モニ
タで印画画像を確認することができる。
Further, if the signal switch 7 is connected to the b side by the output select signal input via the system controller 1, the data read from the frame memory 42 is output, so that the print image can be confirmed on the monitor. .

また、電源スイッチがOFFの状態では、前述した様に、
少なくともAGC回路2を介して出力端子103より入力映像
信号が出力される。
Also, when the power switch is OFF, as described above,
An input video signal is output from the output terminal 103 via at least the AGC circuit 2.

本発明の第2の実施例を第2図に示す。A second embodiment of the present invention is shown in FIG.

同図の構成は第1図における信号スイッチ7の位置を変
えて、ディジタルレベルでADC41の出力とフレームメモ
リ42の出力を切り換える方式であり、その他の構成及び
動作は第1図と全く同様である。
The configuration shown in the figure is a system in which the output of the ADC 41 and the output of the frame memory 42 are switched at the digital level by changing the position of the signal switch 7 in FIG. 1, and other configurations and operations are exactly the same as in FIG. .

本発明の第3の実施例を第3図に示す。同図の構成にお
いて第2図と異なる点は、信号スイッチ7、フレームメ
モリ42の代わりにビデオメモリ47を用いている点であ
る。
A third embodiment of the present invention is shown in FIG. 2 is different from FIG. 2 in that a video memory 47 is used instead of the signal switch 7 and the frame memory 42.

第3図の構成でSSG46はビデオメモリ47にデータを書き
込む際は外部映像信号より分離された同期信号に同期し
て同期信号を出力し、データ書込み制御部44及びデータ
読み出し制御部45を制御する。
In the configuration of FIG. 3, the SSG 46 outputs a sync signal in synchronization with the sync signal separated from the external video signal when writing data to the video memory 47, and controls the data write control unit 44 and the data read control unit 45. .

ビデオメモリ47のメモリ構成の一例を第4図に示す。An example of the memory configuration of the video memory 47 is shown in FIG.

同図において、471はデータ入力端子、472はデータ出力
端子、473はデータ出力セレクト信号入力端子、474はシ
フトレジスタ入力セレクト信号入力端子、475はアドレ
ス入力端子、476はビデオメモリ47のデータ書込み・読
出しモード切換信号(以下W/R信号)入力端子、477はデ
ータ出力用のスイッチ、478はシフトレジスタ入力用の
スイッチ、479はシフトレジスタ、480はインバータ、48
1はメモリ・アレイデータ出力用のスイッチ、482はアド
レスデコーダ、483はメモリ・アレイである。
In the figure, 471 is a data input terminal, 472 is a data output terminal, 473 is a data output select signal input terminal, 474 is a shift register input select signal input terminal, 475 is an address input terminal, and 476 is a data write / write of the video memory 47. Read mode switching signal (W / R signal) input terminal, 477 is a data output switch, 478 is a shift register input switch, 479 is a shift register, 480 is an inverter, 48
1 is a switch for outputting memory array data, 482 is an address decoder, and 483 is a memory array.

今、メモリアレイ483はm行×n列の構成になっている
とする。アドレス入力端子475に与えられたアドレスに
従って、アドレスデコーダ482はm行のうちの1行を選
択し、ビデオメモリ47がデータ書き込みモードのときは
シフトレジスタ479に記憶されているデータをメモリ・
アレイ488に書き込み、データ読み出しモードのとき
は、与えられたアドレス1行分のデータをメモリアレイ
483から出力してシフトレジスタ479に与える。シフトレ
ジスタ479はメモリアレイ483の1行分のデータnビット
分で構成されている。
Now, it is assumed that the memory array 483 has a structure of m rows × n columns. The address decoder 482 selects one of the m rows according to the address given to the address input terminal 475. When the video memory 47 is in the data write mode, the data stored in the shift register 479 is stored in the memory register.
When writing to the array 488 and in the data read mode, the data for one row at the given address is stored in the memory array.
Output from 483 and give to shift register 479. The shift register 479 is composed of one row of data n bits of the memory array 483.

スイッチ478,481はシフトレジスタ479に入力するデータ
の切換スイッチであり、必ず片方のスイッチが閉じ、も
う一方のスイッチが開くように、シフトレジスタ入力セ
レクト信号で制御される。スイッチ477はシフトレジス
タ479の出力データとデータ入力を切り換えてビデオメ
モリ47のデータ出力を定めている。
The switches 478 and 481 are changeover switches for data input to the shift register 479, and are controlled by a shift register input select signal so that one switch is always closed and the other switch is opened. The switch 477 switches the output data and data input of the shift register 479 to determine the data output of the video memory 47.

今、ビデオメモリ47が書き込み状態にあり、スイッチ47
8が閉じスイッチ481は開いた状態にあるとき、シフトレ
ジスタ479にはデータ入力端子471に入力されるデータが
選択されて入力される。このとき、スイッチ477が9側
に接続されていれば、ビデオメモリ47への入力データが
そのまま出力データとなって、第3図に示すDAC43を介
してモニタへ出力される。スイッチ477がb側に接続さ
れていれば、シフトレジスタ479の出力データがモニタ
へ出力される。今、シフトレジスタ479のnビット分に
よる映像信号の遅延時間が、1H期間であれば、モニタで
は実際の入力映像信号が1H遅れた状態で映し出される
が、画像の確認には支障はない。これらの動作はデータ
記遅部であるメモリアレイ483を経由することなく行わ
れており、データの書き込み・読み出し動作を行なうこ
となく連続的にモニタで画像を確認することが可能であ
る。
Now the video memory 47 is in the write state, switch 47
When 8 is closed and the switch 481 is open, the data input to the data input terminal 471 is selected and input to the shift register 479. At this time, if the switch 477 is connected to the 9 side, the input data to the video memory 47 becomes output data as it is and is output to the monitor via the DAC 43 shown in FIG. If the switch 477 is connected to the b side, the output data of the shift register 479 is output to the monitor. Now, if the delay time of the video signal due to n bits of the shift register 479 is 1H period, the monitor displays the actual input video signal with a delay of 1H, but this does not hinder the confirmation of the image. These operations are performed without passing through the memory array 483 which is a data storage unit, and it is possible to continuously confirm the image on the monitor without performing the data writing / reading operation.

本発明の第4の実施例を第5図に示す。A fourth embodiment of the present invention is shown in FIG.

同図において、10はADC、11は同期信号分離回路、12は
調節回路、37はデコーダ処理部調節回路である。その
他、第1図と同じ機能を有するものには同一番号をつけ
てある。
In the figure, 10 is an ADC, 11 is a sync signal separation circuit, 12 is an adjustment circuit, and 37 is a decoder processing unit adjustment circuit. Other components having the same functions as those in FIG. 1 are designated by the same reference numerals.

第5図の構成が第1図と異なるところは、信号スイッチ
7における信号出力の切換をRGB3原色信号ではなく、NT
SC信号レベルで行なっていることである。
5 is different from that of FIG. 1 in that the signal output of the signal switch 7 is switched by the NT3 signal instead of the RGB3 primary color signal.
That is what is being done at the SC signal level.

信号スイッチ7をa側に出力スイッチ8をb側に接続し
た状態で調節手段12を可変することにより、フレームメ
モリ42にデータ書込み読み出し動作をすることなく、モ
ニタに映し出される画像をみながら連続的に可変調節す
ることができる。
By changing the adjusting means 12 with the signal switch 7 connected to the a side and the output switch 8 connected to the b side, the data can be continuously read while observing the image displayed on the monitor without performing the data writing / reading operation on the frame memory 42. Can be variably adjusted.

尚、デコーダ処理部調節回路37を可変調節することによ
っても同様の効果を得ることが出来る。
The same effect can be obtained by variably adjusting the decoder processing section adjusting circuit 37.

第5図における信号スイッチ7の位置を第2図の構成と
同じにして、ディジタルレベルで信号を切り換えるよう
にしても同様の効果が得られる。
Even if the position of the signal switch 7 in FIG. 5 is the same as in the configuration of FIG. 2 and the signal is switched at the digital level, the same effect can be obtained.

本発明の第5の実施例を第6図に示す。同図において、
36は調節手段であり、その他、第5図と同じ機能を有す
るものは同一番号がつけてある。
A fifth embodiment of the present invention is shown in FIG. In the figure,
Reference numeral 36 is an adjusting means, and those having the same functions as those in FIG. 5 are given the same numbers.

第5図と異なる部分は、信号スイッチ7の位置を変え
て、輝度信号,色差信号レベルで2つの入力を切り換え
ていることであり、他の動作は全く同じである。信号ス
イッチ7をa、出力スイッチ8をb側に接続した状態で
調節手段35によりフレームメモリ42へのデータ書き込
み、読み出し動作なしにモニタに映し出される画像を見
ながら連続的に可変調節できる。
The part different from FIG. 5 is that the position of the signal switch 7 is changed to switch the two inputs depending on the luminance signal and color difference signal levels, and other operations are exactly the same. With the signal switch 7 connected to the a side and the output switch 8 connected to the b side, the adjusting means 35 can continuously and variably adjust the data displayed on the monitor without writing or reading data in the frame memory 42.

第6図における信号スイッチ7の位置を第2図の構成と
同じにして、ディジタルレベルで切り換えるようにして
も同様の効果を得られる。
The same effect can be obtained even if the position of the signal switch 7 in FIG. 6 is the same as in the configuration of FIG. 2 and is switched at the digital level.

〔発明の効果〕〔The invention's effect〕

本発明によれば、入力画像とメモリ画像あるいは調整画
像と未調整画像を容易に切換えてモニターに映し出せる
ので、モニターを見ながらメモリ画像や調整画像を比較
確認することができる。
According to the present invention, the input image and the memory image or the adjusted image and the unadjusted image can be easily switched and displayed on the monitor, so that the memory image and the adjusted image can be compared and confirmed while looking at the monitor.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例を示すブロック図、第2
図は本発明の第2の実施例を示すブロック図、第3図は
本発明の第3の実施例を示すブロック図、第4図は第3
図のビデオメモリの構成を示すブロック図、第5図は本
発明の第4の実施例を示すブロック図、第6図は本発明
の第5の実施例を示すブロック図、である。 2……AGC回路、3……デコーダ処理部、4……ディジ
タルメモリ部、5……プリンタ処理部、6……エンコー
ダ処理部、7……信号スイッチ、8……出力スイッチ。
FIG. 1 is a block diagram showing the first embodiment of the present invention, and FIG.
FIG. 4 is a block diagram showing a second embodiment of the present invention, FIG. 3 is a block diagram showing a third embodiment of the present invention, and FIG.
FIG. 5 is a block diagram showing the configuration of the video memory shown in FIG. 5, FIG. 5 is a block diagram showing a fourth embodiment of the present invention, and FIG. 6 is a block diagram showing a fifth embodiment of the present invention. 2 ... AGC circuit, 3 ... decoder processing section, 4 ... digital memory section, 5 ... printer processing section, 6 ... encoder processing section, 7 ... signal switch, 8 ... output switch.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/76 E 7734−5C 4226−5C H04N 1/46 Z ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H04N 5/76 E 7734-5C 4226-5C H04N 1/46 Z

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ビデオ信号をプリントするビデオプリンタ
において、 ビデオ信号入力部と、 入力ビデオ信号をディジタル信号に変換するアナログ/
ディジタル変換手段と、 該アナログ/ディジタル変換手段からの出力信号を記憶
するメモリ手段と、 該メモリ手段からの出力をプリントするプリント手段
と、 前記アナログ/ディジタル変換手段の出力と前記メモリ
手段からの出力を切換える切換え手段と、 該切換え手段の出力をアナログ信号に変換するディジタ
ル/アナログ変換手段と、 該ディジタル/アナログ変換手段からの信号を出力する
ビデオ信号出力部とを有することを特徴とするビデオプ
リンタ。
1. A video printer for printing a video signal, comprising a video signal input section and an analog / digital converter for converting the input video signal into a digital signal.
Digital converting means, memory means for storing the output signal from the analog / digital converting means, printing means for printing the output from the memory means, output of the analog / digital converting means and output from the memory means And a video signal output section for outputting a signal from the digital / analog conversion means, and a video signal output section for outputting a signal from the digital / analog conversion means. .
【請求項2】特許請求の範囲第1項記載のビデオプリン
タにおいて、前記メモリ手段の後段に、画像調節手段を
設けたことを特徴とするビデオプリンタ。
2. The video printer according to claim 1, further comprising image adjusting means provided at a stage subsequent to the memory means.
【請求項3】ビデオ信号をプリントするビデオプリンタ
において、 ビデオ信号入力部と、 入力ビデオ信号をディジタル信号に変換するアナログ/
ディジタル変換手段と、 該アナログ/ディジタル変換手段からの出力信号を記憶
するメモリ手段と、 前記メモリ手段からの出力信号をアナログ信号に変換す
るディジタル/アナログ変換手段と、 前記メモリ手段からの出力に接続されたプリント手段
と、 前記入力ビデオ信号と前記ディジタル/アナログ変換手
段の出力を切換える切換え手段と、 該切換え手段からの信号を出力するビデオ信号出力部と
を有し、 少なくとも前記メモリ手段への電源Aと該出力切換え手
段への電源Bを別電源として、電源Aが切断された場合
に自動的に該出力切換え手段を入力ビデオ信号側に切換
えることを特徴とするビデオプリンタ。
3. A video printer for printing a video signal, comprising a video signal input section and an analog / digital converter for converting the input video signal into a digital signal.
Digital conversion means, memory means for storing an output signal from the analog / digital conversion means, digital / analog conversion means for converting an output signal from the memory means into an analog signal, and an output from the memory means Printing means, switching means for switching between the input video signal and the output of the digital / analog converting means, and a video signal output section for outputting a signal from the switching means, and at least a power supply to the memory means. A video printer, wherein A and a power supply B to said output switching means are used as separate power supplies and said output switching means is automatically switched to the input video signal side when power supply A is cut off.
【請求項4】特許請求の範囲第3項記載のビデオプリン
タにおいて、前記メモリ手段の後段、あるいは前記アナ
ログ/ディジタル変換手段の前段に、画像調節手段を設
けたことを特徴とするビデオプリンタ。
4. A video printer according to claim 3, wherein an image adjusting means is provided at a stage after the memory means or at a stage before the analog / digital converting means.
JP61185090A 1986-08-08 1986-08-08 Video printer Expired - Lifetime JPH0734587B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61185090A JPH0734587B2 (en) 1986-08-08 1986-08-08 Video printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61185090A JPH0734587B2 (en) 1986-08-08 1986-08-08 Video printer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8099811A Division JP2611754B2 (en) 1996-04-22 1996-04-22 Image printer

Publications (2)

Publication Number Publication Date
JPS6342290A JPS6342290A (en) 1988-02-23
JPH0734587B2 true JPH0734587B2 (en) 1995-04-12

Family

ID=16164661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61185090A Expired - Lifetime JPH0734587B2 (en) 1986-08-08 1986-08-08 Video printer

Country Status (1)

Country Link
JP (1) JPH0734587B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827718U (en) * 1971-08-06 1973-04-04
JPS5623082A (en) * 1979-07-31 1981-03-04 Sharp Corp Still picture recording device
JPS5755676A (en) * 1980-09-22 1982-04-02 Nec Home Electronics Ltd Recording and reproduction system for still picture
JPS61125296A (en) * 1984-11-20 1986-06-12 Sharp Corp Image receiving device
JPS61157191A (en) * 1984-12-28 1986-07-16 Mitsubishi Electric Corp Video printer device

Also Published As

Publication number Publication date
JPS6342290A (en) 1988-02-23

Similar Documents

Publication Publication Date Title
US4507683A (en) Camera status and diagnostics display system
US4903132A (en) Electronic still camera with slow-in, fast out memory addressing
US4956703A (en) Print simulation apparatus for adjusting the color separation conditions of a color scanner
US5990949A (en) Digital still camera which displays a gamma-corrected high-quality still image upon depression of a shutter release button but without displaying an unwanted image
US5389974A (en) Automatic converting device of television broadcasting mode
US4796085A (en) Device for interpolating missing color-difference signal by averaging line-sequential color-difference signals
US5452093A (en) High speed color video printer for printing color image data in successive columns during blanking intervals of a video roster scan
US5287187A (en) Video signal processing apparatus displaying image and process information
KR940001439B1 (en) Subtitle Information Overlap Circuit
US5398119A (en) Photoelectric conversion device's shading correction circuit
JP2891604B2 (en) Automatic contrast correction method and apparatus
JPH0734587B2 (en) Video printer
JP2611754B2 (en) Image printer
US5805237A (en) Image processing apparatus with a function of superimposing a binary image on another image
JP3374418B2 (en) Defect correction device for CCD camera
JPH0430791B2 (en)
US5235429A (en) Display apparatus having bandwidth reduction and vertical interpolation
JPS62154884A (en) Television receiver
US5045944A (en) Video signal generating circuit for use in video tape recorder and television receiver
JP2646987B2 (en) TV camera system
JPH05210371A (en) Multi-screen display device
JP2556761B2 (en) Video printer
KR100207622B1 (en) Multiple Input Selector of Video Printer
JP3076630B2 (en) Video printer
JP2658517B2 (en) Video printer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term