JPH0734656B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JPH0734656B2 JPH0734656B2 JP58083528A JP8352883A JPH0734656B2 JP H0734656 B2 JPH0734656 B2 JP H0734656B2 JP 58083528 A JP58083528 A JP 58083528A JP 8352883 A JP8352883 A JP 8352883A JP H0734656 B2 JPH0734656 B2 JP H0734656B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- current
- transformer
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機等の電源装置として適するインバ
ータ装置に関する。特に、半導体スイッチの過電流を抑
制するように制御する装置の改良に関するものである。TECHNICAL FIELD The present invention relates to an inverter device suitable as a power supply device for an electronic computer or the like. In particular, the present invention relates to improvement of a device for controlling so as to suppress overcurrent of a semiconductor switch.
第1図に従来例のインバータ装置の主回路を示す。Eは
直流電源、X、Yは直流電源端子である。S1〜S4は開閉
スイッチ素子であって、例えばトランジスタ、GTOサイ
リスタなどのような半導体スイッチが用いられる。破線
で示す部分Iは直流から交流への変換回路である。Fは
その出力に得られる歪波交流から、基本波周波数成分の
正弦波を抽出するフィルタである。Lはこのインバータ
の負荷である。Tは変圧器、CTは電流検出用の変流器で
ある。FIG. 1 shows a main circuit of a conventional inverter device. E is a DC power supply, and X and Y are DC power supply terminals. S 1 to S 4 are open / close switch elements, and semiconductor switches such as transistors and GTO thyristors are used. A portion I shown by a broken line is a DC-to-AC conversion circuit. F is a filter for extracting the sine wave of the fundamental wave frequency component from the distorted wave alternating current obtained at its output. L is the load of this inverter. T is a transformer and CT is a current transformer for current detection.
このような装置の過電流抑圧のための電流制御は、変流
器CTにより検出された出力電流が設定された電流値を越
えないように、電圧制御系に割込みをかけ、定電流制御
を行うように構成されている。The current control for suppressing the overcurrent of such a device performs constant current control by interrupting the voltage control system so that the output current detected by the current transformer CT does not exceed the set current value. Is configured.
第2図はこのための従来例インバータ装置の制御系のブ
ロック構成図である。1は出力電圧の基準となる直流電
圧を発生する直流基準電圧回路である。2はインバータ
装置の出力電圧vを直流に変換する整流平滑回路であ
る。3は誤差増幅器で、直流基準電圧1の出力と整流平
滑回路2の出力の差分を増幅する。1′は出力電流制御
値の基準となる直流電圧を発生する直流基準電圧発生回
路である。2′はピークホールド回路で、出力電流iを
直流に変換し、かつ過電流がおさまった後に出力電圧を
ゆっくり立ち上げるための時定数回路をその内部に備え
る。3′は誤差増幅器で基準電圧1′の出力とピークホ
ールド回路2′の差分を増幅する。4は発振器である。
5は振幅変調器で、誤差増幅器3の出力は誤差増幅器
3′の出力のどちらか低い方の信号のレベルを用いて、
発振器4の出力振幅を変化させるように構成される。6
は三角波発生器である。7はPWM(パルス幅変調)回路
で、三角波発生器6の出力はキャリアとし、振幅変調器
5の出力を変調入力として、パルス幅変調信号を発生さ
せる。8は論理回路でPWM回路7の出力を開閉スイッチ
素子のオンオフパターンに変換する。FIG. 2 is a block diagram of a control system of a conventional inverter device for this purpose. Reference numeral 1 is a DC reference voltage circuit that generates a DC voltage that serves as a reference for the output voltage. Reference numeral 2 is a rectifying / smoothing circuit for converting the output voltage v of the inverter device into a direct current. An error amplifier 3 amplifies the difference between the output of the DC reference voltage 1 and the output of the rectifying / smoothing circuit 2. Reference numeral 1'denotes a DC reference voltage generating circuit that generates a DC voltage that serves as a reference for the output current control value. Reference numeral 2'denotes a peak hold circuit, which has therein a time constant circuit for converting the output current i into a direct current and for slowly raising the output voltage after the overcurrent has subsided. An error amplifier 3'amplifies the difference between the output of the reference voltage 1'and the peak hold circuit 2 '. 4 is an oscillator.
Reference numeral 5 is an amplitude modulator, and the output of the error amplifier 3 uses the level of the lower signal of the output of the error amplifier 3 ',
It is configured to change the output amplitude of the oscillator 4. 6
Is a triangular wave generator. A PWM (pulse width modulation) circuit 7 generates a pulse width modulation signal by using the output of the triangular wave generator 6 as a carrier and the output of the amplitude modulator 5 as a modulation input. A logic circuit 8 converts the output of the PWM circuit 7 into an on / off pattern of the open / close switch element.
このような従来例方式では、一時的に出力電流に過電流
が生じると、時間が経過して過電流がおさまったとき
に、出力電圧を変圧器Tが飽和しないようにゆっくり上
昇させなければならない。すなわち、過電流が短時間し
か流れず直ちに定常負荷状態に復帰しても、変圧器Tの
飽和状態が回復しないかぎり、電圧異常低下は数サイク
ル以上にわたり長時間続いてしまい、インバータの出力
電圧は直ちに定常電圧に復帰することができない。した
がって、この期間に負荷に電源が供給されなくなり、負
荷として情報処理装置が接続されている場合には、その
負荷に重大な影響を引き起こす欠点がある。In such a conventional method, when an overcurrent temporarily occurs in the output current, the output voltage must be slowly raised so that the transformer T does not saturate when the overcurrent subsides with the passage of time. . That is, even if the overcurrent flows for only a short time and immediately returns to the steady load state, unless the saturation state of the transformer T is restored, the abnormal voltage drop continues for a long time over several cycles, and the output voltage of the inverter is Immediate return to steady voltage is not possible. Therefore, when the power is not supplied to the load during this period and the information processing device is connected as the load, there is a drawback that the load is seriously affected.
そこで、インバータ装置の出力から電流を検出して、こ
の電流が過電流レベルを越えた場合にはスイッチ素子を
一斉にオフにして、正常な出力電圧への復帰を早く行う
ことができるようにした技術が提案されている(特開昭
57−173378号公報)。Therefore, the current is detected from the output of the inverter device, and when this current exceeds the overcurrent level, the switch elements are turned off all at once so that the normal output voltage can be restored quickly. Technology has been proposed
57-173378).
しかしながら、このインバータ装置の出力の電流を検出
する従来の技術では、スイッチ素子のオンオフ幅を急激
に変化したときに生ずる変圧器の偏磁による一次電流の
増大によってスイッチ素子が破損することを防止できな
い欠点がある。この偏磁は交流成分の上、下半サイクル
ずつのうち、それぞれの時間積分値に差ができることに
よって直流成分が変圧器にかかり、過電流を生じる現象
であり、この時間積分値の差は入力や負荷の変動に応じ
てスイッチ素子のオンオフ幅を変化させて出力を一定に
保つように対応させることによって生ずるものである。However, the conventional technique for detecting the output current of the inverter device cannot prevent the switch element from being damaged due to the increase in the primary current due to the demagnetization of the transformer that occurs when the on / off width of the switch element is rapidly changed. There are drawbacks. This bias is a phenomenon in which the DC component is applied to the transformer due to the difference in the time integrated value of each of the upper and lower half cycles of the AC component, which causes an overcurrent. This is caused by changing the ON / OFF width of the switch element according to the fluctuation of the load and the load so as to keep the output constant.
さらに、スイッチ素子の一斉オフ、復帰のサイクルの繰
り返し周波数を上げていくと半導体スイッチ素子のスイ
ッチング損失が増加し、スイッチ素子の破損につながる
問題があった。Furthermore, if the repetition frequency of the cycle of simultaneous turning off and returning of the switch elements is increased, the switching loss of the semiconductor switch elements increases, and there is a problem that the switch elements are damaged.
本発明は、上述の問題を解決するもので、インバータ変
圧器の飽和現象時にスイッチ素子を制御して、半導体ス
イッチ素子を破損から確実に保護するとともに、短時間
の過電流が生じても他の負荷へ影響が及ぶことがないイ
ンバータ装置を提供することを目的とする。The present invention solves the above-mentioned problem, and controls a switching element during a saturation phenomenon of an inverter transformer to reliably protect a semiconductor switching element from damage, and to prevent other problems even if a short-time overcurrent occurs. It is an object of the present invention to provide an inverter device that does not affect the load.
本発明第一の発明は、電流検出器は変圧器の一次巻線の
電流を検出する構成であり、この電流検出器の検出出力
が所定の値を越えたことを比較手段で検出し、この比較
手段の出力が送信されている期間だけ、開閉スイッチ素
子に与える開閉制御信号の送出を禁止して、スイッチ素
子を開放状態として、変圧器が飽和状態から戻ることに
より過電流が回復すれば直ちに出力電圧を正常値に復帰
させることができるようにするとともに、スイッチ素子
のオンオフ幅を急激に変化したときに生ずる変圧器の一
次巻線に流れる直流の増大によってスイッチ素子が破損
することを防止できるように構成したことを特徴とす
る。In the first aspect of the present invention, the current detector is configured to detect the current in the primary winding of the transformer, and the comparison means detects that the detection output of the current detector exceeds a predetermined value. Only when the output of the comparison means is being transmitted, sending of the switching control signal to the switching switch element is prohibited, the switching element is opened, and the overcurrent recovers as soon as the transformer returns from the saturated state. The output voltage can be restored to a normal value, and the switch element can be prevented from being damaged by the increase in direct current flowing in the primary winding of the transformer that occurs when the on / off width of the switch element is rapidly changed. It is characterized in that it is configured as follows.
さらに、本発明第二の発明は、比較手段の出力が送信さ
れてから搬送波発生手段の出力搬送波の所定の位相に達
するまでの期間だけ上記スイッチ素子に与える開閉制御
信号の送出を禁止してスイッチ素子を開放状態として、
過電流の回復後の出力電圧の正常値への復帰を速やかに
行うことを特徴とする。Further, a second aspect of the present invention is a switch which prohibits transmission of an opening / closing control signal given to the switch element only during a period from when the output of the comparing means is transmitted to when the output carrier of the carrier generating means reaches a predetermined phase. With the element open,
The feature is that the output voltage is quickly restored to a normal value after the overcurrent is recovered.
以下図面を参照して本発明の実施例を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第3図は本発明実施例装置の主回路部構成図である。変
圧器Tの一次巻線に供給される出力電流が電流検出器R
を介して与えられるところに特徴がある。この電流検出
器Rは、抵抗あるいは変流器(CT)で構成される。FIG. 3 is a block diagram of the main circuit portion of the apparatus of the present invention. The output current supplied to the primary winding of the transformer T is the current detector R
The feature is that it is given through. The current detector R is composed of a resistor or a current transformer (CT).
第4図は上記実施例回路の開閉スイッチ素子S1〜S4に制
御電流を与える制御部の第一実施例回路構成図である。
9は電圧の基準となる正弦半波発振器である。10は全波
整流回路で出力電圧vを直流電圧に変換する。この出力
は正弦半波発振器9の出力とともに誤差増幅器3に入力
される。この誤差増幅器3の出力はPWM回路7の変調入
力となる。このPWM回路7のキャリアは三角波発生器6
から与えられる。このPWM回路7の出力は電圧制御パル
ス列信号として論理回路8に与えられる。FIG. 4 is a circuit diagram of the first embodiment circuit of the control unit for applying a control current to the open / close switch elements S 1 to S 4 of the above embodiment circuit.
Reference numeral 9 is a half-sine oscillator that serves as a voltage reference. Reference numeral 10 is a full-wave rectifier circuit that converts the output voltage v into a DC voltage. This output is input to the error amplifier 3 together with the output of the half sine wave oscillator 9. The output of this error amplifier 3 becomes the modulation input of the PWM circuit 7. The carrier of this PWM circuit 7 is the triangular wave generator 6
Given by. The output of the PWM circuit 7 is given to the logic circuit 8 as a voltage control pulse train signal.
一方、上記第3図の電流検出器Rで検出された電流信号
iは、全波整流回路10′により直流に変換される。この
全波整流回路10′の出力と、電流制御値の基準となる直
流電圧を与える直流基準電圧回路1′の出力とはそれぞ
れ比較器7′の二つの入力に与えられて比較される。こ
の比較器7′の出力には電流制御パルス信号列が得られ
る。また、この比較器7′の出力はその正入力端子に正
帰還され、上記直流基準電圧回路1′の出力に加算され
る。この正帰還により比較器7′はヒステリシスを持つ
ことになる。11は主回路と電圧制御系とを絶縁するため
のアイソレータである。このアイソレータ11は電流検出
器Rが絶縁形の電流トランスを使用する場合には必要は
ない。On the other hand, the current signal i detected by the current detector R shown in FIG. 3 is converted into direct current by the full-wave rectifier circuit 10 '. The output of the full-wave rectifier circuit 10 'and the output of the DC reference voltage circuit 1'which provides a DC voltage serving as a reference for the current control value are respectively applied to the two inputs of the comparator 7'and compared. A current control pulse signal train is obtained at the output of the comparator 7 '. The output of the comparator 7'is positively fed back to its positive input terminal and added to the output of the DC reference voltage circuit 1 '. Due to this positive feedback, the comparator 7'has hysteresis. Reference numeral 11 is an isolator for insulating the main circuit from the voltage control system. This isolator 11 is not necessary when the current detector R uses an insulated current transformer.
第5図は、第4図に一点鎖線で示す部分の回路をさらに
詳しく説明する回路構成図である。すなわち、比較器
7′は1個の差動演算増幅器により構成され、抵抗器R2
により正帰還が施されている。アイソレータ11はフォト
カプラにより構成される。論理回路8では、このアイソ
レータ11からの出力がなくなったときに、全ての制御出
力の送出を停止させて、開閉スイッチ素子S1〜S4を一斉
に開放状態にするように構成される。FIG. 5 is a circuit configuration diagram for explaining in more detail the circuit of the portion indicated by the alternate long and short dash line in FIG. That is, the comparator 7'is composed of one differential operational amplifier, and the resistor R 2
Positive feedback is given by. The isolator 11 is composed of a photo coupler. The logic circuit 8 is configured so that when the output from the isolator 11 is exhausted, the transmission of all control outputs is stopped, and the open / close switch elements S 1 to S 4 are opened simultaneously.
このように構成された装置の動作を説明する。第6図は
この回路の動作説明用の波形図である。第6図A〜Mは
第4図または第5図に示す符号A〜Mの点の波形図であ
る。The operation of the apparatus thus configured will be described. FIG. 6 is a waveform diagram for explaining the operation of this circuit. 6A to 6M are waveform diagrams of points A to M shown in FIG. 4 or FIG.
第3図で負荷に供給される出力電圧vは、第4図の全波
整流回路10で整流されて第6図Aの波形となる。一方、
正弦半波発振器9は第6図Bに示す波形の信号を出力す
る。誤差増幅器3では波形AおよびBの差が増幅され第
6図Cの波形となる。三角波発生器6は第6図Dに示す
三角波を発生し、PWM変調回路7では両信号CおよびD
のレベルの大小が比較され、電圧制御パルス列である第
6図Eの波形を得る。この波形Eは波形Cが波形Dより
もハイレベルにある期間はハイ、ローレベルにある期間
ローの信号となるパルス列である。The output voltage v supplied to the load in FIG. 3 is rectified by the full-wave rectifier circuit 10 in FIG. 4 to have the waveform in FIG. 6A. on the other hand,
The half-sine oscillator 9 outputs a signal having the waveform shown in FIG. 6B. The error amplifier 3 amplifies the difference between the waveforms A and B to obtain the waveform shown in FIG. 6C. The triangular wave generator 6 generates the triangular wave shown in FIG. 6D, and the PWM modulation circuit 7 outputs both signals C and D.
Are compared in magnitude to obtain the waveform of FIG. 6E which is a voltage control pulse train. The waveform E is a pulse train that is a high signal during a period when the waveform C is at a higher level than the waveform D and a low signal during a period when the waveform C is at a low level.
電流検出器Rの出力電流iは、全波整流回路10′で整流
され第6図Gの波形となる。電流の基準となる直流基準
電圧回路1′の出力は比較器7′の出力と加算され、第
6図Hの波形となり、この波形Hは比較器7′の出力J
がハイのときはVH、ローのときはVLの二つのレベルを持
つ波形となる。比較器7′では、波形G、Hのレベルの
大小が比較され、電流制御パルス列である第6図Jの波
形となるこの比較器7′の出力Jにより電圧制御系の出
力を禁止して、この間は開閉スイッチ素子S1〜S4をオフ
状態にすることにより過電流の増加を抑制する。The output current i of the current detector R is rectified by the full-wave rectifier circuit 10 'and has a waveform shown in FIG. 6G. The output of the DC reference voltage circuit 1'which serves as a reference for the current is added to the output of the comparator 7'to form the waveform shown in FIG. 6H, which is the output J of the comparator 7 '.
The waveform has two levels, V H when V is high and V L when L is low. In the comparator 7 ', the magnitudes of the levels of the waveforms G and H are compared, and the output of the voltage control system is prohibited by the output J of the comparator 7'having the waveform of the current control pulse train shown in FIG. During this period, the open / close switch elements S 1 to S 4 are turned off to suppress an increase in overcurrent.
すなわち出力電流の絶対値に対応する全波整流回路10′
の出力Gのレベルが低いときは、比較器7′の出力Jは
ハイで、比較器7′の入力HはVHのレベルである。電流
が増加し、全波整流回路10′の出力GがVHを上まわる
と、比較器7′の出力Jはローになり、この期間は論理
回路8の全ての信号送出を禁止して、開閉スイッチ素子
S1〜S4はオフ状態となり電流は徐々に減少する。一方、
比較器7′の入力Hは正帰還により、比較器7′の出力
JがローのときにはレベルVLに変化する。電流iが減少
し、全波整流回路10′の出力GがレベルVLを下まわる
と、禁止は解除され、スイッチ素子S1〜S4は電圧制御系
の信号による駆動に復帰する。電流が減少し、全波整流
回路10′の出力GがVHからVLに下がるまでには時間がか
かるので、スイッチ素子S1〜S4はこの間は高周波でスイ
ッチングすることはない。That is, the full-wave rectifier circuit 10 'corresponding to the absolute value of the output current
When the output G is low, the output J of the comparator 7'is high and the input H of the comparator 7'is at the level VH . When the current increases and the output G of the full-wave rectifier circuit 10 'exceeds VH , the output J of the comparator 7'becomes low, and during this period, all signals of the logic circuit 8 are prohibited, Open / close switch element
S 1 to S 4 are turned off and the current gradually decreases. on the other hand,
Due to the positive feedback, the input H of the comparator 7'changes to the level V L when the output J of the comparator 7'is low. Current i decreases, the output G of the full-wave rectifier circuit 10 'is below the level V L, inhibited is released, the switch elements S 1 to S 4 is returned to the driving by the signal of the voltage control system. Current decreases, the output G of the full-wave rectifier circuit 10 'is the time according to the V H down to V L, switching element S 1 to S 4 is during this time will not be switched at a high frequency.
このように、負荷に一時的な過電流が発生すると、これ
は直ちに制御系に帰還されて出力電圧を下げるように制
御され、過電流が消滅すると直ちに正常な電圧に回復す
ることができる。As described above, when a temporary overcurrent is generated in the load, it is immediately fed back to the control system and controlled so as to lower the output voltage, and when the overcurrent disappears, it can be immediately restored to the normal voltage.
第7図は本発明の第二の実施例回路図である。この第7
図は制御回路の部分のみを示すものであり、第3図に示
す回路は上述の第一の実施例と同様である。制御回路の
部分についても、上述の第4図の回路に対比すると、ア
イソレータ11の出力にRSフリップフロップ12のR(リセ
ット)端子を接続し、このS(セット)端子には三角波
発生器6の出力を接続し、このフリップフロップ12の出
力を論理回路8に与えるように構成したところに特徴が
ある。また、比較器7′には正帰還を設けてない。その
他の構成は前述の第一の実施例と同様である。FIG. 7 is a circuit diagram of the second embodiment of the present invention. This 7th
The drawing shows only the part of the control circuit, and the circuit shown in FIG. 3 is the same as that of the first embodiment described above. As for the control circuit part, in comparison with the circuit of FIG. 4 described above, the R (reset) terminal of the RS flip-flop 12 is connected to the output of the isolator 11, and the S (set) terminal of the triangular wave generator 6 is connected to this output terminal. It is characterized in that the outputs are connected and the output of the flip-flop 12 is applied to the logic circuit 8. Further, the comparator 7'has no positive feedback. The other structure is similar to that of the first embodiment described above.
このように構成された装置の動作を第8図に示す波形図
により説明する。第8図A〜Mに示す波形は第7図に示
す点A〜Mの電圧波形図である。The operation of the apparatus thus constructed will be described with reference to the waveform chart shown in FIG. The waveforms shown in FIGS. 8A to 8M are voltage waveform diagrams of points A to M shown in FIG.
電流iが増加し、全波整流回路10′の出力Gが電流制御
値を示す直流電圧基準回路1′の出力のレベルに達する
と、比較器7′の出力およびアイソレータ11の出力Rが
ハイレベルになる。この信号によりフリップフロップ12
の出力Qはローになり、論理回路8の出力は禁止され
る。この間スイッチ素子S1〜S4はオフ状態になる。フリ
ップフロップ12の出力Qは、キャリアの三角波である三
角波発生器6の出力Dが一周期ごとにハイレベルとなる
波形Sのパルス列により、セットされるまではローレベ
ルを保持するので、キャリアの一周期の終りまで上記オ
フ状態が続く。波形Sによりフリップフロップ12がセッ
トされ、その出力Qがハイレベルになると禁止が解除さ
れ、スイッチ素子S1〜S4は電圧制御系の信号による正常
な駆動に復帰する。禁止状態はキャリアの一周期の終り
まで続くので、スイッチ素子S1〜S4はキャリアの周期数
より高い周波数でスイッチングすることはない。When the current i increases and the output G of the full-wave rectifier circuit 10 'reaches the level of the output of the DC voltage reference circuit 1'which shows the current control value, the output of the comparator 7'and the output R of the isolator 11 are at a high level. become. This signal causes the flip-flop 12
Output Q becomes low and the output of the logic circuit 8 is prohibited. During this time, the switch elements S 1 to S 4 are in the off state. The output Q of the flip-flop 12 is kept at a low level until it is set by the pulse train of the waveform S in which the output D of the triangular wave generator 6, which is a triangular wave of the carrier, becomes high level every cycle. The off state continues until the end of the cycle. When the flip-flop 12 is set by the waveform S and the output Q of the flip-flop 12 becomes high level, the inhibition is released and the switch elements S 1 to S 4 are restored to normal driving by the signal of the voltage control system. Since inhibition state continues until the end of one cycle of the carrier, the switching element S 1 to S 4 is not be switched at a frequency higher than the number of cycles of the carrier.
すなわち、スイッチ素子S1〜S4を一括してオフにし、禁
止が解除されて復帰するまでの周期がACフィルタの定数
および制御回路の定数によって小さくなってしまったと
き、三角波の波形Sの周期で必ずスイッチングされ、三
角波の周期を越えることはない。これは、過負荷時にAC
フィルタの定数および制御回路の定数によって、そのく
り返し周波数が高くなり、スイッチング回数が増すこと
によってスイッチング損失が増大し、スイッチ素子の破
損が生ずることを防止できる。That is, to turn it off once the switching element S 1 to S 4, when the period until the return is released prohibition has become smaller by a constant of the constant and the control circuit of the AC filter, the period of the triangular wave of the waveform S Is always switched, and never exceeds the triangular wave period. This is AC when overloaded
It is possible to prevent the switching frequency from increasing due to the constant of the filter and the constant of the control circuit and the switching loss to increase due to the increase in the number of times of switching, resulting in damage to the switch element.
上記例は電圧制御系で、基準に正弦半波波形を用い、出
力電圧を全波整流後基準と比較する方法で説明したが、
基準に正弦全波波形を用い、出力電圧をそのままこの基
準と比較する方法によっても本発明を実施することがで
きる。また本発明を単相出力のインバータ装置に実施し
た場合について説明したが、これを3組使用すれば、3
相インバータが構成される。インバータの変換回路は第
3図に示す単相ブリッジ回路だけでなく、一時的なハー
フブリッジ回路や3相ブリッジインバータ回路にも実施
することができる。The above example is a voltage control system, and explained using the method of comparing the output voltage with the reference after full-wave rectification using the sine half-wave waveform as the reference.
The present invention can also be implemented by a method of using a sinusoidal full-wave waveform as a reference and comparing the output voltage as it is with this reference. Further, the case where the present invention is applied to the single-phase output inverter device has been described.
A phase inverter is constructed. The inverter conversion circuit can be implemented not only in the single-phase bridge circuit shown in FIG. 3, but also in a temporary half-bridge circuit or a three-phase bridge inverter circuit.
このように、本発明によれば、変圧器の一次側で過電流
を検出してスイッチ素子を一斉にオフ状態にして出力の
半サイクルより短い区間で過電流出力を抑止する。この
過電流制御は電流波形制御で行っており、過電流の回復
時には瞬時電流波形制御で立ち上げることができるた
め、変圧器の偏磁電流や負荷側への突入電流を抑止しな
がらスイッチング素子の最大の能力の電流を流すことが
でき、出力電圧を急速に正常値に復帰させることが可能
である。従来の電圧波形制御では、急激に制御を回復す
ると負荷側への突入電流や変圧器の偏磁現象によってス
イッチング素子に過大な電流が流れるため、急速な立ち
上げができなかったが、本発明では出力電圧の回復を半
サイクル以内でも急速に行うことが可能である。As described above, according to the present invention, an overcurrent is detected on the primary side of the transformer, and the switch elements are simultaneously turned off to suppress the overcurrent output in a section shorter than a half cycle of output. This overcurrent control is performed by current waveform control, and it can be started by instantaneous current waveform control when the overcurrent is recovered.Therefore, it is possible to suppress the bias magnetizing current of the transformer and the inrush current to the load side while suppressing the switching element. A current of maximum capacity can be passed, and the output voltage can be quickly returned to a normal value. In the conventional voltage waveform control, when the control is suddenly restored, an excessive current flows in the switching element due to the inrush current to the load side or the biased magnetism of the transformer, so that rapid startup cannot be performed. It is possible to rapidly recover the output voltage even within half a cycle.
また、本発明は変圧器の一次側の過電流を検出するた
め、変圧器の偏磁現象によって変圧器の一次側に接続さ
れているスイッチング素子に過大な電流が流れ、電流耐
圧オーバにより半導体スイッチが破損するようなことを
防止することができる。Further, the present invention detects an overcurrent on the primary side of the transformer, so that an excessive current flows through the switching element connected to the primary side of the transformer due to the demagnetization phenomenon of the transformer, and the semiconductor switch is overloaded due to overcurrent. Can be prevented from being damaged.
さらに過電流時のスイッチ素子のスイッチング周波数が
キャリア周波数を越えないようにそのスイッチング速度
を抑止するため、スイッチング損失の増大による半導体
スイッチの破損を防止できる。Further, since the switching speed of the switching element is suppressed so that the switching frequency of the switching element does not exceed the carrier frequency at the time of overcurrent, damage to the semiconductor switch due to an increase in switching loss can be prevented.
したがって、突入電流が流れるような負荷を投入して
も、突入電流が流れている期間だけ電流が落ち込むだけ
であるので、並列につながれている他の負荷に対する影
響は少ない。また電流検出器に抵抗を使うと変圧器が飽
和したときなど、出力電流に直流分が入っていても正確
に検出されるので、スイッチ素子の能力限界まで使用可
能となり経済的である。Therefore, even if a load that allows an inrush current to flow is applied, the current only drops for the period during which the inrush current is flowing, so there is little effect on other loads connected in parallel. Further, if a resistor is used for the current detector, even if a DC component is contained in the output current, such as when the transformer is saturated, the current can be accurately detected, so that it is possible to use up to the capacity limit of the switching element, which is economical.
第1図は従来例インバータ装置の主回路を示すブロック
図。 第2図は従来例のインバータ装置の制御回路のブロック
構成図。 第3図は本発明実施例装置の主回路の構成図。 第4図は本発明第一の実施例装置の制御回路ブロック構
成図。 第5図はその部分回路図。 第6図は本発明第一の実施例回路各部の波形図。 第7図は本発明第二の実施例回路のブロック構成図。 第8図は本発明第二の実施例回路の波形図。FIG. 1 is a block diagram showing a main circuit of a conventional inverter device. FIG. 2 is a block diagram of a control circuit of a conventional inverter device. FIG. 3 is a block diagram of the main circuit of the device of the present invention. FIG. 4 is a block diagram of the control circuit of the first embodiment device of the present invention. FIG. 5 is a partial circuit diagram thereof. FIG. 6 is a waveform diagram of each part of the circuit according to the first embodiment of the present invention. FIG. 7 is a block diagram of the circuit of the second embodiment of the present invention. FIG. 8 is a waveform diagram of the circuit according to the second embodiment of the present invention.
Claims (2)
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出力の電圧変換を行う変圧器と、 この変圧器の出力から基本波周波数の成分を抽出するフ
ィルタと、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える三角波を出力す
る搬送波発生手段と、 上記基本波周波数発生手段の出力を変調入力とし、上記
搬送波発生手段の出力を被変調入力として、上記変換回
路の複数のスイッチ素子にパルス幅変調された開閉制御
信号を与えるパルス幅変調回路と、 電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備えたインバータ装置において、 上記電流検出器は、上記変圧器の一次巻線の電流を検出
する構成である ことを特徴とするインバータ装置。1. A DC power supply input terminal, and a conversion circuit which includes a plurality of switch elements and which alternately opens and closes the DC power supply input applied to the input terminals to convert the DC power supply input to AC and output the AC. A transformer that converts the voltage of the output of the circuit, a filter that extracts the component of the fundamental frequency from the output of this transformer, a fundamental frequency generating means that gives the fundamental frequency, and a switching frequency of the switch element. A carrier wave generating means for outputting a triangular wave and an output of the fundamental wave frequency generating means are used as modulation inputs, and an output of the carrier wave generating means is used as a modulated input. A pulse width modulation circuit for giving a signal, a current detector, and a comparison means for detecting that the detection output of the current detector exceeds a predetermined value, An inverter device provided with a means for prohibiting transmission of an opening / closing control signal given to the switch element to open the switch element only while the output of the comparing means is being transmitted. An inverter device characterized in that it is configured to detect the current in the primary winding of a transformer.
閉することにより上記入力端子に与えられる直流電源入
力を交流に変換して出力する変換回路と、 この変換回路の出力の電圧変換を行う変圧器と、 この変圧器の出力から基本波周波数の成分を抽出するフ
ィルタと、 上記基本波周波数を与える基本波周波数発生手段と、 上記スイッチ素子の開閉周波数を与える三角波を出力す
る搬送波発生手段と、 上記基本波周波数発生手段の出力を変調入力とし、上記
搬送波発生手段の出力を被変調入力として、上記変換回
路の複数のスイッチ素子にパルス幅変調された開閉制御
信号を与えるパルス幅変調回路と、 電流検出器と、 この電流検出器の検出出力が所定の値を越えたことを検
出する比較手段と、 この比較手段の出力が送信されている期間だけ上記スイ
ッチ素子に与える開閉制御信号の送出を禁止して上記ス
イッチ素子を開放状態にする手段と を備えたインバータ装置において、 上記電流検出器は、上記変圧器の一次巻線の電流を検出
する構成であり、 上記スイッチ素子を開放状態にする手段は、上記比較手
段の出力が送信されてから上記搬送波発生手段の出力三
角波の所定の位相に達するまでの間上記開閉制御信号の
送出を禁止する ことを特徴とするインバータ装置。2. A DC power supply input terminal, and a conversion circuit which includes a plurality of switch elements and which alternately opens and closes the DC power supply input applied to the input terminals to convert the DC power supply input to AC and output the AC. A transformer that converts the voltage of the output of the circuit, a filter that extracts the component of the fundamental frequency from the output of this transformer, a fundamental frequency generating means that gives the fundamental frequency, and a switching frequency of the switch element. A carrier wave generating means for outputting a triangular wave and an output of the fundamental wave frequency generating means are used as modulation inputs, and an output of the carrier wave generating means is used as a modulated input. A pulse width modulation circuit for giving a signal, a current detector, and a comparison means for detecting that the detection output of the current detector exceeds a predetermined value, An inverter device provided with a means for prohibiting transmission of an opening / closing control signal given to the switch element to open the switch element only while the output of the comparing means is being transmitted. Is a structure for detecting the current of the primary winding of the transformer, the means for opening the switching element is from the transmission of the output of the comparison means to the predetermined phase of the output triangular wave of the carrier generation means. An inverter device characterized by prohibiting the transmission of the switching control signal during the period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (en) | 1983-05-12 | 1983-05-12 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58083528A JPH0734656B2 (en) | 1983-05-12 | 1983-05-12 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59209074A JPS59209074A (en) | 1984-11-27 |
| JPH0734656B2 true JPH0734656B2 (en) | 1995-04-12 |
Family
ID=13804984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58083528A Expired - Lifetime JPH0734656B2 (en) | 1983-05-12 | 1983-05-12 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734656B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077586A1 (en) * | 2012-11-13 | 2014-05-22 | 공주대학교 산학협력단 | Apparatus for converting power by means of fault-tolerant pwm switching and method for controlling same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149285U (en) * | 1986-03-14 | 1987-09-21 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173378A (en) * | 1981-04-20 | 1982-10-25 | Sanken Electric Co Ltd | Operating method for inverter |
-
1983
- 1983-05-12 JP JP58083528A patent/JPH0734656B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014077586A1 (en) * | 2012-11-13 | 2014-05-22 | 공주대학교 산학협력단 | Apparatus for converting power by means of fault-tolerant pwm switching and method for controlling same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59209074A (en) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | A voltage sag supporter utilizing a PWM-switched autotransformer | |
| US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| JPH07500476A (en) | Method and device for overcurrent avoidance in welding power converter | |
| EP0162081A1 (en) | Ripple reduction circuit for an inverter | |
| US4133018A (en) | Thyristor fault-detecting apparatus | |
| US4660137A (en) | Inverter system | |
| JPH0734656B2 (en) | Inverter device | |
| JP2533774Y2 (en) | DC-DC converter | |
| JP3395641B2 (en) | Power converter | |
| JP4514278B2 (en) | Semiconductor control device | |
| EP0565656A4 (en) | Ac/dc converter fault detector | |
| JP3274208B2 (en) | Deflection control method | |
| KR930008466B1 (en) | Inverter device | |
| JP3282208B2 (en) | Inverter phase loss detection circuit | |
| JP2929466B2 (en) | Illegal current detection circuit | |
| JPH08331862A (en) | Uninterruptible power supply | |
| JPS62221876A (en) | Inverter of amplitude modulation type | |
| JPH0695833B2 (en) | Unbalanced excitation prevention control method for transformer | |
| JPH11215849A (en) | Pulse width modulation power converter | |
| JPH08340679A (en) | Anti-bias circuit of high frequency transformer | |
| JPH08256431A (en) | Static inrush current suppressor | |
| JPH0425660Y2 (en) | ||
| JPH05161363A (en) | Controller for power converter | |
| JP2005192269A (en) | Power supply |