JPH0738386B2 - Etching method - Google Patents
Etching methodInfo
- Publication number
- JPH0738386B2 JPH0738386B2 JP13623186A JP13623186A JPH0738386B2 JP H0738386 B2 JPH0738386 B2 JP H0738386B2 JP 13623186 A JP13623186 A JP 13623186A JP 13623186 A JP13623186 A JP 13623186A JP H0738386 B2 JPH0738386 B2 JP H0738386B2
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- mask
- layer
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エッチング方法に関するものであり、特に半
導体集積回路など、微細加工を要する製造方法に於いて
側壁保護効果のあるエッチング方法に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to an etching method, and more particularly to an etching method having a side wall protection effect in a manufacturing method requiring fine processing such as a semiconductor integrated circuit. is there.
本発明は、被エッチング膜上に、少なくとも炭素を含有
する第１のマスク層を少なくとも一層形成する工程と、
該第１のマスク層とエッチング特性の異なる第２のマス
ク層を形成する工程と、該第２のマスク層をパターニン
グする工程と、該第２のマスク層をエッチングマスクと
して、第１のマスク層をパターニングする工程と、該第
２のマスク層を除去する工程と、第１のマスク層により
被エッチング膜をパターニングする工程とを備えことに
より、側壁保護効果のあるエッチングを可能としたもの
である。The present invention comprises a step of forming at least one first mask layer containing at least carbon on the film to be etched,
Forming a second mask layer having etching characteristics different from those of the first mask layer; patterning the second mask layer; and using the second mask layer as an etching mask, the first mask layer The step of patterning, the step of removing the second mask layer, and the step of patterning the film to be etched by the first mask layer enable etching with a sidewall protection effect. .
半導体集積回路などにおいては、その高集積度化の為、
微細加工のニーズが年々、増しつつあるが、依然、RIE
などドライエッチングの為のレジストマスクの解像度の
向上が重要であることは論をまたない。ところで以前よ
り解像度のアップをはかるため、EB,X−Ray,FIB等の研
究は行われているものの、現状では未だ量産レベルには
致っていない。従ってこれら光よりも短波長、高エネル
ギーのビームを用いず、可視〜紫外の光を用いる技術が
見直されており、ｉ線やエキシマーレーザーの短波長の
光を用いることのみならず、CELやPCM法の様に、縮小露
光にコンタクト露光の長所を加味して、コントラスト、
解像度のアップをはかっている。これらの技術のひとつ
に、いわゆる三層レジスト法（Tri−Level−Resist,以
下TLRと略す。）がある。TLRは、第３図（ａ）に例示す
るように、被エッチング膜１の上に、下層より、平坦化
レジスト2,スパッターSiO2のような無機層３、上層レジ
スト４から成り立っており、無機層は薄いため、上層レ
ジスト４も薄くてよく、解像度のアップがはかれる他、
第３図（ｂ）に示すように上層レジスト４をマスクに無
機層３をRIE加工した後、第３図（ｃ）に示すように該
無機層３を今度はマスクとして平坦化レジスト２をO2な
どでRIE加工するため、下地の段差に依らず、コントラ
スト大で、実質的な解像度を損なうことなくパターン形
成できる。In semiconductor integrated circuits, etc., because of its high integration,
The needs for microfabrication are increasing year by year, but RIE is still
It goes without saying that it is important to improve the resolution of the resist mask for dry etching. By the way, although research on EB, X-Ray, FIB, etc. has been conducted in order to improve the resolution than before, at present, it has not reached the mass production level. Therefore, the technique of using visible to ultraviolet light, which does not use a beam of wavelength shorter than these lights and high energy, has been reviewed, and not only the light of short wavelength of i-line or excimer laser is used, but also CEL or PCM. Like the method, by adding the advantages of contact exposure to reduction exposure, contrast,
I am trying to improve the resolution. One of these techniques is a so-called three-layer resist method (Tri-Level-Resist, hereinafter abbreviated as TLR). As shown in FIG. 3 (a), the TLR is composed of a flattening resist 2, an inorganic layer 3 such as sputtered SiO 2 and an upper resist 4 on the etching target film 1 from the lower layer. Since the layer is thin, the upper layer resist 4 may be thin, which improves resolution and
After the inorganic layer 3 is RIE-processed by using the upper layer resist 4 as a mask as shown in FIG. 3 (b), the planarizing resist 2 is O 2 as shown in FIG. 3 (c) by using the inorganic layer 3 as a mask. Since the RIE process is performed with 2 or the like, a pattern can be formed with a large contrast without depending on the level difference of the base and without substantially impairing the resolution.
上述したTLRのマスクでは、被エッチング物をエッチン
グする際、実質的には無機層／平坦化レジストの２層マ
スクでエッチングを行うため（上層レジストは、平坦化
レジストのO2RIE時にエッチオフされてしまう）、レジ
ストの炭素の側壁保護作用によると思われるサイドエッ
チ（これにより側壁のえぐれが生ずる）防止効果が果た
せず、通常のレジストに比較して側壁保護効果が少ない
ことが本発明者らの研究によりわかった。In the TLR mask described above, when etching the object to be etched, the etching is substantially performed by the two-layer mask of the inorganic layer / planarization resist (the upper layer resist is etched off during O 2 RIE of the planarization resist). The present inventors have found that the side-etching prevention effect, which is considered to be due to the side-wall protection effect of carbon of the resist (which causes side-wall scooping), cannot be achieved, and the side-wall protection effect is less than that of a normal resist. Found out from the study.
本発明は、上記問題点に鑑みてなされたもので、従来の
TLR法を大幅に変えることなく、簡単な方法で、かつ側
壁保護効果のあるエッチング方法を提供することを目的
とするものである。The present invention has been made in view of the above problems, and
An object of the present invention is to provide an etching method which is a simple method and has a side wall protection effect without largely changing the TLR method.
本発明のエッチング方法は、上記問題を解決すべく、被
エッチング膜上に、少なくとも炭素を含有する第１のマ
スク層を少なくとも一層形成する工程と、該第１のマス
ク層とエッチング特性の異なる第２のマスク層を形成す
る工程と、該第２のマスク層をパターニングする工程
と、該第２のマスク層をエッチングマスクとして、第１
のマスク層をパターニングする工程と、該第２のマスク
層を除去する工程と、第１のマスク層により被エッチン
グ膜をパターニングする工程とから成り、これにより上
記目的を達成することができる。In order to solve the above problems, the etching method of the present invention includes a step of forming at least one first mask layer containing at least carbon on the film to be etched, and a first mask layer having etching characteristics different from those of the first mask layer. Forming a second mask layer, patterning the second mask layer, and using the second mask layer as an etching mask
The step of patterning the mask layer, the step of removing the second mask layer, and the step of patterning the film to be etched with the first mask layer are performed, whereby the above object can be achieved.
本発明の構成を、後記詳述する本発明の一実施例を示す
第１図を用いて説明すると、次のとおりである。The structure of the present invention will be described below with reference to FIG. 1 showing an embodiment of the present invention which will be described in detail later.
即ち、第１図（ａ）に示すように、Alの被エッチング膜
１上に、少なくとも炭素を含有する第１のマスク層２で
ある平坦化レジストを形成し、該第１のマスク層２の上
にSiO2の第２のマスク層３を形成する。更に該第２のマ
スク層３の上に第１図（ｂ）のように上層レジスト４を
おき、これにより第１図（ｃ）に示すように第２のマス
ク層３をパターニングする。次に、該第２のマスク層３
をエッチングマスクとして、第１のマスク層２をパター
ニングする。この時、上層レジスト４はエッチオフされ
第１図（ｄ）のようになる。ここで第２のマスク層３を
除去し、第１図（ｅ）の状態で、第１のマスク層２によ
り、被エッチング膜１をパターニングするものである。That is, as shown in FIG. 1A, a flattening resist, which is a first mask layer 2 containing at least carbon, is formed on the film to be etched 1 of Al, and the first mask layer 2 is formed. A second mask layer 3 of SiO 2 is formed on top. Further, an upper layer resist 4 is placed on the second mask layer 3 as shown in FIG. 1 (b), whereby the second mask layer 3 is patterned as shown in FIG. 1 (c). Next, the second mask layer 3
Is used as an etching mask to pattern the first mask layer 2. At this time, the upper layer resist 4 is etched off, as shown in FIG. Here, the second mask layer 3 is removed, and the film to be etched 1 is patterned by the first mask layer 2 in the state of FIG. 1 (e).
本発明によれば、従来のTLR法を大幅に変えることな
く、被エッチング膜のエッチングの前に、中間層である
無機層膜を除去する工程を施すことにより、簡単な方法
で側壁保護効果のあるエッチングを施すことができる。According to the present invention, without significantly changing the conventional TLR method, by performing a step of removing the inorganic layer film, which is an intermediate layer, before the etching of the film to be etched, the sidewall protection effect of a simple method can be obtained. Some etching can be applied.
以下、本発明のエッチング方法の実施例について、図面
を参照して説明する。なお、当然のことではあるが、本
発明は以下の実施例にのみ限定されるものではない。Hereinafter, embodiments of the etching method of the present invention will be described with reference to the drawings. As a matter of course, the present invention is not limited to the following examples.
第１の実施例を第１図に示す。第１図（ａ）に示すよう
に、段差のあるAlの被エッチング膜１の上に第１のマス
ク層（平坦化レジスト）２、次に第２のマスク層３とし
てスパッタリングにより形成したSiO2をおき、第１図
（ｂ）に示すように、その上に上層レジスト４をおい
て、TLR（３層レジスト）マスクを形成する。上層レジ
スト４は、通常の露光・現像でパターン形成したもので
ある。次に、上層レジスト４をマスクに第２のマスク層
３をRIE加工して第１図（ｃ）のようにし、更に、第２
のマスク層３をマスクに第１のマスク層２をO2RIE加工
して第１図（ｄ）のようにする。上層レジスト４は第２
のマスク層３をパターニングするためだけのものなので
解像度は大きく、前述したように第１のマスク層２のO2
RIE加工時にエッチオフされている。The first embodiment is shown in FIG. As shown in FIG. 1 (a), a first mask layer (planarization resist) 2 and then a second mask layer 3 are formed on the etching target film 1 of Al having a step by SiO 2 by sputtering. Then, as shown in FIG. 1 (b), an upper layer resist 4 is placed thereon to form a TLR (three layer resist) mask. The upper layer resist 4 is a pattern formed by ordinary exposure and development. Next, the second mask layer 3 is RIE-processed by using the upper layer resist 4 as a mask, as shown in FIG.
The first mask layer 2 is processed by O 2 RIE using the mask layer 3 as a mask as shown in FIG. Upper resist 4 is second
Because it is only for patterning the mask layer 3 resolution increases, O 2 of the first mask layer 2 as described above
Etched off during RIE processing.
次に、通常のTLRが第１図（ｄ）の状態で行われるのに
対し、本実施例では第１図（ｅ）のように意識的に第２
のマスク層３をエッチオフし、その後被エッチング膜１
のRIEを行う。本実施例ではCHF3を用いて、RIEで第２の
マスク層３を除去した。Next, while the normal TLR is performed in the state of FIG. 1 (d), in the present embodiment, the second TLR is intentionally performed as shown in FIG. 1 (e).
Etching off the mask layer 3 and then etching target film 1
RIE of. In this example, CHF 3 was used to remove the second mask layer 3 by RIE.
第１図（ｅ）のマスクで被エッチング膜AlをRIEした
所、第１図（ｄ）マスクで同じRIEしたものに比較し
て、サイドエッチは、著しく減少した。When the film to be etched Al was RIEed with the mask of FIG. 1 (e), side etching was significantly reduced as compared with the same RIE with the mask of FIG. 1 (d).
第２の実施例を第２図に示す。第２図（ａ）に示すよう
に、被エッチング膜として平坦なAlを用いる以外は第１
の実施例と同様にして被エッチング膜１をRIE加工し
た。すなわち、第２図（ａ）のようにTLRマスクを形成
し、上層レジスト４をマスクに第２のマスク層３を（Si
O2）をRIE加工して第２図（ｂ）とし、更に第２のマス
ク層３をマスクとして第１のマスク層２（平坦化レジス
ト）をO2RIE加工して第２図（ｃ）とする。次に第２図
（ｄ）のように第２のマスク層３をエッチオフし、その
後被エッチング膜１のRIEを行なった。The second embodiment is shown in FIG. As shown in FIG. 2 (a), the first method is used except that flat Al is used as the film to be etched.
The film to be etched 1 was RIE-processed in the same manner as in Example 1. That is, a TLR mask is formed as shown in FIG. 2A, and the second mask layer 3 (Si
O 2 ) is RIE processed as shown in FIG. 2B, and the first mask layer 2 (planarization resist) is O 2 RIE processed using the second mask layer 3 as a mask, as shown in FIG. 2C. And Next, as shown in FIG. 2D, the second mask layer 3 was etched off, and then the film to be etched 1 was subjected to RIE.
本実施例の第２図（ｄ）のマスクで被エッチング膜Alを
RIEしたもの、および従来の第２図（ｃ）の状態でAlをR
IEしたものの一部断面概観図をそれぞれ第４図及び第５
図に示した。これらの図から明らかなように、本実施例
の第２図（ｄ）のマスクでAlをRIEしたものは、第２図
（ｃ）のマスクで同じRIEした従来の方法によるものに
比較して、サイドエッチが著しく減少している。なお第
４図および第５図は、試料を実際に顕微鏡写真で撮影し
たものをもとに図面化したものである。With the mask shown in FIG. 2D of this embodiment, the film to be etched Al is removed.
RIEed and Al in the conventional state of FIG. 2 (c)
Partial cross-sectional views of the IE version are shown in Figures 4 and 5, respectively.
As shown in the figure. As is apparent from these figures, the RIE of Al with the mask of FIG. 2D of the present embodiment is compared with that of the conventional method with the same RIE with the mask of FIG. 2C. , The side etch is significantly reduced. It should be noted that FIGS. 4 and 5 are drawings based on actually photographed samples of the sample.
上述した本実施例では、被エッチング膜としてAlを用
い、また第２のマスク層としてスパッターSiO2を用いた
が、本発明のエッチング方法は、被エッチング膜および
第２のマスク層をこれらに限るものではない。またスパ
ッターSiO2の除去にCHF3ガスによるRIEを用いたがこれ
もそれに限るものではない。以上述べたものは、本発明
の主旨に反しない限りは、他のものを用いることができ
る。Although Al is used as the etching target film and sputtered SiO 2 is used as the second mask layer in the above-described embodiment, the etching method of the present invention limits the etching target film and the second mask layer to these. Not a thing. Although RIE using CHF 3 gas was used to remove the sputtered SiO 2 , this is not the only option. Others can be used as described above as long as they do not violate the gist of the present invention.
上述したように、従来技術は、第２図（ｃ）に示したよ
うなマスクを用いてRIEしているため、第２のマスク層
であるスパッターSiO2がマスク上面にあり、通常のレジ
ストの様な側壁保護効果を示さなかったが、本発明によ
れば、被エッチング膜のRIEの前に、スパッターSiO2を
除去することにより第１のマスク層である平坦化レジス
トがマスク上面に現われ、レジスト分解物による側壁保
護効果によって被エッチング膜AlのRIEのサイドエッチ
が防止できた。この様に、本発明は、従来のTLR法を大
幅に変えることなく、簡単な方法で、かつAlRIEの様な
レジストによる側壁保護効果が必要なRIEマスクに特に
有効なエッチング方法である。As described above, in the prior art, since RIE is performed using the mask as shown in FIG. 2C, the sputtered SiO 2 which is the second mask layer is on the upper surface of the mask and the conventional resist According to the present invention, the flattening resist which is the first mask layer appears on the upper surface of the mask by removing the sputtered SiO 2 before the RIE of the film to be etched. The side wall protection effect of the decomposed resist resisted the side etching of RIE of the film to be etched Al. Thus, the present invention is an etching method that is particularly effective for a RIE mask that requires a sidewall protection effect by a resist such as AlRIE, without significantly changing the conventional TLR method.
第１図（ａ）〜（ｅ）は本発明の第１の実施例の工程説
明図、第２図（ａ）〜（ｄ）は本発明の第２の実施例の
工程説明図である。第３図（ａ）〜（ｃ）は従来例の工
程説明図である。第４図は第２の実施例によるAlのRIE
加工したものの一部断面概観図である。第５図は、従来
例によるAlのRIE加工したものの一部断面概観図であ
る。 １……被エッチング膜、２……第１のマスク層（平坦化
レジスト）、３……第２のマスク層（無機層）、４……
上層レジスト、５……下地。1 (a) to 1 (e) are process explanatory diagrams of the first embodiment of the present invention, and FIGS. 2 (a) to 2 (d) are process explanatory diagrams of the second embodiment of the present invention. FIGS. 3A to 3C are process explanatory diagrams of a conventional example. FIG. 4 shows Al RIE according to the second embodiment.
It is a partial cross-sectional schematic diagram of what was processed. FIG. 5 is a partial cross-sectional schematic view of a conventional RIE-processed Al. 1 ... Etching film, 2 ... First mask layer (planarizing resist), 3 ... Second mask layer (inorganic layer), 4 ...
Upper layer resist, 5 ... Base layer.
Claims (1)
有する第１のマスク層を少なくとも一層形成する工程
と、 該第１のマスク層とエッチング特性の異なる第２のマス
ク層を形成する工程と、 該第２のマスク層をパターニングする工程と、 該第２のマスク層をエッチングマスクとして、第１のマ
スク層をパターニングする工程と、 該第２のマスク層を除去する工程と、 第１のマスク層により被エッチング膜をパターニングす
る工程とを備えていることを特徴とするエッチング方
法。1. A step of forming at least one first mask layer containing at least carbon on the film to be etched, and a step of forming a second mask layer having etching characteristics different from those of the first mask layer. A step of patterning the second mask layer, a step of patterning the first mask layer using the second mask layer as an etching mask, a step of removing the second mask layer, And a step of patterning a film to be etched with a mask layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13623186A JPH0738386B2 (en) | 1986-06-13 | 1986-06-13 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13623186A JPH0738386B2 (en) | 1986-06-13 | 1986-06-13 | Etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293721A JPS62293721A (en) | 1987-12-21 |
| JPH0738386B2 true JPH0738386B2 (en) | 1995-04-26 |
Family
ID=15170351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13623186A Expired - Fee Related JPH0738386B2 (en) | 1986-06-13 | 1986-06-13 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738386B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012332A (en) | 2004-06-28 | 2006-01-12 | Tdk Corp | Dry etching method, method of manufacturing magnetic recording medium, and magnetic recording medium |
| JP4626600B2 (en) * | 2006-09-29 | 2011-02-09 | Ｔｄｋ株式会社 | Method for manufacturing magnetic recording medium |
| JP5169893B2 (en) * | 2009-02-06 | 2013-03-27 | 富士通株式会社 | Method for manufacturing molded product and method for manufacturing storage medium |
-
1986
- 1986-06-13 JP JP13623186A patent/JPH0738386B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293721A (en) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| KR920000114A (en) | Multi-layer photoresist etching method with no change photoresist loudness and very small undercut during etching step | |
| JPH02276248A (en) | Method of forming conductive stud and conductor | |
| KR100287130B1 (en) | Photoresist film and method for forming pattern therefor | |
| US5776836A (en) | Self aligned method to define features smaller than the resolution limit of a photolithography system | |
| JPH0738386B2 (en) | Etching method | |
| JP4680477B2 (en) | Method for forming an integrated circuit stage in which a fine pattern and a wide pattern are mixed | |
| US5962346A (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| JP3326709B2 (en) | Pattern formation method | |
| US5869365A (en) | Method of forming T electrode in field effect transistor | |
| US20010016292A1 (en) | Electron beam mask, production method thereof, and exposure method | |
| JPS633453B2 (en) | ||
| US5366848A (en) | Method of producing submicron contacts with unique etched slopes | |
| JP2737256B2 (en) | Method for manufacturing semiconductor device | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| US6316166B1 (en) | Method of forming micro pattern of semiconductor device | |
| JPH0513409A (en) | Manufacture of semiconductor device | |
| KR970017208A (en) | Method of forming the lower magnetic layer pattern of the thin film magnetic head | |
| KR950011171B1 (en) | Etching method of multilayer level resist | |
| US6417569B1 (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| KR950011172B1 (en) | Three-layer photoresist pattern formation method | |
| KR100541671B1 (en) | Manufacturing method of semiconductor device | |
| KR0172799B1 (en) | Method of forming fine pattern of semiconductor device | |
| JPH05129253A (en) | Method for manufacturing semiconductor device | |
| JP2740292B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |