JPH073957B2 - SSB receiver - Google Patents
SSB receiverInfo
- Publication number
- JPH073957B2 JPH073957B2 JP9629987A JP9629987A JPH073957B2 JP H073957 B2 JPH073957 B2 JP H073957B2 JP 9629987 A JP9629987 A JP 9629987A JP 9629987 A JP9629987 A JP 9629987A JP H073957 B2 JPH073957 B2 JP H073957B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- amplitude
- signal
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Noise Elimination (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、フェージングによる振幅変動を除去するため
の実数零点(Real Zero)の抽出を行う振幅制限器を用
いるSSB通信方式において、高品質の復調信号を得る装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention provides a high-quality SSB communication system using an amplitude limiter that extracts a real zero for eliminating amplitude fluctuations due to fading. The present invention relates to a device for obtaining a demodulated signal.
(従来の技術) SSB通信方式では変調波に振幅情報成分が存在するた
め、移動伝搬路で発生する振幅変動を等化するには、受
信側でAGC(自動利得制御回路)を用いる必要がある。
しかし、高速で深いフェージングに対してはAGCを安定
に動作させることは困難であり、フェージング下におけ
る伝送特性の改善が大きな課題である。これを解決する
ため、特願昭59−259354号,特願昭60−82530号他によ
り、送信側で情報信号でSSB変調した後、これに搬送波
を付加して送信し、受信側で前記送信信号を受信した
後、実数零点(Real Zero)の抽出を行う振幅制限器を
用いて受信信号の振幅を一定にしてから周波数検波する
SSB通信方式を提案した。(Prior art) In the SSB communication method, since the amplitude information component exists in the modulated wave, it is necessary to use an AGC (automatic gain control circuit) on the receiving side in order to equalize the amplitude fluctuations that occur in the mobile propagation path. .
However, it is difficult to operate the AGC stably for high speed and deep fading, and improvement of transmission characteristics under fading is a major issue. In order to solve this, according to Japanese Patent Application No. 59-259354, Japanese Patent Application No. 60-82530, etc., the transmitting side performs SSB modulation with an information signal, then adds a carrier wave to this and transmits it, and the receiving side transmits the signal. After receiving the signal, the amplitude of the received signal is made constant by using the amplitude limiter that extracts the Real Zero, and then frequency detection is performed.
An SSB communication method was proposed.
(発明が解決しようとする問題点) この方法は振幅制限器の使用により伝送路で付加した歪
は除去できるが、周波数検波により高調波歪が発生する
ため、これを除去する必要があった。このため特願昭61
−008111号では、ヒルベルト変換器を用いて検波出力信
号の2次歪、3次歪を除去する回路を提案した。この歪
除去回路では、ヒルベルト変換器の遅延量は十分小さい
ものとしていたため、例えばディジタル信号処理を用い
た高次のディジタルフィルタでヒルベルト変換器を構成
するとその遅延量が非常に大きくなり歪を相殺できない
欠点があった。また、積分器では積分器を構成する演算
増幅器の不完全性から入力端にオフセット電圧がある場
合、これが積分され、出力の直流ドリフトが大きくなる
欠点があった。(Problems to be Solved by the Invention) Although this method can remove the distortion added in the transmission line by using the amplitude limiter, since harmonic distortion occurs due to frequency detection, it is necessary to remove it. Therefore, Japanese Patent Application Sho 61
In -008111, a circuit for removing second-order distortion and third-order distortion of a detection output signal by using a Hilbert transformer is proposed. In this distortion elimination circuit, the delay amount of the Hilbert transformer was set to be sufficiently small. Therefore, for example, if the Hilbert transformer is composed of a high-order digital filter using digital signal processing, the delay amount becomes extremely large and the distortion is canceled out. There was a flaw that I could not do. Further, in the integrator, if there is an offset voltage at the input end due to the incompleteness of the operational amplifier that constitutes the integrator, this has the drawback that it is integrated and the DC drift of the output increases.
本発明は、前記問題点を解決するために、高調波歪を除
去し、高品質な伝送特性を得るSSB受信装置を提供する
ものである。In order to solve the above-mentioned problems, the present invention provides an SSB receiving device that removes harmonic distortion and obtains high-quality transmission characteristics.
(問題点を解決するための手段) 前記目的を達成するための本発明の特徴は、送信側にお
いて、情報信号でSSB変調した信号に搬送波を付加して
送信信号となし、受信側では、前記送信信号を受信した
のち実数零点(Real Zero)の抽出を行う振幅制限器で
一定振幅にしてから周波数検波により復調するSSB通信
方式において、周波数検波された信号を積分する積分器
と、積分器で発生する直流変動成分を除去する直流ドリ
フト除去回路と、帯域外の雑音を除去する線形位相特性
を有する高域通過フィルタと、フェージングによるクリ
ック雑音等の不要信号の振幅が一定レベルを越えると、
その振幅を一定振幅に制限し、一定レベル以下では線形
に動作する振幅制限器と、高調波歪を除去する歪除去回
路とを有し、これらが縦続に接続することにより、情報
信号を復元するSSB受信装置にある。(Means for Solving the Problems) The feature of the present invention for achieving the above-mentioned object is to add a carrier wave to a signal SSB-modulated with an information signal to form a transmission signal on the transmission side, and on the reception side, In the SSB communication system that demodulates by frequency detection after adjusting the amplitude with an amplitude limiter that extracts the real zero after receiving the transmission signal, the integrator and the integrator that integrate the frequency-detected signal A DC drift elimination circuit that eliminates the generated DC fluctuation component, a high-pass filter that has a linear phase characteristic that eliminates out-of-band noise, and the amplitude of unnecessary signals such as click noise due to fading exceeds a certain level,
It has an amplitude limiter that limits its amplitude to a certain amplitude and operates linearly below a certain level, and a distortion removal circuit that removes harmonic distortion, and these are connected in cascade to restore the information signal. It is in the SSB receiver.
又、歪除去回路は、入力信号をヒルベルト変換するヒル
ベルト変換器、ヒルベルト変換器の遅延量を等化する遅
延回路、ヒルベルト変換器の出力振幅が一定レベルを越
えたときに振幅制限を行い、一定レベル以下では線形に
動作する振幅制限器を設け、これらに、遅延回路出力と
前記ヒルベルト変換器の出力振幅が一定レベルを越えた
ときに振幅制限を行い、一定レベル以下では線形に動作
する振幅制限器の出力との乗算を行う第1番目の乗算
器、前記ヒルベルト変換器の出力振幅が一定レベルを越
えたときに振幅制限を行い、一定レベル以下では線形に
動作する振幅制限器の出力と第1番目の乗算器出力との
乗算を行う第2番目の乗算器、第2番目の乗算器出力レ
ベルを1/2倍する第1番目の増幅器、前記遅延回路出力
を三乗する三乗器、三乗器出力レベルを1/6倍する第2
番目の増幅器、前記遅延回路出力と第1番目の増幅器出
力及び第1番目の乗算器の反転出力と第2番目の増幅器
の反転出力を加算する加算回路から構成される。Further, the distortion removal circuit limits the amplitude when the Hilbert converter that converts the input signal to a Hilbert converter, a delay circuit that equalizes the delay amount of the Hilbert converter, and an amplitude limit when the output amplitude of the Hilbert converter exceeds a certain level. An amplitude limiter that operates linearly below a level is provided, and an amplitude limiter that operates linearly below a certain level is provided when the output amplitude of the delay circuit and the output amplitude of the Hilbert converter exceeds a certain level. A first multiplier for multiplying with the output of the amplitude limiter, which limits the amplitude when the output amplitude of the Hilbert converter exceeds a certain level, and outputs a linear operation when the output amplitude of the Hilbert transformer exceeds a certain level. A second multiplier that performs multiplication with the output of the first multiplier, a first amplifier that halves the output level of the second multiplier, a cuber that cubes the output of the delay circuit, three The vessel output level 1/6 multiplied second
The second amplifier, the delay circuit output, the first amplifier output, the adder circuit for adding the inverted output of the first multiplier and the inverted output of the second amplifier.
(実施例) 第1図は本発明の実施例であり、1は復調信号入力端
子、2は積分器、3は直流ドリフト除去回路、4は帯域
外の雑音を除去する線形位相特性の高域通過フィルタ、
5は高域通過フィルタの出力レベルが一定値を越えたと
きに振幅制限を行い、一定値以下では線形に動作する振
幅制限器、6は歪除去回路、7は復調信号出力端子であ
る。(Embodiment) FIG. 1 is an embodiment of the present invention, in which 1 is a demodulation signal input terminal, 2 is an integrator, 3 is a DC drift elimination circuit, and 4 is a high frequency band of a linear phase characteristic for eliminating out-of-band noise. Pass filter,
Reference numeral 5 is an amplitude limiter that limits the amplitude when the output level of the high-pass filter exceeds a certain value, and operates linearly below a certain value, 6 is a distortion removing circuit, and 7 is a demodulation signal output terminal.
周波数検波した信号を復調信号入力端子1に入力し、こ
の信号を積分器2に入力する。前記積分器2の出力信号
に重畳している直流変動成分を直流ドリフト除去回路3
により取り除き、前記直流ドリフト除去回路3の出力を
帯域外の雑音を除去する線形位相特性を有する高域通過
フィルタ4に入力し、さらに、高域通過フィルタの出力
レベルが一定値を越えたときに振幅制限を行い、一定値
以下では線形に動作する振幅制限器5を経て、高域波歪
を除去する歪除去回路6に入力し、復調信号出力端子7
より取り出す。The frequency-detected signal is input to the demodulation signal input terminal 1, and this signal is input to the integrator 2. The DC drift removing circuit 3 removes the DC fluctuation component superimposed on the output signal of the integrator 2.
And outputs the output of the DC drift removing circuit 3 to a high-pass filter 4 having a linear phase characteristic for removing noise outside the band, and when the output level of the high-pass filter exceeds a certain value. The amplitude is limited, and when the value is equal to or less than a certain value, it is input to a distortion removing circuit 6 that removes high frequency wave distortion through an amplitude limiter 5 that operates linearly, and a demodulation signal output terminal 7
Take out more.
第1図の積分器2は、周波数検波器で時間微分された信
号を積分し、位相情報を有する信号に再現する。周波数
検波はその原理から、位相成分を時間微分して、周波数
変化に比例した成分を取り出す。従って、位相情報を得
るためには、上記周波数検波した信号を積分して位相成
分を得る必要がある。The integrator 2 in FIG. 1 integrates the signal time-differentiated by the frequency detector and reproduces it as a signal having phase information. From the principle of frequency detection, the phase component is time-differentiated to extract a component proportional to the frequency change. Therefore, in order to obtain the phase information, it is necessary to obtain the phase component by integrating the frequency-detected signal.
この構成は位相変調した信号を位相復調するために、周
波数検波及び積分器を用いるのと同様の回路構成であ
る。このとき、信号成分は、基本波成分と2次以上の高
調波成分の和で表わされる。演算増幅器で構成した積分
器は、演算増幅器の入力にオフセット電圧がある場合、
この直流電圧が積分され、積分器出力に直流ドリフトが
発生する。直流ドリフトは、歪除去回路6を構成する乗
算器の直流バイアスを変化させるため歪除去回路6の高
調波歪除去特性に悪影響を及ぼす。直流ドリフト除去回
路3は、直流ドリフトのみを除去し、基本波成分と2次
以上の高調波成分を通す。さらに、高域通過フィルタ4
に通すことにより、帯域外の雑音と、直流ドリフト除去
回路3で除去できなかった直流ドリフトを取り除く。直
流ドリフトがあると高調波歪除去特性に悪影響を及ぼす
ためできるだけ直流ドリフトは低減することが望まし
い。直流ドリフト除去回路3は第2図に示すように、緩
衝増幅回路9の出力を2分配し、一方を減算回路11に入
力し、他方を低域通過フィルタ10を経て入力して互いに
変動成分を相殺する構成となっている。積分器2は周波
数検波によって生じる高調波成分をできるだけ除去する
ため位相特性が周波数に対してリニアな関係になるよう
に低減まで周波数特性を延ばしている(1Hz以下)。こ
のため直流ドリフト除去回路3だけでは、完全には直流
ドリフトを除去できない。従って、高域通過フィルタ4
を併用して直流ドリフトの完全な除去を行ない、高調波
歪を取り除いている。高域通過フィルタ4は歪除去回路
6で2次以上の高調波成分を除去するために、線形位相
特性である必要がある。This configuration is the same circuit configuration as that using a frequency detector and an integrator for phase demodulating a phase-modulated signal. At this time, the signal component is represented by the sum of the fundamental wave component and the second or higher harmonic components. The integrator made up of operational amplifiers has an offset voltage at the input of the operational amplifier.
This DC voltage is integrated and DC drift occurs in the integrator output. The DC drift changes the DC bias of the multiplier that constitutes the distortion removing circuit 6, and therefore adversely affects the harmonic distortion removing characteristics of the distortion removing circuit 6. The DC drift removing circuit 3 removes only the DC drift, and passes the fundamental wave component and second and higher harmonic components. Furthermore, the high pass filter 4
The noise outside the band and the DC drift that could not be removed by the DC drift removing circuit 3 are removed by passing the noise to the outside. Since DC drift adversely affects harmonic distortion removal characteristics, it is desirable to reduce DC drift as much as possible. As shown in FIG. 2, the DC drift elimination circuit 3 divides the output of the buffer amplifier circuit 9 into two parts, one of which is input to the subtraction circuit 11 and the other of which is input through the low-pass filter 10 so that fluctuation components are mutually generated. It is configured to offset. The integrator 2 extends the frequency characteristic to a reduction (1 Hz or less) so that the phase characteristic has a linear relationship with the frequency in order to remove harmonic components generated by the frequency detection as much as possible. Therefore, the DC drift removing circuit 3 alone cannot completely remove the DC drift. Therefore, the high pass filter 4
In addition, the DC drift is completely removed by using together with to remove the harmonic distortion. The high-pass filter 4 needs to have a linear phase characteristic in order for the distortion removing circuit 6 to remove higher-order and higher-order harmonic components.
受信機入力レベルがスレッショールド以下のときには、
周波数検波出力にクリック雑音が発生するため、前記高
域通過フィルタ4の出力信号は基本波成分、2次以上の
高調波成分とインパルス性雑音成分の和で表わせる。こ
のインパルス性雑音が歪除去回路6に入力されると、歪
除去回路6のダイナミックレンジを超えるため、高調波
歪除去特性が劣化する。そこで、高域通過フィルタ4の
出力レベルが一定値を超えたときには、このレベルを一
定値に制限し、それ以下では、入力レベルに比例した出
力を取り出す振幅制限器5を歪除去回路6の入力に必要
となる。直流ドリフト除去回路3で直流ドリフトを、高
域通過フィルタ4で帯域外雑音を除去し、さらに、振幅
制限器5でインパルス性雑音のレベルを一定値に制限す
ることにより、歪除去回路6を安定に動作させることが
できる。When the receiver input level is below the threshold,
Since click noise occurs in the frequency detection output, the output signal of the high-pass filter 4 can be represented by the sum of the fundamental wave component, the second or higher harmonic components and the impulsive noise component. When this impulsive noise is input to the distortion removing circuit 6, it exceeds the dynamic range of the distortion removing circuit 6, so that the harmonic distortion removing characteristics deteriorate. Therefore, when the output level of the high-pass filter 4 exceeds a certain value, this level is limited to a certain value, and below that, the amplitude limiter 5 for extracting an output proportional to the input level is input to the distortion removing circuit 6. Will be needed. The DC drift removal circuit 3 removes DC drift, the high-pass filter 4 removes out-of-band noise, and the amplitude limiter 5 limits the level of impulsive noise to a constant value, thereby stabilizing the distortion removal circuit 6. Can be operated.
第2図は本発明の第1図の実施例の直流ドリフト除去回
路3のブロック図であり、8は直流ドリフト除去回路入
力端子、9は緩衝増幅回路、10は直流変動成分のみを通
す低域通過フィルタ、11は減算回路、12は直流ドリフト
除去回路出力端子である。直流変動成分を有する第1図
の積分器2の出力信号は直流ドリフト除去回路入力端子
8に入力し、緩衝増幅回路9を経て2分配し、一方はそ
のまま減算回路11に入力し、他方は低減通過フィルタ10
を経て減算回路11に入力する。直流変動成分を除去した
減算回路11の出力信号を直流ドリフト除去回路出力端子
12より取り出す。FIG. 2 is a block diagram of the DC drift elimination circuit 3 of the embodiment of FIG. 1 of the present invention, in which 8 is a DC drift elimination circuit input terminal, 9 is a buffer amplifier circuit, and 10 is a low frequency band through which only the DC fluctuation component passes. A pass filter, 11 is a subtracting circuit, and 12 is a DC drift removing circuit output terminal. The output signal of the integrator 2 of FIG. 1 having a DC fluctuation component is input to the DC drift elimination circuit input terminal 8, divided into two via the buffer amplification circuit 9, one of which is directly input to the subtraction circuit 11, and the other is reduced. Pass filter 10
And is input to the subtraction circuit 11. The output signal of the subtraction circuit 11 from which the DC fluctuation component is removed is the DC drift removal circuit output terminal.
Take out from 12.
第3図は本発明の第1図の実施例の歪除去回路6のブロ
ック図であり、13は歪除去回路入力端子、14はヒルベル
ト変換器、15はヒルベルト変換器の遅延量を等化する遅
延回路、16はヒルベルト変換器出力が一定レベルを超え
たときに振幅制限し、一定レベル以下では線形に動作す
る振幅制限器、17,18は乗算器、19は三乗器、20,21は増
幅器、22は加算回路、23は歪除去回路出力端子である。FIG. 3 is a block diagram of the distortion removing circuit 6 according to the embodiment of FIG. 1 of the present invention. 13 is an input terminal of the distortion removing circuit, 14 is a Hilbert transformer, and 15 is a delay amount of the Hilbert transformer. Delay circuit, 16 is an amplitude limiter that limits the amplitude when the output of the Hilbert transformer exceeds a certain level, and operates linearly below a certain level, 17, 18 is a multiplier, 19 is a cuber, 20 and 21 are An amplifier, 22 is an adding circuit, and 23 is a distortion removing circuit output terminal.
第1図の線形位相特性を有する高域通過フィルタ4の出
力レベルが一定値を超えたときに振幅制限を行い、一定
値以下では線形動作する振幅制限回路5の出力信号を第
3図の歪除去回路入力端子13に入力し、その信号を2分
配してヒルベルト変換器14、ヒルベルト変換器の遅延量
を等化する遅延回路15に各々入力する。遅延回路15の遅
延量はヒルベルト変換器14の遅延量と等しくなるように
設定する。ヒルベルト変換器14の出力は、ヒルベルト変
換器14の出力レベルが一定値を越えたときに振幅制限を
行い、一定値以下では線形に動作する振幅制限器16に入
力し、その出力を2分配し、乗算器17、乗算器18に入力
する。また、遅延回路15の出力を3分配し、乗算器17、
三乗器19、加算回路22に入力する。遅延回路15の出力と
前記振幅制限器16の出力との乗算を行う乗算器17の出力
を2分配し、乗算器18に入力するとともに、加算回路22
に反転して入力する。乗算器17の出力と前記振幅制限器
16の出力との乗算を行う乗算器18の出力をゲイン1/2の
増幅器20を経て加算回路22に入力する。遅延回路15の出
力を三乗する三乗器19の出力をゲイン1/6の増幅器21を
経て反転して加算回路22に入力する。加算回路22では遅
延回路15の出力、増幅器20の出力、乗算器17の反転出
力、増幅器21の反転出力を加算する。加算回路22の出力
信号は歪除去回路出力端子23より取り出す。Amplitude limiting is performed when the output level of the high-pass filter 4 having the linear phase characteristic of FIG. 1 exceeds a certain value, and the output signal of the amplitude limiting circuit 5 that operates linearly at a certain value or less is converted into the distortion of FIG. The signal is input to the elimination circuit input terminal 13, and the signal is divided into two and input to the Hilbert transformer 14 and the delay circuit 15 for equalizing the delay amount of the Hilbert transformer. The delay amount of the delay circuit 15 is set to be equal to the delay amount of the Hilbert transformer 14. The output of the Hilbert transformer 14 limits the amplitude when the output level of the Hilbert transformer 14 exceeds a certain value, and inputs it to the amplitude limiter 16 that operates linearly below a certain value, and divides the output into two. , Multiplier 17, and multiplier 18. Also, the output of the delay circuit 15 is divided into three, and the multiplier 17,
Input to the cuber 19 and the adder circuit 22. The output of the multiplier 17 that multiplies the output of the delay circuit 15 and the output of the amplitude limiter 16 is divided into two and input to the multiplier 18, and the adder circuit 22
Invert and enter. Output of multiplier 17 and the amplitude limiter
The output of the multiplier 18 that performs multiplication with the output of 16 is input to the adder circuit 22 via the amplifier 20 of gain 1/2. The output of the cuber 19 that cubes the output of the delay circuit 15 is inverted through an amplifier 21 with a gain of 1/6 and input to an adder circuit 22. The adder circuit 22 adds the output of the delay circuit 15, the output of the amplifier 20, the inverted output of the multiplier 17, and the inverted output of the amplifier 21. The output signal of the adder circuit 22 is taken out from the distortion elimination circuit output terminal 23.
歪除去回路の動作原理は特願昭61−008111号に記述して
いる。The operation principle of the distortion removing circuit is described in Japanese Patent Application No. 61-008111.
(発明の効果) 以上説明したように本発明の回路を用いることによって
積分器出力の直流ドリフトを除去でき、2次歪、3次歪
を除去することにより、高品質のSSB復調信号が得られ
る利点がある。(Effects of the Invention) As described above, by using the circuit of the present invention, the DC drift of the integrator output can be removed, and by removing the second-order distortion and the third-order distortion, a high-quality SSB demodulated signal can be obtained. There are advantages.
第1図は本発明の実施例のブロック図、第2図は直流ド
リフト除去回路のブロック図、第3図は歪除去回路のブ
ロック図である。 1……復調信号入力端子、2……積分器、 3……直流ドリフト除去回路、 4……高域通過フィルタ、5……振幅制限器、 6……歪除去回路、7……復調信号出力端子、 8……直流ドリフト除去回路入力端子、 9……緩衝増幅回路、10……低域通過フィルタ、 11……減算回路、 12……直流ドリフト除去回路出力端子、 13……歪除去回路入力端子、 14……ヒルベルト変換器、15……遅延回路、 16……振幅制限器、17,18……乗算器、 19……三乗器、20,21……増幅器、 22……加算回路、23……歪除去回路出力端子。1 is a block diagram of an embodiment of the present invention, FIG. 2 is a block diagram of a DC drift elimination circuit, and FIG. 3 is a block diagram of a distortion elimination circuit. 1 ... Demodulation signal input terminal, 2 ... Integrator, 3 ... DC drift elimination circuit, 4 ... High-pass filter, 5 ... Amplitude limiter, 6 ... Distortion elimination circuit, 7 ... Demodulation signal output Terminal, 8 ... DC drift elimination circuit input terminal, 9 ... Buffer amplification circuit, 10 ... Low pass filter, 11 ... Subtraction circuit, 12 ... DC drift elimination circuit output terminal, 13 ... Distortion elimination circuit input Terminal, 14 …… Hilbert transformer, 15 …… Delay circuit, 16 …… Amplitude limiter, 17,18 …… Multiplier, 19 …… Square multiplier, 20,21 …… Amplifier, 22 …… Adding circuit, 23 …… Distortion elimination circuit output terminal.
Claims (2)
信号に搬送波を付加して送信信号となし、受信側では、
前記送信信号を受信したのち実数零点(Real Zero)の
抽出を行う振幅制限器で一定振幅にしてから周波数検波
により復調するSSB通信方式において、 周波数検波された信号を積分する積分器と、積分器で発
生する直流変動成分を除去する直流ドリフト除去回路
と、帯域外の雑音を除去する線形位相特性を有する高域
通過フィルタと、フェージングによるクリック雑音等の
不要信号の振幅が一定レベルを越えると、その振幅を一
定振幅に制限し、一定レベル以下では線形に動作する振
幅制限器と、高調波歪を除去する歪除去回路とを有し、
これらが縦続に接続することにより、情報信号を復元す
ることを特徴とするSSB受信装置。1. A transmitting side adds a carrier wave to an SSB-modulated signal with an information signal to form a transmitting signal, and a receiving side
In the SSB communication system in which after the transmission signal is received, the amplitude is limited by an amplitude limiter for extracting the real zero (Real Zero) and then demodulated by frequency detection, an integrator for integrating the frequency-detected signal and an integrator DC drift removal circuit to remove the DC fluctuation component generated in, high-pass filter having a linear phase characteristic to remove out-of-band noise, if the amplitude of unwanted signals such as click noise due to fading exceeds a certain level, The amplitude is limited to a constant amplitude, and has an amplitude limiter that operates linearly below a certain level, and a distortion removal circuit that removes harmonic distortion,
An SSB receiver characterized by restoring information signals by connecting these in cascade.
路と、その出力に接続される低減通過フィルタと、前記
緩衝増幅回路の出力と前記低域通過フィルタの出力とを
入力とする減算回路とを有することを特徴とする特許請
求の範囲第1項記載のSSB受信装置。2. The DC drift elimination circuit includes a buffer amplifier circuit, a reduction pass filter connected to the output thereof, and a subtraction circuit having the output of the buffer amplifier circuit and the output of the low pass filter as inputs. The SSB receiving apparatus according to claim 1, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9629987A JPH073957B2 (en) | 1987-04-21 | 1987-04-21 | SSB receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9629987A JPH073957B2 (en) | 1987-04-21 | 1987-04-21 | SSB receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263832A JPS63263832A (en) | 1988-10-31 |
| JPH073957B2 true JPH073957B2 (en) | 1995-01-18 |
Family
ID=14161156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9629987A Expired - Lifetime JPH073957B2 (en) | 1987-04-21 | 1987-04-21 | SSB receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073957B2 (en) |
-
1987
- 1987-04-21 JP JP9629987A patent/JPH073957B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63263832A (en) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671595B2 (en) | Demodulator | |
| EP0527432A2 (en) | A circuit and method for phase error correction in a digital receiver | |
| WO1979000050A1 (en) | An improved interferometric amplifier | |
| US4631489A (en) | FM signal magnitude quantizer and demodulator compatible with digital signal processing | |
| US5339040A (en) | AM demodulation receiver using digital signal processor | |
| US3971988A (en) | AM/FM receiver using spectral parameter estimators | |
| US3746996A (en) | Asynchronous single-sideband demodulation | |
| JPH073957B2 (en) | SSB receiver | |
| US4220818A (en) | AM Stereo transmitter | |
| JPH047851B2 (en) | ||
| JPH03263907A (en) | Agc circuit and fsk demodulator | |
| JPH0622290B2 (en) | SSB modulation / demodulation method | |
| JP2997388B2 (en) | Inversion prevention circuit | |
| JPH02116227A (en) | Transmission distortion removing circuit | |
| JPH0424881B2 (en) | ||
| JPS61247109A (en) | Low carrier fm demodulator | |
| JPH0139243B2 (en) | ||
| GB2213666A (en) | Amplitude modulators | |
| JP2023113213A (en) | Frequency modulation device and frequency modulation method | |
| KR100218682B1 (en) | Phase modulated apparatus using digital integrator | |
| JP3091408B2 (en) | Distribution line transport method by differential phase modulation | |
| RU1788590C (en) | Stereophonic radio broadcasting system | |
| JPH0374537B2 (en) | ||
| JPH0761024B2 (en) | Interference wave remover | |
| JPH03209918A (en) | Integral interpolating device for pcm modulator/ demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 13 |