JPH0740482B2 - 電子増倍素子 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光電子増倍装置等の電子増倍素子として利用
される２次電子放出特性を利用した電子増倍素子に関す
る。

（従来の技術） 比較的狭い空間内にダイノードを密接して配置して電子
を増倍する装置としてベネシアン・ブライド形ダイノー
ドが知られている。

第11図はベネシアン・ブラインド形ダイノードを用いて
電子増倍装置の一部を取り出して示した断面図である。

図は、多数段のメッシュとダイノードの積み重ねよりな
る増倍装置の主として、ｉ段とｉ＋１段を取り出して示
したものである。

図においてMiは電子の入射方向に直角に配置されたｉ番
目のメッシュ、Dyiはｉ番目のダイノードであり、同様
にMi＋１はｉ＋１番目のメッシュ、Dyi＋１はｉ＋１番
目のダイノードである。

ｉ＋１番目のダイノードの各板の傾きはｉ番目のダイノ
ードのそれと反対になって、異なる傾きのダイノードが
メッシュを挟んで交互に配置されている。

前記各メッシュは材料金属プレートをマスキングおよび
フォトエッチングすることにより孔開けを行い製造され
る。

また各ダイノード群はプレス整形によりいわゆるベネシ
アンブラインド形に加工され２次電子放出電極として機
能させられる。

メッシュダイノードMiとダイノードDyiは接続され、電
位Viに保たれており、メッシュMi＋１とダイノードDyi
＋１は電位Vi＋１（＞Vi）に接続されている。

ｉ番目のダイノードDyiに入射した電子により発生させ
られた２次電子は、メッシュMi＋１を介して、下段のダ
イノードDyi＋１の左よりの斜面に入射させられて、さ
らに増倍される。

（発明が解決しようとする問題点） 前記ベネシアン・ブラインド形ダイノードを用いた電子
増倍装置で、前記各ダイノードを形成する斜面の数を大
きくすることにより、ある程度の入射位置分解性能を持
たせることができる。

ダイノードDyiからの２次電子は隣接する斜面の裏面で
一旦減速され、次のメッシュMi＋１により加速され、ダ
イノードDyi＋１に入射することになる。この過程にお
ける電子の減速は電子走行時間と電子走行時間広がりの
増大の原因となっている。

さらに電極寸法（距離）と電子走行時間、電子走行時間
広がりとの間には比例の関係があるから、これを少なく
するためにはダイノードの形状と間隔を小さくする必要
がある。

しかしながら、ダイノードの金属加工の精度は限界にあ
り、これ以上電子走行時間、電子走行時間広がりを小さ
くすることおよび位置分解性能を向上させることは困難
とされている。

本発明の目的は前述した問題を解決することができる電
子増倍素子を提供することにある。

（問題を解決するための手段） 前記目的を達成するために、本発明による電子増倍素子
は、絶縁性の基板の第１面に対して傾斜した第１の孔表
面および前記第１の孔表面に対面する第２の孔表面をも
つ複数の貫通孔と、 前記複数の貫通孔の各第１孔表面に形成された第１の２
次電子放出層と、 前記複数の貫通孔の各第２の孔表面に前記第１の２次電
子放出層と前記各貫通孔内で分離されて形成された第２
の２次電子放出層と、 前記基板の第１面で前記各第１の２次電子放出層を接続
する第１の接続手段と、 前記基板の第２面で前記各第２の２次電子放出層を接続
する第２の接続手段と、 前記第１面側から前記いずれかの貫通孔に入射した電子
をその貫通孔で第１の２次電子放出層と第２の２次電子
放出層で増倍するように前記第１および第２の接続手段
間に電圧を印加する手段から構成されている。

（実施例） 以下、図面等を参照して本発明をさらに詳しく説明す
る。

第１図は本発明による電子増倍素子の第１の実施例の平
面図、第２図は前記第１の実施例素子の使用状態を示す
端面図、第３図は前記第１の実施例素子の一部を拡大し
て示した断面図である。

ガラス（SiO₂）の平板状の絶縁基板１には、開口部が略
円形の貫通孔２が多数個設けられている。

この貫通孔２は電子が入射させられる面に傾きを持って
設けられている。

この貫通孔２は次のようにフォトエッチング方法を用い
て加工される。

絶縁性基板１を前記開口部と分離溝のパターン形状が形
成されているネガを通して紫外線を斜め方向に照射する
ことによりガラス内に前記孔の形状に相当する潜像を形
成する。

その後熱処理をして潜像部を結晶化させる。更に酸処理
をすることによって結晶部分だけを溶解し、ネガの形状
に対応する形状の貫通孔を得る。

この貫通孔２の基板１の表面と鋭角を保っている方の斜
面にSb等の真空蒸着を行うことにより、第１の２次電子
放出層５を形成する。

この第１の２次電子放出層５は、貫通孔の下側の開口に
達しないように形成され、基板１の下側の面とは絶縁さ
れている。

また貫通孔２の基板１の表面と鈍角を保っており前記第
１の２次電子放出層５とは分離溝７で分離されている方
の斜面にもSb等の真空蒸着を行うことにより、第２の２
次電子放出層６を形成する。この第２の２次電子放出層
６は、貫通孔の上側の開口に達しないように形成され、
基板１の上側の面とは絶縁されている。

絶縁基板１の第１表面には前述のようにして形成された
多数個の第１の２次電子放出層５を電源に接続するため
の接続手段３、絶縁基板１の第２表面（裏面）には多数
個の第２の２次電子放出層６を電源に接続するための接
続手段４が形成されている。

次に主として第２図を参照してこの実施例素子の電子増
倍機能を説明する。

実施例素子を真空中に配置し接続手段３および接続手段
４をそれぞれ電源10a,10bに接続する。電源10bの電圧は
電源10aの電圧よりも大きい（V₁＞V₀）。そのため第１
の２次電子放出層５から第２の２次電子放出層６に向か
う加速電界が形成される。

実施例素子の第１の表面から入射した電子は第１の２次
電子放出層５に入射し、この電子により発生させられた
２次電子は第２の２次電子放出層６に入射してさらに２
次電子を放出する。

第４図は前記実施例素子３個を用いて構成した電子増倍
素子の切断端面図である。

第１の電子増倍素子Ｉと第２の電子増倍素子IIは絶縁ス
ペーサ8aを介して固定されている。なお第２の電子増倍
素子IIは貫通孔の傾きが第１の電子増倍素子Ｉの傾きと
反対になるように固定されている。

第２の電子増倍素子IIと第３の電子増倍素子IIIは絶縁
スペーサ8bを介して固定されている。

第３の電子増倍素子IIIの貫通孔の傾きの方向は第１の
電子増倍素子Ｉの傾きと同じ方向である。各電子増倍素
子の接続部に電源10a〜10f（V₅＞V₄＞V₃＞V₂＞V₁＞V₀）
を接続する。

第１の電子増倍素子Ｉの第１の電子増倍層５に入射して
増倍された電子は、この素子の第２の電子増倍層６で増
倍されて、第２の電子増倍素子IIの第１の電子増倍層５
に入射して増倍される。

このようにして、第2,第３の増倍素子で増倍され対応す
る出力開口から放出される。

第５図は前記増倍装置を真空容器内に実装して構成した
光電子増倍管の実施例を示す断面図である。

真空容器９の入射窓の内面には光電陰極14が形成されて
いる。

第３の電子増倍素子IIIの出力開口に対応して陽極15が
設けられている。

なお各電子増倍素子には前述したように動作電源が接続
され、陽極15には最も高い電圧を印加して動作させる。

第６図は本発明による電子増倍素子の第２の実施例の平
面図である。この実施例は貫通孔２の開口部の形状を正
方形にしたものである。絶縁基板の孔の加工等は前述し
た実施例と異ならない。

第７図は本発明による電子増倍素子の第３の実施例の平
面図である。この実施例は貫通孔２の開口部の形状を方
形にしたものである。

このような形状の電子増倍素子では２次元の情報は得ら
れないが、十分な感度を確保できる利点がある。

第８図は本発明による電子増倍素子の第４の実施例の平
面図である。この実施例は貫通孔２の開口部の形状を正
６角形にしたものである。

第９図は前述した電子増倍素子を用いて構成した電子増
倍装置を用いて構成した光電子増倍管の他の実施例を示
す断面図である。

真空容器９の光電面14に最前面の電子増倍素子の入力面
（第１の面）が対向するようにして配置し、多段増倍さ
れた増倍出力を陽極15で捕収する。

第10図は前述した電子増倍素子を用いて構成した電子増
倍装置を用いて構成した光電子増倍管のさらに他の実施
例を示す断面図である。

この実施例は、従来知られているボックス形のダイノー
ド17と組み合わせて用いたものである。光電子増倍装置
の入力開口16をボックス形のダイノード17方向に向けて
固定する。15は増倍された電子を捕収するための陽極で
ある。

（発明の効果） 以上詳しく説明したように、本発明による電子増倍素子
は、第１面と第２面をもつ絶縁性の基板と、前記基板に
設けられた前記第１表面に対して傾斜した第１の孔表面
と前記第１の孔表面に対面する第２の孔表面をもつ複数
の貫通孔と、前記複数の貫通孔の各第１孔表面に形成さ
れた第１の２次電子放出層と、前記複数の貫通孔の各第
２の孔表面に前記第１の２次電子放出層と分離して形成
された第２の２次電子放出層と、前記基板の第１面で前
記各第１の２次電子放出層を接続する第１の接続手段
と、前記基板の第２面で前記各第２の２次電子放出層を
接続する第２の接続手段と、前記第１面側から前記いず
れかの貫通孔に入射した電子をその貫通孔の第１の２次
電子放出層と第２の２次電子放出層で増倍するように前
記第１および第２の接続手段間に電圧を印加する手段か
ら構成されている。

したがって、この素子を用いて単一の素子で入射電子を
２回２次電子増倍することができる。

基板に設けられている増倍機能を持つ貫通孔は規則的に
配列されているので、増倍機能をもつ電子の入射位置検
出装置に利用できる。

前述したように、この電子増倍素子を絶縁スペーサを介
して多段に接続することにより、高い増倍率の電子増倍
装置を形成することができる。

一般に必要とされる電子増倍装置の電子増倍率（出力電
子／入射電子）10⁶を得るためには、本発明の電子増倍
素子を５枚積み重ねると良い。

前述した電子増倍素子１枚の厚さは0.5mm程度にするこ
とができる。

また各素子間を絶縁し間隔を保つための絶縁スペーサの
厚さは0.25〜0.35mmで足りるから、電子出力部分（アノ
ード）を含めた装置全体の厚さを約4mmとすることがで
きる。

この厚さは従来の電子増倍素子で同程度の増倍をするた
めに必要な厚さに比較すると1/10の厚さとなる。

すなわち本発明による電子増倍素子を用いれば、小形な
電子増倍装置を形成することができる。

電子増倍装置を小さくすると電子走行時間と電子走行時
間の広がりを小さくすることが可能となるから、時間分
解に優れた増倍装置が得られる。

また前述したように、前記電子増倍装置を用い種々の光
電子増倍管を製造することができる。これ等の光電子増
倍管は、位置分解、時間分解に優れているから種々の計
測に広く利用できる。

【図面の簡単な説明】

第１図は本発明による電子増倍素子の第１の実施例の平
面図である。 第２図は前記第１の実施例装置の使用状態を示す端面図
である。 第３図は前記第１の実施例装置の一部を拡大して示した
断面図である。 第４図は前記第１の電子増倍素子複数枚を用いて構成し
て増倍装置の実施例を示す端面図である。 第５図は前記増倍装置を真空容器内に実装して構成した
光電子増倍管の実施例を示す断面図である。 第６図は本発明による電子増倍素子の第２の実施例の平
面図である。 第７図は本発明による電子増倍素子の第３の実施例の平
面図である。 第８図は本発明による電子増倍素子の第４の実施例の平
面図である。 第９図は増倍装置を真空容器内に実装して構成した光電
子増倍管の他の実施例を示す断面図である。 第10図は増倍装置を真空容器内に実装して構成した光電
子増倍管のさらに他の実施例を示す断面図である。 第11図は従来のベネシアン・ブラインド形ダイノードを
示す断面図である。 １…絶縁基板、２…貫通孔 ３…絶縁基板の第１表面に形成された接続手段 ４…絶縁基板の第２表面に形成された接続手段 ５…第１の２次電子放出層 ６…第２の２次電子放出層 ７…分離溝 8a,8b…絶縁スペーサ ９…真空容器 10a,10b〜10f…電源 14…光電陰極、15…陽極 17…ボックス形のダイノード

Claims (3)

【特許請求の範囲】
1. 【請求項１】絶縁性の基板の第１面に対して傾斜した第
   １の孔表面および前記第１の孔表面に対面する第２の孔
   表面をもつ複数の貫通孔と、 前記複数の貫通孔の各第１孔表面に形成された第１の２
   次電子放出層と、 前記複数の貫通孔の各第２の孔表面に前記第１の２次電
   子放出層と前記各貫通孔内で分離されて形成された第２
   の２次電子放出層と、 前記基板の第１面で前記各第１の２次電子放出層を接続
   する第１の接続手段と、 前記基板の第２面で前記各第２の２次電子放出層を接続
   する第２の接続手段と、 前記第１面側から前記いずれかの貫通孔に入射した電子
   をその貫通孔の第１の２次電子放出層と第２の２次電子
   放出層で増倍するように前記第１および第２の接続手段
   間に電圧を印加する手段から構成した電子増倍素子。
2. 【請求項２】前記貫通孔の第１面の開口形状は円形、方
   形または６角形であり、前記開口部は稠密に規則正しく
   配列されている特許請求の範囲第１項記載の電子増倍素
   子。
3. 【請求項３】前記絶縁性の基板はSiO₂であり、前記貫通
   孔の加工は、ホトエッチングにより行われる特許請求の
   範囲第１項記載の電子増倍素子。