Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0743400B2 - Low frequency signal processing circuit from analyzer - Google Patents
[go: Go Back, main page]

JPH0743400B2 - Low frequency signal processing circuit from analyzer - Google Patents

Low frequency signal processing circuit from analyzer

Info

Publication number
JPH0743400B2
JPH0743400B2 JP16468784A JP16468784A JPH0743400B2 JP H0743400 B2 JPH0743400 B2 JP H0743400B2 JP 16468784 A JP16468784 A JP 16468784A JP 16468784 A JP16468784 A JP 16468784A JP H0743400 B2 JPH0743400 B2 JP H0743400B2
Authority
JP
Japan
Prior art keywords
frequency signal
output
analyzer
full
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16468784A
Other languages
Japanese (ja)
Other versions
JPS61221675A (en
Inventor
隆雄 今木
隆章 矢田
忠生 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horiba Ltd
Original Assignee
Horiba Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horiba Ltd filed Critical Horiba Ltd
Priority to JP16468784A priority Critical patent/JPH0743400B2/en
Publication of JPS61221675A publication Critical patent/JPS61221675A/en
Publication of JPH0743400B2 publication Critical patent/JPH0743400B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば赤外線分析計の検出器出力などのよ
うに低周波の信号を処理する回路に関する。
Description: FIELD OF THE INVENTION The present invention relates to a circuit for processing a low frequency signal such as a detector output of an infrared analyzer.

〔従来の技術〕 一般に、赤外線分析計においては、その検出器出力は、
S/Nや変調手段によっては、1Hzまたは2Hzといった低周
波で変調される。これは、このような低周波で変調を行
った方が単位時間当たりの信号量を多くとれるからであ
る。
[Prior Art] Generally, in an infrared analyzer, the detector output is
Depending on the S / N and the modulation means, it is modulated at a low frequency such as 1 Hz or 2 Hz. This is because the amount of signal per unit time can be increased by performing modulation at such a low frequency.

ところで、前記検出器出力は、所謂低周波信号であるか
ら、これを直流信号とするため、増幅後、全波整流した
ものをコンデンサ平滑回路に入力して信号処理してい
る。そして、特別に高速応答を必要とする場合は、増幅
後、V−f変換またはA−D変換しディジタル処理を行
っている。
By the way, since the detector output is a so-called low-frequency signal, in order to convert it into a DC signal, after amplification, full-wave rectification is input to the capacitor smoothing circuit for signal processing. Then, when a high speed response is required especially, after amplification, Vf conversion or AD conversion is performed and digital processing is performed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、コンデンサ平滑回路を用いて信号の平滑
処理を行う場合、信号の周波数が低いと、平滑化に必要
なコンデンサ容量が大きくなり、このため、応答速度が
遅くなるといった欠点がある。また、V−f変換やA−
D変換を行う場合には、変換回路や処理回路などが余分
に必要になり、そのため、処理系の構成が複雑となり、
いきおい高価になりやすいといった欠点がある。
However, when a signal smoothing process is performed using a capacitor smoothing circuit, if the frequency of the signal is low, the capacitance of the capacitor required for smoothing becomes large, which causes a drawback that the response speed becomes slow. Also, V-f conversion and A-
When performing D conversion, an additional conversion circuit, processing circuit, etc. are required, which complicates the configuration of the processing system,
It has the drawback that it tends to be expensive.

この発明は、上述の事柄に留意してなされたもので、分
析計から出力される低周波信号を簡単な構成で高速に処
理することができる回路分析計からの低周波信号処理回
路(以下、単に信号処理回路という)を提供することを
目的としている。
The present invention has been made in consideration of the above matters, and a low-frequency signal processing circuit from a circuit analyzer capable of processing a low-frequency signal output from the analyzer at high speed with a simple structure (hereinafter, The purpose is to simply provide a signal processing circuit).

〔問題点を解決するための手段〕[Means for solving problems]

この発明においては、出力側に全波整流部をそれぞれ備
えるとともに、入力される分析計からの低周波信号をπ
/n(但し、nは2以上の整数)ずつ異なるように位相シ
フトを行うn−1個の互いに並列接続された位相調整部
と、前記各位相調整部と並列接続されるとともに、前記
低周波信号が入力される全波整流部と、前記各全波整流
部の出力を加算する加算部と、この加算部の出力を平滑
する回路とから信号処理回路を構成している。
In the present invention, the output side is provided with a full-wave rectification unit, and the low-frequency signal from the analyzer to be input is
/ n (where n is an integer greater than or equal to 2), n-1 phase-adjusting units connected in parallel to each other for performing phase shifts, and the low-frequency components are connected in parallel to each other. A signal processing circuit is configured by a full-wave rectification unit to which a signal is input, an addition unit that adds the outputs of the respective full-wave rectification units, and a circuit that smoothes the output of the addition unit.

〔作用〕[Action]

上述のように構成された信号処理回路においては、分析
計からの低周波信号がn個の分岐回路に並列的に入力さ
れる。n−1個の分岐回路においては、入力された低周
波信号は、それぞれπ/nずつ位相シフトが行われた後、
全波整流され、それぞれの出力は、前記入力された低周
波信号をそのまま全波整流して得られる出力と加算され
る。
In the signal processing circuit configured as described above, the low frequency signal from the analyzer is input in parallel to the n branch circuits. In the n−1 branch circuits, the input low-frequency signal is phase-shifted by π / n, and
It is full-wave rectified, and each output is added to the output obtained by full-wave rectifying the input low frequency signal as it is.

これによって、加算後の合成出力の周波数を入力された
低周波信号の周波数のn倍にするとともに、ピーク値と
ボトム値との差が小さくなり、平滑処理における特定数
が大幅に小さくなる。したがって、応答の速い信号処理
を行うことができる。
This makes the frequency of the combined output after addition n times the frequency of the input low-frequency signal, reduces the difference between the peak value and the bottom value, and significantly reduces the specific number in the smoothing process. Therefore, signal processing with a fast response can be performed.

〔実施例〕〔Example〕

第1図は、この発明の信号処理回路の一例を示すもの
で、この図において、T1は赤外線分析計の検出器(図示
してない)からの低周波信号が入力される入力端子で、
2つの分岐回路1,2が互いに並列に接続されている。一
方の分岐回路1には、位相調整部10と、その出力を受け
て全波整流を行う全波整流部20とが設けられている。ま
た、他方の分岐回路2には、全波整流部20のみが設けら
れている。
FIG. 1 shows an example of the signal processing circuit of the present invention. In this figure, T 1 is an input terminal to which a low-frequency signal from a detector (not shown) of an infrared analyzer is inputted,
Two branch circuits 1 and 2 are connected in parallel with each other. One of the branch circuits 1 is provided with a phase adjuster 10 and a full-wave rectifier 20 that receives the output of the phase adjuster 10 and performs full-wave rectification. Further, only the full-wave rectifying unit 20 is provided in the other branch circuit 2.

前記位相調整部10は、例えばコンデンサ12と可変抵抗器
13とを直列接続した位相調整器11と、増幅器14と、抵抗
16とからなる。そして、入力端子T1からの低周波信号
は、この位相調整部10によって、その位相がπ/2(=90
゜)だけシフトされる。
The phase adjustment unit 10 includes, for example, a capacitor 12 and a variable resistor.
A phase adjuster 11 in which 13 and 13 are connected in series, an amplifier 14, and a resistor.
It consists of 16 and. Then, the phase of the low frequency signal from the input terminal T 1 is π / 2 (= 90
゜) is shifted.

また、前記全波整流部20は、例えば増幅器21と、整流素
子22、23と、抵抗24,25,26,27,28などから構成されてい
る。なお、抵抗24〜27の抵抗値は互いに等しく、しか
も、抵抗28のそれの2倍に設定されている。
The full-wave rectifying unit 20 is composed of, for example, an amplifier 21, rectifying elements 22 and 23, resistors 24, 25, 26, 27 and 28. Note that the resistance values of the resistors 24 to 27 are equal to each other and are set to twice the resistance value of the resistor 28.

30は前記分岐回路1,2における全波整流部20の出力を加
算する加算部で、例えば加算部31から構成されている。
Reference numeral 30 denotes an adder that adds the outputs of the full-wave rectifiers 20 in the branch circuits 1 and 2, and is composed of, for example, an adder 31.

40は前記加算部30の出力側に設けられるフィルタおよび
ゼロ・スパン調整部で、増幅器41、コンデンザなどより
なるフィルタ42と、ゼロ調整ボリウム43と、スパン調整
ボリウム44などよりなる。
Reference numeral 40 denotes a filter and a zero / span adjusting unit provided on the output side of the adding unit 30, which includes an amplifier 41, a filter 42 including a condenser, a zero adjusting volume 43, a span adjusting volume 44, and the like.

T0は出力端子、50は必要により設けられる直流分をカッ
トするためのコンデンサである。
T 0 is an output terminal, and 50 is a capacitor that is provided to cut off a direct current component.

次に、上述のように構成された信号処理回路の動作を、
第3図をも参照しながら説明する。この第3図は、低周
波信号の1サイクル分の波形を示している。
Next, the operation of the signal processing circuit configured as described above is
Description will be given with reference to FIG. This FIG. 3 shows the waveform of one cycle of the low frequency signal.

今、入力端子T1を経て第3図(a)に示すような低周波
信号aが入力されると、分岐回路2側の全波整流部から
は、第3図(b)に示すような出力bが出力される。一
方、分岐回路1には、前記低周波信号aの位相をπ/2だ
けシフトする位相調整部10が設けられているので、この
位相調整部10からは、第3図(c)に示すような出力c
が出力され、これが全波整流部20に入力される。そし
て、分岐回路1側の全波整流部20からは、第3図(d)
に示すような出力dが出力される。
Now, when the low frequency signal a as shown in FIG. 3 (a) is input through the input terminal T 1 , the full-wave rectification section on the side of the branch circuit 2 produces a signal as shown in FIG. 3 (b). Output b is output. On the other hand, since the branch circuit 1 is provided with the phase adjusting unit 10 that shifts the phase of the low-frequency signal a by π / 2, the phase adjusting unit 10 outputs the phase adjusting unit 10 as shown in FIG. Output c
Is output, and this is input to the full-wave rectification unit 20. Then, from the full-wave rectification unit 20 on the side of the branch circuit 1, FIG.
The output d as shown in is output.

そして、前記出力b,c,dは、加算部30に入力され、この
加算部30からは、第3図(e)に示すような出力eが出
力される。この出力eは、フィルタおよびゼロ・スパン
調整部40を経ることにより波形整形され、第3図(f)
に示すような直流出力fとなって出力端子T0に出力され
る。
The outputs b, c, d are input to the adder 30, and the adder 30 outputs an output e as shown in FIG. 3 (e). The output e is waveform-shaped by passing through the filter and the zero / span adjuster 40, and is shown in FIG.
A direct current output f as shown in ( 3) is output to the output terminal T 0 .

上述の実施例においては、入力端子T1に2つの分岐回路
1,2を並列接続したものであったが、この発明はこれの
みに限られるものではなく、第2図に示すように、n個
の分岐回路1〜nを並列接続し、n−1個の分岐回路1
〜n−1に、それぞれ位相調整部10と全波整流部20とを
直列接続して設け、しかも、前記位相調整部10は、入力
される低周波信号aをπ/n(但し、nは2以上の整数)
ずつ異なるよう位相シフトを行うように構成し、残りの
分岐回路nには、単に全波整流部20のみを設けるように
してもよい。
In the above embodiment, two branch circuits are provided at the input terminal T 1.
Although 1 and 2 are connected in parallel, the present invention is not limited to this, and as shown in FIG. 2, n branch circuits 1 to n are connected in parallel and n-1 Branch circuit 1
To n-1 are respectively provided with a phase adjustment unit 10 and a full-wave rectification unit 20 connected in series, and the phase adjustment unit 10 outputs the input low frequency signal a by π / n (where n is 2 or more integer)
The phase shift may be performed so as to be different from each other, and only the full-wave rectification unit 20 may be provided in the remaining branch circuits n.

第4図は、分岐回路の個数によって加算部30からの出力
が変化することを示す波形図で、第4図(a)に示すよ
うな低周波信号を入力端子T1に入力し、分岐回路を、2
個、3個、4個、5個設けたときの加算部30からの出力
はそれぞれ、第4図(b),(c),(d),(e)の
ようになり、分岐回路が多くなるほど、加算後の合成出
力の周波数が増大し(入力された元の周波数のn倍)、
ピーク値のボトム値との差が小さくなる。したがって、
平滑に必要な時定数を低減することが可能となり、それ
だけ応答速度が速くなる。
Figure 4 is a waveform diagram showing that the output changes from the adding section 30 by the number of branch circuits, enter the low frequency signal as shown in FIG. 4 (a) to the input terminal T 1, the branch circuit To 2
Outputs from the adder unit 30 when three, four, five are provided are as shown in FIGS. 4 (b), (c), (d), and (e), respectively, and many branch circuits are provided. The frequency of the combined output after addition increases (n times the input original frequency),
The difference between the peak value and the bottom value becomes smaller. Therefore,
It becomes possible to reduce the time constant required for smoothing, and the response speed becomes faster accordingly.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明の信号処理回路において
は、分析計からの低周波信号を、n個の並列接続された
分岐回路において位相シフトし、この位相シフト後の出
力を加算し、その後、この加算によって得られた出力を
平滑するように構成してあるので、従来の信号処理回路
に比べて構成が簡単であり、安価に構成できる。そし
て、平滑に必要な時定数が大幅に低減されるから、応答
速度が大幅に向上する。
As described above, in the signal processing circuit of the present invention, the low frequency signal from the analyzer is phase-shifted in the n branch circuits connected in parallel, the outputs after the phase shift are added, and then the Since the output obtained by this addition is configured to be smoothed, the configuration is simpler and the cost can be reduced as compared with the conventional signal processing circuit. Then, since the time constant required for smoothing is greatly reduced, the response speed is significantly improved.

さらに、この発明においては、加算によって得られた出
力を平滑するようにしているので、実質的に信号の増幅
が行われ、したがって、分析計の検出器出力のように、
波形の乱れの大きなものに特に大きな効果を発揮する。
Further, in the present invention, since the output obtained by the addition is smoothed, the signal is substantially amplified, and therefore, like the detector output of the analyzer,
It is especially effective for objects with large waveform distortion.

【図面の簡単な説明】 第1図は、この発明の一実施例を示し、2つの分岐回路
を用いた場合の構成例を示す回路図である。 第2図は、この発明の他の実施例を示し、n個の分岐回
路を用いた場合の構成例を示すブロック図である。 第3図および第4図は、動作説明のための波形図であ
る。 10……位相調整部、20……全波整流部、30……加算部、
a……低周波信号。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of the present invention and showing a configuration example in the case of using two branch circuits. FIG. 2 is a block diagram showing another embodiment of the present invention and showing a configuration example in the case of using n branch circuits. 3 and 4 are waveform charts for explaining the operation. 10 …… Phase adjuster, 20 …… Full wave rectifier, 30 …… Adder,
a: Low frequency signal.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 忠生 京都府京都市南区吉祥院宮の東町2番地 株式会社堀場製作所内 (56)参考文献 特開 昭50−61265(JP,A) 特開 昭52−103657(JP,A) 特開 昭52−102553(JP,A) 実開 昭50−93244(JP,U) 実開 昭52−136128(JP,U) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tadao Nakamura 2 Higashi-cho, Kichijoin-miya, Minami-ku, Kyoto-shi, Kyoto Prefecture Horiba Seisakusho Co., Ltd. (56) References JP-A-50-61265 (JP, A) JP-A Sho 52-103657 (JP, A) JP-A-52-102553 (JP, A) Actually opened 50-93244 (JP, U) Actually opened 52-136128 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】出力側に全波整流部をそれぞれ備えるとと
もに、入力される分析計からの低周波信号をπ/n(但
し、nは2以上の整数)ずつ異なるように位相シフトを
行うn−1個の互いに並列接続された位相調整部と、前
記各位相調整部と並列接続されるとともに、前記低周波
信号が入力される全波整流部と、前記各全波整流部の出
力を加算する加算部と、この加算部の出力を平滑する回
路とからなることを特徴とする分析計からの低周波信号
処理回路。
1. A full-wave rectifier is provided on each output side, and phase shift is performed such that a low-frequency signal from an analyzer to be input is different by π / n (where n is an integer of 2 or more). -One phase-adjusting section connected in parallel with each other, a full-wave rectifying section that is connected in parallel with each of the phase adjusting sections and receives the low-frequency signal, and outputs of the full-wave rectifying sections A low-frequency signal processing circuit from an analyzer, comprising: an adding unit for performing the smoothing and a circuit for smoothing the output of the adding unit.
JP16468784A 1984-08-04 1984-08-04 Low frequency signal processing circuit from analyzer Expired - Lifetime JPH0743400B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16468784A JPH0743400B2 (en) 1984-08-04 1984-08-04 Low frequency signal processing circuit from analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16468784A JPH0743400B2 (en) 1984-08-04 1984-08-04 Low frequency signal processing circuit from analyzer

Publications (2)

Publication Number Publication Date
JPS61221675A JPS61221675A (en) 1986-10-02
JPH0743400B2 true JPH0743400B2 (en) 1995-05-15

Family

ID=15797944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16468784A Expired - Lifetime JPH0743400B2 (en) 1984-08-04 1984-08-04 Low frequency signal processing circuit from analyzer

Country Status (1)

Country Link
JP (1) JPH0743400B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2348415C2 (en) * 1973-09-26 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Converter stage
JPS5093224U (en) * 1973-12-27 1975-08-06
JPS52136128U (en) * 1976-04-12 1977-10-15

Also Published As

Publication number Publication date
JPS61221675A (en) 1986-10-02

Similar Documents

Publication Publication Date Title
US20040056627A1 (en) Input filter for A.C. motor phase current sensing
JP2001286150A (en) Power converter
JPS6039962A (en) wireless receiver
US4509003A (en) Vector control method and system for an induction motor
JPS5911293B2 (en) Digital small hand warmer
US4401934A (en) Adaptive control system for line-commutated inverters
JPH0743400B2 (en) Low frequency signal processing circuit from analyzer
JP2653775B2 (en) Sampling rate converter
JP2730346B2 (en) Divider circuit
JPS6399770A (en) Method for controlling circulating current type cycloconverter
JPS5942266B2 (en) Harmonic component content detection circuit
JPH073705Y2 (en) Delay detection circuit
JPH0718175Y2 (en) Full wave rectifier circuit
JPH05276035A (en) D/a converter
US4528513A (en) Digital FM ratio detector with gain-controlled filter
US3626304A (en) Linear dc to ac converter
JPS6344518U (en)
JPS5911274B2 (en) Control device for commutatorless motor
JPH01136195A (en) Semiconductor device for voice recognition
JP2779743B2 (en) Power conversion controller filter
JP2519171B2 (en) Switched capacitor type digital filter
JP2905212B2 (en) Digital level detector
JPH0732538B2 (en) Three-phase circuit harmonic current detection method
JPH0723754Y2 (en) Power factor detector
JPH0555835A (en) Envelope follower circuit