Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0744189B2 - インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ - Google Patents
[go: Go Back, main page]

JPH0744189B2 - インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ - Google Patents

インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ

Info

Publication number
JPH0744189B2
JPH0744189B2 JP3133229A JP13322991A JPH0744189B2 JP H0744189 B2 JPH0744189 B2 JP H0744189B2 JP 3133229 A JP3133229 A JP 3133229A JP 13322991 A JP13322991 A JP 13322991A JP H0744189 B2 JPH0744189 B2 JP H0744189B2
Authority
JP
Japan
Prior art keywords
silicon
germanium
type
dopant
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3133229A
Other languages
English (en)
Other versions
JPH04230037A (ja
Inventor
バーナード・スティール・マイヤーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04230037A publication Critical patent/JPH04230037A/ja
Publication of JPH0744189B2 publication Critical patent/JPH0744189B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Landscapes

  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ｎ型ドーパント、およ
びシリコン層のバンドギャップを必然的に大幅に減少さ
せない程度の量のゲルマニウムを含有するｎ型シリコン
層に関する。さらに本発明は、インサイチュ(in situ)
ドープされたｎ型シリコン層をサブストレート上にエピ
タキシャルに付着する方法に関し、特に低温、低圧での
化学気相付着（ＣＶＤ）方法に関する。
【０００２】
【従来の技術】高性能で小型化した集積回路を提供する
という電子産業界における現在の要求はより低い処理温
度を用いる傾向を生じた。典型的な温度、例えば、約１
０００℃以上の温度においてシリコン・エピタキシで付
着されるデバイス層の寸法は、シリコンが付着されるサ
ブストレートからのドーパントの拡散長よりも大きな値
である。このような寸法は一般に１ミクロン又はそれ以
上である。しかし、急峻に変化するドーパント・プロフ
ァイルを持つシリコンの薄いエピタキシャル膜の形成は
デバイス及び回路の製作において、特に縮小規模のバイ
ポーラ、ＣＭＯＳＶＬＳＴ回路及びこれらプロセスの応
用例において、きわめて重要である。
【０００３】より低い処理温度を達成しようとする様々
な試みがなされているが、特に成功しているわけではな
い。温度を約８００℃以下に下げる前に、多数の問題を
克服しなければならない。例えば、このような低温では
エピタキシャル欠陥の数が顕著に増加する。又、このよ
うなかなり低い温度でのドーパント原子は、シリコン結
晶格子中に電子的に活性な置換位置を見つけるのに十分
な移動度を持たない。
【０００４】しかし、これら諸問題の内、克服できたも
のもあり、かなり低い温度である８００℃以下で作業を
行えることが現実的になった。それは超高真空の採用で
あり次の事例に述べられている。（１）Meyerson によ
る“Low-Temperature SiliconEpitaxy By UltrahighVac
uum/Chemical Vapor Deposition”、Applied PhysicsLe
tters 48（12）、pp. 797-799、March 24、1986、
（２）Meyerson他による“Low Temperature SiliconEpi
taxy By Hot Wall Ultrahigh Vacuum／Low Pressure Ch
emical Vapor Deposition Techniques: Surface Optimi
zation”、Journalof the Electrochemical Society、V
ol.133、No.6、June 1986、及び（３）Srinivasan他に
よる“Current Status of Reduced Temperature Silico
nEpitaxy By Chemical Vapor Deposition”、Electroch
emical Society、Soft Bound Proceeding Series、Peni
ngton、New Jersey、1985.さらに、エピタキシャル・シ
リコンの特に効果的な低温、低圧の化学気相付着方法
が、米国特許第５２９８４５２号に開示されている。こ
の方法は品質の良いエピタキシャル・シリコン層の生産
に関しては特に効果的ではあるが、インサイチュｎ型ド
ーパントの量と均一性に関しては未だ改良すべき点があ
る。特に付着時にインサイチュ・ドープされるｎ型エピ
タキシャル・シリコン膜の付着は約８００℃以下の低温
のプロセスでは特に難しい。この難しさはシリコン結晶
格子に置換結合するリン及びヒ素のようなｎ型ドーパン
トの欠如に起因する。
【０００５】さらに複雑な問題が、リンの取り込みの時
間的変動により生じ、膜へのリンの結合量は、いかなる
配位結合においても付着時間の強い関数となる。その結
果が図１から解るように、温度５５０℃の超高真空／化
学気相付着反応域内へのホスフィンの一定の流れ込み
は、膜のリン含有量の連続的な増加を生じることにな
る。さらにこれらの層の電気的解析はリンが電子的に不
活性であることを示し、それゆえ、ｎ型ドーパントとし
ての作用はない。
【０００６】
【発明が解決しようとする課題】従って、本発明の主な
目的は、インサイチュｎ型ドープ・シリコンを低温付着
するための改良技術を提供することである。
【０００７】本発明の他の目的は、超高真空化学気相付
着（ＵＨＶ／ＣＶＤ）によって付着するシリコン膜への
ｎ型ドーピングを強める方法を提供することである。
【０００８】本発明の他の目的は、少なくとも１つのｐ
ｎ接合を含むシリコンのデバイスを製造する改良された
低温技術を提供することである。
【０００９】本発明の他の目的は、ドーパントを電子的
に活性化させるアニーリングのような他の余分な工程を
必要としない、付着時にｎ型にドープされるシリコン層
を含む構造を提供することである。
【００１０】本発明の他の目的は、本発明の方法によっ
てｎ型ドーピングを含む改良されたのシリコン・デバイ
スを提供することである。
【００１１】本発明の他の目的は、広いドーピング・レ
ベル範囲で付着シリコン膜にインサイチュｎ型ドーピン
グをすることができるＵＨＶ／ＣＶＤプロセスを提供す
ることである。
【００１２】本発明の他の目的は、急峻に変化するｎ型
ドーピング・プロファイルを持つデバイスと方法を提供
することである。
【００１３】
【課題を解決するための手段】本発明によれば従来必要
とされていた温度よりもかなり低い温度でｎ型ドーパン
トを電子的に活性な不純物としてシリコン膜に取り込む
ことができることがわかった。特に本発明では、インサ
イチュ付着されたｐｎ及びｎｐの対称接合の製作が可能
となり、対称接合を繰り返すことによって任意のシリコ
ン・デバイスを製作することができる。本発明はｎ型ド
ーパント量の制御を可能とし、これにより、ドーパント
の均一性を与えることができる。このドーパントの均一
性は現在、電子産業の要望である高品質のデバイスにと
っては重要な要件である。
【００１４】特に本発明では、インサイチュ・ドープさ
れたｎ型シリコン層をサブストレート上に付着する方法
に特徴がある。この方法で化学気相付着反応域中にサブ
ストレートを与える。化学気相付着域の温度は約８００
℃以下であり、反応域のベース圧力は約１０-8 トル以
下の超高真空で、その圧力は化学気相付着域中に存在す
るどの混入物（汚染物）の分圧よりも低い。ここでベー
ス圧力とは、反応域内の全ての気体の供給が絶たれたと
きに反応域が達しうる圧力を指す。換言すれば、ベース
圧力は反応域が達成しうる最小圧力であり、これは反応
域で達成できる環境の清浄度又は純度を表す。
【００１５】サブストレート上にシリコンの付着を行う
ために、ガス含有シリコンが、ｎ型ドーパント含有ガス
及びゲルマニウム含有ガスと共に反応域に導入される。
ゲルマニウム含有ガスの量はシリコン層に電子的に活性
なドーパントとしてｎ型ドーパントをインサイチュ取り
込みするのを促進するに十分な量で存在する。
【００１６】本発明の他の特徴は上記のプロセスによっ
て得られるデバイスである。この様なデバイスは従来の
他のプロセスで約７５０℃以下の温度では得ることがで
きなかった。
【００１７】さらに本発明はｎ型ドーパント及びゲルマ
ニウムを含み、完成したＮＰＮ又はＰＮＰトランジスタ
に含ませることができるシリコン層、好ましくはエピタ
キシャル・シリコン層に関する。シリコン層中のゲルマ
ニウム量は約１−３５原子百分率、即ち層内の１００原
子中に１−３５のゲルマニウム原子を含むものである。
【００１８】
【実施例】インサイチュ・ドープされたｎ型（エピタキ
シャル）シリコン層を超高真空化学気相付着（ＵＨＶ／
ＣＶＤ）で形成する際に、入力ガス内に、比較的少量の
ゲルマニウム含有ガスを導入すると、安定した定量の電
子的に活性なｎ型ドーパントがシリコン膜中に取り込ま
れることが本発明により判明した。
【００１９】本発明による大きな効果を図１と図２を比
較して説明する。図１は、従来技術によって形成したサ
ンプルの３つの異なる領域で測定したリンの濃度を示
し、図２は本発明に従って形成したサンプルの２つの異
なる領域で測定したリンの濃度及びゲルマニウムの濃度
分布を示している。深さゼロは基板上に付着したｎ型層
の表面に対応する。図１は従来の技術に従って温度５５
０℃の超高真空／化学気相付着反応域内へホスフィンの
一定の流れを与えた場合であり、シリコン膜のリン含有
量は連続的な増加を示している。これらの層の電気的解
析によると、リンは電子的に不活性である。
【００２０】図２のＡの部分、即ち、膜成長の最初の１
５００オングストロームにおいては上記と同じプロセス
を繰り返している。一方、図２のＢの部分は、比較的少
量（例：約７原子百分率）のゲルマニウム含有ガス
（例：ゲルマン）が入力ガス中にホスフィンと共に存在
する場合の効果を示す。この場合、リン含有量は安定し
た値になるまで増加し、そこに留まる。さらに、この層
の電気的解析によると、リンが十分に活性化している。
【００２１】図２の部分Ｂから明白であるように、ｎ型
ドーパントの取り込み開始はゲルマニウム含有ガスを反
応域に導入した時は、極めて急峻な変化を示す。たと
え、ホスフィンガスが連続して導入されても、ゲルマニ
ウム含有ガスが反応域に導入されなければ、十分に電子
的に活性なドーパント種としてのＰの取り込みは生ぜ
ず、特に１０19原子／ｃｃ以上の高ドーピング・レベル
において生じない。ゲルマニウム含有ガスを導入した
時、リンのドーパントが十分に電子的に活性なドーパン
トとしてシリコン結晶格子の正しい置換位置に取り込ま
れる。
【００２２】シリコンの低温（７５０℃以下）付着で
は、導入されるガスは低温で熱分解することが要求され
る。一般的な例としてはシラン（ＳｉＨ4） のような水
素を含むガス源である。成長種の分解による副生物とし
て、Ｈ原子が成長境界面に現れる。さらに、リンは成長
に有害な物質として作用し、シリコン成長表面上にＰ2
のクラスタを形成する傾向がある。リンがクラスタとし
て存在するとシリコン結晶格子中の正しい位置に電子的
に活性なドーパントは生成されない。又、Ｐ−Ｈ結合が
非常に強いので、これらのリンのクラスタはシリコン表
面にＨ原子を保持する。これはシリコンの成長と十分に
電子的に活性なｎ型ドーパント種の取り込みの両方を更
に妨げることになる。
【００２３】ゲルマニウムの存在は成長表面からのＨ原
子の脱着を助けると考えられており、それゆえ、ｎ型ド
ーパントが結晶格子の置換位置に直接飛び込むことにな
り、ｎ型ドーパントは十分に電子的に活性なドーパント
となる。しかし又、水素原子がシリコン表面に存在しな
くてもゲルマニウムの存在は、低温でシリコンにｎ型ド
ーパントの溶解を増大させることによりｎ型ドーパント
種の取り込みを助けることになる。結局はゲルマニウム
の存在はこれらのｎ型ドーパントのシリコン中への実効
溶解度を増大させる。
【００２４】このようにゲルマニウムの存在はシリコン
の低温におけるｎ型ドーピングに特に重要である。なぜ
なら十分に電子的に活性なドーパントのインサイチュ取
り込みを助けるからである。又、ドーピング活動の急峻
なターンオンをもたらし、非常にシャープなｐｎ接合を
形成することになる。このようなゲルマニウムの使用方
法は特に化学気相付着プロセスに応用でき、又、ガス源
を利用する他のプロセスにも応用できる。例えば、化学
気相付着を使用した気相エピタキシ又はガス源を用いた
分子線エピタキシ（ＭＢＥ）は、使用されるプロセスの
例である。
【００２５】ゲルマニウム含有ガスを使用して成果を得
る本発明の方法は従来の技術では全く明らかでなかった
ことである。事実、濃くドーピングされるｎ型材料のた
めのドーピング増強方法としてのゲルマニウムの使用
は、バンドギャップが減少されるバイポーラ・トランジ
スタ・ベースの製作に用いるゲルマニウムの従来の使用
とは逆である。ベース領域には、減少したバンドギャッ
プが望ましいが、デバイス（ＮＰＮ）のエミッタには、
最も濃くドーピングしたｎ型材料が用いられ、ここでは
バンドギャップの増大が求められる。しかし、本発明で
使用するゲルマニウムの量は少量で十分であるので、主
バンドギャッブの減少メカニズムはゲルマニウムの効果
ではなく、かなり高水準で含まれるｎ型ドーパントの存
在にある。従って、本発明でのゲルマニウムの含有量
は、ｎ型ドーパントを電子的に活性なドーパントとして
シリコン層中にインサイチュ取り込みすることを促進す
るに有効な量であり、しかも、得られるデバイスのバン
ドギャップに大幅な減少（例：１００ｍｅＶ以上の減
少）を与えないほどの量である。本発明での好ましい例
としては、ＮＰＮトランジスタにおいてはベースに約１
−３５原子百分率のゲルマニウム（層全体の原子１００
に対してゲルマニウム原子が１−３５）、エミッタに約
１−２０原子百分率のゲルマニウムが導入され、最適例
ではベースに約５−２０原子百分率、エミッタに約２−
１５原子百分率のゲルマニウムが導入される。
【００２６】使用するゲルマニウム含有ガスは、水素化
ゲルマニウムのような任意の適当なゲルマニウムガスで
よく、好ましくはゲルマン（例：四水素化ゲルマニウ
ム）である。他の適切なゲルマニウム含有ガスは四塩化
ゲルマニウムである。
【００２７】使用できるｎ型ドーパントは従来の技術で
も良く知られており、ここで詳細に述べるほどでもな
い。しかし、ここでの好ましいｎ型ドーパントはリン、
ヒ素、アンチモン及びこれらの混成物である。使用する
リン含有ガスはホスフィン又はＰＯＣｌ3 であり、ホス
フィンが低温での分解では最もよい。適切なヒ素含有ガ
スはアルシン又はＡｓＣｌ3を含む。適切なアンチモン
ガスはＳｂＨ3である。
【００２８】シリコン層のｎ型ドーパントのドーピング
・レベルは広範囲で変わることができるが、一般に約１
×１０14−１×１０20原子／ｃｍ3 である。ドーピング
・レベルは所望するデバイス特性で決められる。
【００２９】シリコン付着のためのシリコン源ガスは特
に指定すべきほどではなく、この分野で知られているシ
ラン、ジシラン（Ｓｉ2Ｈ6）を含む高位シラン、及びＳ
ｉＣｌ4、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3及びＳｉＨ3Ｃｌ
等のクロロシランである。
【００３０】ヘテロ接合バイポーラ・トランジスタ（Ｈ
ＢＴ）は従来の技術ではｎｐｎ及びｐｎｐの両方で製作
されることがわかっている。ｐｎｐタイプのＨＢＴでは
シリコンのベース領域にゲルマニウムが使用される。こ
こにゲルマニウムが使用されているのはベース領域のバ
ンドギャップをできるだけ減少させることによりトラン
ジスタの動作を向上させるためである。しかし、これら
のデバイスは一般に、ｎ型ドーパント種とゲルマニウム
をベース領域に置くため、熱拡散、イオン注入、或いは
高温成長の方法で作られる。熱拡散、高温アニーリン
グ、又は高温成長等の高温工程はドーパント種を電子的
に活性化するのに用いられる。このように従来の技術に
おけるイオン注入によるｐｎｐ型ヘテロ接合バイポーラ
・トランジスタにおいては、ゲルマニウムはｎ型ドーパ
ントがベース層に導入されるのと同時には、導入されな
い。本発明は上記とは明確に相違し、ゲルマニウムとｎ
型ドーパントは反応域に同時に存在する。デバイス形成
において、ゲルマニウムとドーパントＳｂは同時に付着
され、ドーパントであるＳｂを活性化させる。本発明で
使用するゲルマニウムはｎ型シリコン層のバンドギャッ
プを大きく変化させるためではなく、ｎ型ドーパントの
インサイチュ取り込みを十分に電子的に活性化させるた
めである。そのため非常に急峻なドーパント・プロファ
イルが得られ、非常に狭い構造の製造が可能となる。
【００３１】本発明の実施において、ここで述べた新し
い方法によって得られたデバイスは特性がユニークであ
り、トランジスタ等の素子を提供するのに使用すること
ができる。バイポーラ・トランジスタにおいては、エミ
ッタのバンドギャップが著しく減少しない濃くドープし
たエミッタ領域が望まれる。さらに、上記エミッタは単
結晶である必要はない。なぜなら単結晶材料で生じる歪
みはエミッタのバンドギャップを減少させるからであ
る。本発明の利用によりｎ型エミッタ層は所望するドー
ピング・レベル及びバンドギャップにすることができ
る。
【００３２】Ｓｉ−Ｇｅ層を用いるヘテロ接合バイポー
ラ・トランジスタは、従来の技術では十分な量の電子的
に活性なドーパントを取り込むには高温が必要であっ
た。しかし、高温はＳｉ−Ｇｅ層に欠陥（転移）を形成
させることで弛緩が生じ、やがて素子の動作に悪影響を
与える。本発明ではこのような問題を、低温で十分な電
子的に活性なｎ型ドーパントの取り込みを促進すること
により避け、欠陥の生成を生じさせないようにする。
【００３３】本発明の改良プロセスを実施する好ましい
装置とプロセスのパラメータは米国特許第５２９８４５
２号に述べられているものである。例えば、好ましい装
置は、上記米国特許５２９８４５２号に示されている高
温壁、恒温化学気相付着装置である。品質の良いデバイ
スのエピタキシャル・シリコン層はこの装置によって付
着できる。
【００３４】使用する付着温度は約３００−８００℃
で、好ましくは約４５０−７５０℃、最適温度は約５０
０−５５０℃である。
【００３５】使用するベース圧力は好ましくは約１×１
０-8トル以下である。使用する装置はフロー・システム
で、ガス源（シリコン・ガス源、ｎ型ドーパント源ガ
ス、及びゲルマニウム源ガス）は一方から注入され、他
方で高速ポンプが作動し、付着に先だってサブストレー
トをロードする時の汚染物を除去するためのロード・ロ
ックがある。システムは典型的には、分子流のレジーム
状態で動作し、ガス源の総動作圧は付着動作中は数百ミ
リ・トル以下である。付着中におけるガス源の好ましい
総動作圧は約１０-2−１０-4トルであるが、約５００℃
よりも低い非常に低い成長温度が用いられた場合はガス
源の圧力は数百ミリ・トルまで上昇させることが可能で
ある。
【００３６】従って、本発明はエピタキシャル・シリコ
ンへのｎ型ドーパントの取り込みを増大させ、従来の技
術で必要であった高温アニーリング又は高温付着のよう
な余分な工程なしで電子的に活性な種として取り込ませ
ることができる。
【００３７】図３は、二重エピタキシャル・二重ヘテロ
接合ＰＮＰトランジスタの断面図で、ベース及びエミッ
タの両領域は前述のＵＨＶ／ＣＶＤプロセスを使用して
の低温エピタキシで形成したものである。２工程のエピ
タキシャル・プロセスが用いられ、ベース領域形成には
低温エピタキシ工程、エミッタ領域形成には他の低温エ
ピタキシ工程が用いられている。
【００３８】図３のトランジスタ構成ではベース領域は
濃くドープした（リン１０19ｃｍ-3）Ｓｉ−Ｇｅ膜であ
る。エピタキシャル・ベース生産技術には利点があり、
ベースを付着した後、熱サイクルを実施することで、ド
ーパントの拡散を生じさせ、歪のひどい層を緩やかにす
る工程を省くことができる。図からも分かるように、絶
縁層がプラズマ強化ＣＶＤによって形成され、エミッタ
領域は低温エピタキシによって形成されている。従って
ベースの付着後は５５０℃以下に温度を制限する。
【００３９】トランジスタ１０はノン・セルフ・アライ
ン構造にされているが、これは本発明による低温加工技
術を例示するためである。トランジスタ１０はエクスト
リンシック・ベース領域１２とイオン注入コレクタ領域
１４を含む。エミッタ１６も低温エピタキシャル層であ
る。酸化膜１８はｐ型サブストレート２０上を覆う。プ
ラズマ強化ＣＶＤは酸化膜２２と窒化膜２４を形成する
のに使用する。
【００４０】ノン・セルフ・アライン構造と方法には参
考資料として下記のものを引用しておく。１９８８年の
D. L. Harame 他による、IEDM、pp. ８８９−８９０、
及び１９８９年の G.L. Patton他による、VLSI Symposi
um、pp. ９５−９６。外部ベース・ポリシリコン領域２
６はパターン化され、エッチングして、酸化膜１８（ノ
ン・セルフ・アライン開口部）の開口部内に、小さな窓
を形成する。この窓を通してホウ素が注入され、イオン
注入コレクタ領域１４のコレクタ・ドーピング濃度を増
大させるためにアニールする。外部ベース２６は温度５
５０℃でＵＨＶ／ＣＶＤ低温エピタキシによって成長す
るが、その内容は下記に記載されている。B.S. Meyerso
n他、Applied Physics Letters、Vol. 50、p. 113(198
7).酸化膜２２はプラズマ強化ＣＶＤを使用して温度３
５０℃で付着した。次にエミッタ開口部を画定し、ノン
・セルフ・アライン開口部内でエッチングし、単結晶の
エミッタ１６は温度５５０℃でＵＨＶ／ＣＶＤにより付
着した。
【００４１】代替構造としてのＮＰＮトランジスタは図
３のトランジスタをつくるのに用いられたのと同様のプ
ロセスによって製作することができ、唯一異なるのは導
電型を置き換えられる点である。
【００４２】本発明の結果、Ｎ型ドーピングが促進され
るので、ウェハ・スケールでの集積化を実施することが
できる。Ｎ型ドーピング濃度はウェハ全面にわたり非常
に均一なので、すべてがＮＰＮ又はすべてがＰＮＰのデ
バイスや相補型デバイスを含む回路を使用して、集積回
路を製作することができる。例えば、多数の集積回路チ
ップを含むシリコン・ウェハはウェハ全体にわたって優
れた均一性を有するデバイス特性を与えるように一度に
処理することができる。特に集積シリコン・ヘテロ接合
バイポーラ・トランジスタはウェハ・スケールで集積化
することができる。
【００４３】下記の非制限的な例は本発明をさらに理解
するための例である。
【００４４】例 ｎ型エピタキシャル・シリコン層を次の条件下でサブス
トレート上に付着する。温度約５５０℃、総成長圧力約
１．４ｍトルで、ＳｉＨ4を約２０ｓｃｃｍ （標準立方
センチメートル毎分）、ＧｅＨ4 を約０．２ｓｃｃｍ、
及びＨｅ中の１００ｐｐｍのＰＨ3 を約４ｓｃｃｍで導
入する。得られた結果は図２の部分Ｂに図示されてい
る。図２の領域Ｂの層はｎ型でキャリア密度は約４×１
０19電子／ｃｍ3で、リンのドーパントが十分に電子的
に活性であることを示した。
【００４５】本発明の実施例の説明を述べたが、本分野
の専門家は本発明の趣旨、及び範囲内で変更可能である
ことは明白である。例えば、ＵＨＶ／ＣＶＤの実際の動
作パラメータは変更することができ、又、シリコン層は
しばしばエピタキシャル付着が好ましいが、必ずしもエ
ピタキシャルでなくてもよい。サーマルＣＶＤシステム
に限らず、他の励起（例：プラズマ）も付着技術の専門
家によれば適当な手段として認識されるだろう。さら
に、エピタキシの度合は変動することがわかっているの
で、必ずしも１００％の結晶格子の整合はなくてもよ
い。又、これらの強化ｎ型ドーピングを持つシリコン層
の利用は特定の素子に限られず、バイポーラ・トランジ
スタ、ダイオード、ショットキー障壁素子、ＦＥＴ分野
等に使用することができる。
【００４６】
【発明の効果】本発明によって、従来必要であった温度
よりも、かなり低い温度でｎ型ドーパントを電子的に活
性不純物としてシリコン膜に取り込むことができる。本
発明によれば、インサイチュ付着されたｐｎ及びｎｐの
対称接合を形成することができる。又、ｎ型ドーパント
量の制御が可能であり、ドーパントの均一性を改善でき
る。
【図面の簡単な説明】
【図１】従来技術の超高真空／化学気相付着反応による
リンのドーピング効果を例示した図である。
【図２】本発明に従ってｎ型ドーパントと共にゲルマニ
ウムを用いたときの効果を例示した図である。
【図３】本発明によるデバイスを例示した、二重エピタ
キシャル、二重ヘテロ接合ＰＮＰトランジスタの断面図
である。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】温度が８００℃以下でベース圧力が１０-8
    トル以下である化学気相付着反応域内にサブストレート
    を設けるステップと、上記サブストレート上にシリコン
    を付着させるため上記反応域内にガス含有シリコンを導
    入し、同時にｎ型ドーパント含有ガスと、このｎ型ドー
    パントを電子的に活性なドーパントとして上記シリコン
    層にインサイチュ取り込みするに十分な量のゲルマニウ
    ムを含有するガスとを導入するステップと、よりなるサ
    ブストレート上にインサイチュ・ドープされたｎ型シリ
    コン層を付着する方法。
  2. 【請求項２】請求項１の方法において、上記温度が約３
    ００−８００℃であることを特徴とする方法。
  3. 【請求項３】請求項１の方法において、上記温度が約５
    ００−５５０℃であることを特徴とする方法。
  4. 【請求項４】請求項１の方法において、付着中における
    総動作圧が約１０-2−１０-4トルであることを特徴とす
    る方法。
  5. 【請求項５】請求項１の方法において、上記ｎ型ドーパ
    ント含有ガスがリン、ヒ素、アンチモン又はこれらの混
    成物を含むことを特徴とする方法。
  6. 【請求項６】請求項１の方法において、上記ゲルマニウ
    ム含有ガスが水素化ゲルマニウムであることを特徴とす
    る方法。
  7. 【請求項７】請求項１の方法において、上記ゲルマニウ
    ム含有ガスが四水素化ゲルマニウムであることを特徴と
    する方法。
  8. 【請求項８】請求項１の方法において、上記ガス含有シ
    リコンがシラン、高位シラン、クロロシラン及びこれら
    の混成物よりなる群から選択されることを特徴とする方
    法。
  9. 【請求項９】シリコン層を含むｐｎ接合を有するＮＰＮ
    トランジスタにおいて、上記シリコン層がｎ型ドーパン
    トとゲルマニウムを含み、上記ゲルマニウムの量が上記
    ｎ型ドーパントとゲルマニウムの総量の１−３５原子百
    分率であることを特徴とするＮＰＮトランジスタ。
  10. 【請求項１０】請求項９のトランジスタにおいて、上記
    ｎ型ドーパントがリン、ヒ素、アンチモン又はこれらの
    混成物よりなる群から選択されることを特徴とするトラ
    ンジスタ。
  11. 【請求項１１】少なくとも１つのエミッタ・ベースｐ−
    ｎ接合を有するシリコン・トランジスタ構造において、
    ｐ導電型のシリコン・ベース層と、ｎ導電型のシリコン
    ・エミッタ層とを含み、上記シリコン・エミッタ層が、
    上記シリコン・エミッタ層のバンドギャップを１００ｍ
    ｅＶ以上減少させるに必要な量以下の量のゲルマニウム
    を含むことを特徴とする、シリコン・トランジスタ構
    造。
JP3133229A 1990-05-31 1991-05-10 インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ Expired - Lifetime JPH0744189B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US531218 1990-05-31
US07/531,218 US5316958A (en) 1990-05-31 1990-05-31 Method of dopant enhancement in an epitaxial silicon layer by using germanium

Publications (2)

Publication Number Publication Date
JPH04230037A JPH04230037A (ja) 1992-08-19
JPH0744189B2 true JPH0744189B2 (ja) 1995-05-15

Family

ID=24116739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3133229A Expired - Lifetime JPH0744189B2 (ja) 1990-05-31 1991-05-10 インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ

Country Status (8)

Country Link
US (1) US5316958A (ja)
EP (1) EP0459122B1 (ja)
JP (1) JPH0744189B2 (ja)
AT (1) ATE135139T1 (ja)
BR (1) BR9102127A (ja)
CA (1) CA2040660C (ja)
DE (1) DE69117582T2 (ja)
ES (1) ES2084053T3 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5177025A (en) * 1992-01-24 1993-01-05 Hewlett-Packard Company Method of fabricating an ultra-thin active region for high speed semiconductor devices
US5489550A (en) * 1994-08-09 1996-02-06 Texas Instruments Incorporated Gas-phase doping method using germanium-containing additive
EP0811241A1 (en) * 1995-12-21 1997-12-10 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a pn junction provided through epitaxy
DE69827824T3 (de) * 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
US6130471A (en) * 1997-08-29 2000-10-10 The Whitaker Corporation Ballasting of high power silicon-germanium heterojunction biploar transistors
US6040225A (en) * 1997-08-29 2000-03-21 The Whitaker Corporation Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
WO2000004357A1 (en) * 1998-07-15 2000-01-27 Smithsonian Astrophysical Observatory Epitaxial germanium temperature sensor
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2003520444A (ja) * 2000-01-20 2003-07-02 アンバーウェーブ システムズ コーポレイション 高温成長を不要とする低貫通転位密度格子不整合エピ層
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US6615615B2 (en) 2001-06-29 2003-09-09 Lightwave Microsystems Corporation GePSG core for a planar lightwave circuit
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
AU2002341803A1 (en) 2001-09-24 2003-04-07 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
AU2003222003A1 (en) 2002-03-14 2003-09-29 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7615829B2 (en) * 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
AU2003274922A1 (en) 2002-08-23 2004-03-11 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
US6982214B2 (en) * 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
US7332417B2 (en) 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
US6960781B2 (en) 2003-03-07 2005-11-01 Amberwave Systems Corporation Shallow trench isolation process
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
US7022593B2 (en) * 2003-03-12 2006-04-04 Asm America, Inc. SiGe rectification process
WO2004086472A1 (en) * 2003-03-28 2004-10-07 Koninklijke Philips Electronics N.V. Method of epitaxial deposition of an n-doped silicon layer
JP4714422B2 (ja) * 2003-04-05 2011-06-29 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． ゲルマニウムを含有するフィルムを堆積させる方法、及び蒸気送達装置
JP4689969B2 (ja) * 2003-04-05 2011-06-01 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． Ｉｖａ族およびｖｉａ族化合物の調製
JP4954448B2 (ja) * 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
US20070102729A1 (en) * 2005-11-04 2007-05-10 Enicks Darwin G Method and system for providing a heterojunction bipolar transistor having SiGe extensions
US7439558B2 (en) 2005-11-04 2008-10-21 Atmel Corporation Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement
US20070154637A1 (en) * 2005-12-19 2007-07-05 Rohm And Haas Electronic Materials Llc Organometallic composition
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
US20090267118A1 (en) * 2008-04-29 2009-10-29 International Business Machines Corporation Method for forming carbon silicon alloy (csa) and structures thereof
WO2012108901A1 (en) 2011-02-08 2012-08-16 Applied Materials, Inc. Epitaxy of high tensile silicon alloy for tensile strain applications
US8994123B2 (en) 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9053939B2 (en) 2011-11-23 2015-06-09 International Business Machines Corporation Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling
US8728897B2 (en) 2012-01-03 2014-05-20 International Business Machines Corporation Power sige heterojunction bipolar transistor (HBT) with improved drive current by strain compensation
US9373684B2 (en) 2012-03-20 2016-06-21 Semiwise Limited Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US9269804B2 (en) 2012-07-28 2016-02-23 Semiwise Limited Gate recessed FDSOI transistor with sandwich of active and etch control layers
US9190485B2 (en) 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9263568B2 (en) 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance
US9012276B2 (en) 2013-07-05 2015-04-21 Gold Standard Simulations Ltd. Variation resistant MOSFETs with superior epitaxial properties
CN114551229B (zh) 2015-04-10 2026-01-23 应用材料公司 提高选择性外延生长的生长速率的方法
US11049939B2 (en) 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111719A (en) * 1976-12-06 1978-09-05 International Business Machines Corporation Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium
DE2719464A1 (de) * 1977-04-30 1978-12-21 Erich Dr Kasper Verfahren zur herstellung von bipolaren hochfrequenztransistoren
US4133701A (en) * 1977-06-29 1979-01-09 General Motors Corporation Selective enhancement of phosphorus diffusion by implanting halogen ions
US4442449A (en) * 1981-03-16 1984-04-10 Fairchild Camera And Instrument Corp. Binary germanium-silicon interconnect and electrode structure for integrated circuits
US4385938A (en) * 1981-09-10 1983-05-31 The United States Of America As Represented By The Secretary Of The Air Force Dual species ion implantation into GaAs
CA1237824A (en) * 1984-04-17 1988-06-07 Takashi Mimura Resonant tunneling semiconductor device
US4716445A (en) * 1986-01-17 1987-12-29 Nec Corporation Heterojunction bipolar transistor having a base region of germanium
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
CA1328796C (en) * 1986-09-12 1994-04-26 Bernard Steele Meyerson Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4695859A (en) * 1986-10-20 1987-09-22 Energy Conversion Devices, Inc. Thin film light emitting diode, photonic circuit employing said diode imager employing said circuits
JPS63137414A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体薄膜の製造方法
JPS63285923A (ja) * 1987-05-19 1988-11-22 Komatsu Denshi Kinzoku Kk シリコン−ゲルマニウム合金の製造方法
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US4997776A (en) * 1989-03-06 1991-03-05 International Business Machines Corp. Complementary bipolar transistor structure and method for manufacture

Also Published As

Publication number Publication date
CA2040660A1 (en) 1991-12-01
BR9102127A (pt) 1991-12-24
EP0459122B1 (en) 1996-03-06
DE69117582D1 (de) 1996-04-11
US5316958A (en) 1994-05-31
DE69117582T2 (de) 1996-09-12
JPH04230037A (ja) 1992-08-19
CA2040660C (en) 1996-05-14
ES2084053T3 (es) 1996-05-01
EP0459122A2 (en) 1991-12-04
EP0459122A3 (ja) 1994-08-03
ATE135139T1 (de) 1996-03-15

Similar Documents

Publication Publication Date Title
JPH0744189B2 (ja) インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US5620907A (en) Method for making a heterojunction bipolar transistor
US7713829B2 (en) Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US7605060B2 (en) Method of epitaxial deoposition of an n-doped silicon layer
US5281552A (en) MOS fabrication process, including deposition of a boron-doped diffusion source layer
JP2003168689A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
US6806158B2 (en) Mixed crystal layer growing method and device, and semiconductor device
JP2003297844A (ja) 半導体装置，及び，半導体装置の製造方法
KR920009917B1 (ko) 용해도 한계를 초과하는 레벨로 도핑된 영역을 갖는 반도체 장치
JP2000077425A (ja) バイポーラトランジスタ
JPH1041321A (ja) バイポーラトランジスタの製造方法
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
JP2848404B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
JP3592922B2 (ja) 化合物半導体基板
JP3505892B2 (ja) バイポーラトランジスタの製造方法
JPH021933A (ja) 半導体装置の製造方法
JPH02152239A (ja) 半導体装置の製造方法
Regolini Selective Si/SiGe heterostructures for advanced CMOS and BiCMOS technologies
JPH04102333A (ja) 半導体装置の製造方法
HK1003211A (en) Method for making an mos device including boron diffusion
JPH05259074A (ja) 半導体薄膜の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110515

Year of fee payment: 16

EXPY Cancellation because of completion of term